TWI419285B - 基板上的凸塊結構與其形成方法 - Google Patents

Description

基板上的凸塊結構與其形成方法

本發明係關於一種製造積體電路元件的方法，更特別關於一種製造半導體積體電路中凸塊結構的方法。

現有的積體電路係由橫向排列之百萬個主動元件如電晶體及電容所組成。這些元件在初步製程中彼此絕緣，但在後段製程中將以內連線連接元件以形成功能電路。一般的內連線結構包含橫向內連線如金屬線路，與垂直內連線如通孔與接點。現有的積體電路其效能與密度的上限取決於內連線。在內連線結構的頂部上方，每一晶片表面上各自有對應的接合墊。經由接合墊，晶片可電性連接至封裝基板或其他晶粒。接合墊可應用於打線接合或覆晶接合。

在覆晶封裝中，凸塊可在封裝結構的導線架或基板，與晶片的輸出/輸入墊之間形成電性接觸。上述凸塊結構除了凸塊本身，還具有凸塊與輸出/輸入墊之間的凸塊下冶金層(UBM)。近來發展的銅柱凸塊技術中，採用銅柱凸塊而非焊料凸塊將電子構件連接至基板。銅柱凸塊的間距較小，其短路橋接的可能性較低，可降低電路的電容負載並提高電子構件的操作頻率。下述說明將進一步揭露上述主旨。

本發明一實施例提供一種基板上的凸塊結構，包括導電複合層位於基板上，其中導電複合層包含導電保護層位於導電底層上，且其中導電保護層與導電底層沉積於系統中以避免氧化導電底層，其中導電複合層對空氣或水的氧化速率小於導電底層對空氣或水的氧化速率；介電層位於導電複合層上；高分子層位於介電層上；以及金屬凸塊，其中金屬凸塊填入光阻層之第二開口，其中第二開口係形成於高分子層之第一開口上以接觸導電複合層之導電保護層，且其中金屬凸塊與導電保護層之間具有強力接合。

本發明另一實施例提供一種基板上的凸塊結構，包括導電複合層位於基板上，其中導電複合層包含導電保護層位於導電底層上，且其中導電保護層與導電底層沉積於系統中以避免氧化導電底層，其中導電複合層對空氣或水的氧化速率小於導電底層對空氣或水的氧化速率；介電層位於導電複合層上；高分子層位於介電層上；金屬凸塊，其中金屬凸塊填入光阻層之第二開口，其中第二開口係形成於高分子層之第一開口上以接觸導電複合層之導電保護層，且其中第一開口與高分子層與光阻層之間的界面襯墊有凸塊下冶金層，且凸塊下冶金層與導電保護層之間具有強力接合。

本發明又一實施例提供一種基板上的凸塊結構之形成方法，包括形成導電複合層於基板上，其中導電複合層包含導電保護層與導電底層，且沉積導電底層後立刻沉積導電保護層以避免基板暴露於空氣或水中；沉積介電層於導電複合層上；沉積高分子層於介電層上；蝕刻介電層與高分子層以形成第一開口，用以定義銅柱凸塊結構；沉積凸塊下冶金層，其中凸塊下冶金層包含銅晶種層；形成光阻圖案於基板上，其中光阻圖案具有第二開口定義於第一開口上；以及沉積金屬柱凸塊層，其中凸塊下冶金層與金屬柱凸塊層均為凸塊結構的一部份。

可以理解的是，下述內容提供多種實施例或實例以說明本發明的多種特徵。為了簡化說明，將採用特定的實施例、單元、及組合方式說明。然而這些特例僅用以說明而非限制本發明。此外為了簡化說明，本發明在不同圖示中採用相同符號標示不同實施例的類似元件，但上述重複的符號並不代表不同實施例中的元件具有相同的對應關係。

第1A-1D圖係本發明部份實施例中，銅柱凸塊的製程剖視圖。凸塊的分類取決於採用的材料，可分為焊料凸塊、金凸塊、銅柱凸塊、或混合金屬凸塊。如第1A圖所示，部份實施例具有凸塊形成區100形成於半導體基板101上。半導體基板101的定義為半導體材料，包括但不限定於基體矽、半導體晶圓、絕緣層上矽(SOI)基板、或矽鍺基板。其他適用於半導體基板101之半導體材料可採用III族、IV族、或V族元素。半導體基板101可更包含複數個絕緣結構(未圖示)，如淺溝槽絕緣(STI)結構或區域氧化矽(LOCOS)結構。絕緣結構可絕緣複數個微電子元件(未圖示)。上述形成於半導體基板101中的微電子元件可為金氧半場效電晶體(MOSFET)、互補式金氧半(CMOS)電晶體、雙極性接面電晶體(BJT)、高電壓電晶體、高頻電晶體、p通道及/或n通道場效電晶體(PFET/NFET)、或其他電晶體，電阻，二極體，電容，電感，熔絲，或其他合適元件。不同的微電子元件的形成方法可包含不同製程如沉積、蝕刻、佈植、微影、回火、及其他合適製程。微電子元件可藉由內連線形成積體電路元件如邏輯元件、記憶元件(例如SRAM)、射頻元件、輸入/輸出(I/O)元件、單晶片系統(SoC)元件、上述之組合、或其他合適型態的元件。

半導體基板101可具有層間介電層與金屬結構形成於積體電路上。層間介電層可為低介電常數之介電材料、未掺雜之矽酸鹽玻璃(USG)、氮化矽、氮氧化矽、或其他一般常用材料。低介電常數之介電材料其介電常數(k)可小於約3.9，或小於約2.8。金屬結構中的金屬線路可由銅或銅合金組成。金屬結構與層間介電層的形成方法為本技藝人士所熟知，在此不贅述。

如第1A圖所示，導電層105形成於半導體基板101上。在某些實施例中，導電層105可為金屬墊、後保護內連線(PPI)層、或頂金屬層。金屬墊可讓I/O元件電性連接至下方的內連線與元件。在某些實施例中，金屬墊可將金屬內連線重新佈線(再繞線)。在後保護內連線(PPI)製程中，接觸墊與其他導體係形成於保護層(未圖示)頂部上，並連接至半導體基板101中的積體電路之接觸區。PPI可將積體電路之連線重新佈線，以接觸封裝結構。

導電層105之材料可包含但不限定於銅、鋁、銅合金、或其他現有的導電材料。若導電層105由銅組成，將需要銅擴散阻障層(未提及)圍繞導電層105以避免銅擴散至半導體基板101的元件區。銅擴散阻障層之材料可為鈦、氮化鈦、氮化鈦、鉭、氮化鉭、或上述之組合。

導電層105之形成方法可為電化學電鍍法、無電電鍍法、濺鍍法、化學氣相沉積法(CVD)、或類似方法。若採用電鍍法沉積銅材質的導電層105，可利用銅晶種層(未圖示)增加銅電鍍的速率與品質。在某些實施例中，銅晶種層的沉積方法為濺鍍法或CVD。導電層105下的金屬內連線藉由導電層連接至凸塊結構。導電層105可作為輸電線路及再分佈線路(RDL)。此外，導電層105可進一步作為電感、電容、或其他被動構件。導電層105之厚度可小於約30μm，比如介於約2μm至約25μm之間。

接著形成介電層109(亦稱之為絕緣層或保護層)於半導體基板101及導電層105上。介電層109之組成可為介電材料如氮化矽、碳化矽、氮氧化矽、或其他可用材料。介電層109之形成方法可為電漿增強式CVD(PECVD)或其他常見的CVD方法。在某些實施例中，可視情況形成或不形成介電層109。舉例來說，由於PPI層下已沉積保護層，當導電層105為PPI層時可省略介電層109。在圖案化介電層109後，可沉積高分子層110。接著進行另一微影製程及另一蝕刻製程以圖案化高分子層110。如此一來，將形成開口120穿過高分子層110及介電層109，並露出部份導電層105以利後續之凸塊製程。雖然第1A圖中的介電層109與高分子層110均具有傾斜的側壁，但兩者在其他實施例中可具有實質上垂直的側壁。

高分子層110一如其名，係由高分子如環氧樹脂、聚亞醯胺、雙苯並環丁烷(BCB)、聚苯并噁唑(PBO)、或其他較軟的有機材料所組成。在某些實施例中，高分子層110為聚亞醯胺層。在某些實施例中，高分子層為PBO層。高分子層110為軟性材質，因此可減少基板上的固有應力。此外，可輕易將高分子層110的厚度調整至數十微米。

如第1B圖所示，可形成凸塊下冶金層(UBM)111於第1A圖所示之結構上。在某些實施例中，UBM層111包含銅擴散阻障層與晶種層。UBM層111係形成於高分子層110與導電層105露出的部份上，並襯墊開口120之側壁及底部。在某些實施例中，銅擴散阻障層亦可作為黏著層(或黏結層)。銅擴散阻障層可覆蓋開口120的側壁與底部，其材料可為氮化鉭，或其他材料如氮化鈦、鉭、鈦、或類似物。在某些實施例中，銅擴散阻障層之厚度介於約500至5000之間。在某些實施例中，銅擴散阻障層之形成方法可為物理氣相沉積法(PVD)或濺鍍。晶種層可為形成於銅擴散阻障層上的銅晶種層，其組成可為銅或含有下列金屬之一的銅合金：銀、鉻、鎳、錫、金、或上述之組合。在某些實施例中，銅晶種層之厚度介於約2000至8000之間。在某些實施例中，UBM層111包含由鈦組成的銅擴散阻障層及由銅組成的晶種層，兩者之沉積方法可為PVD或濺鍍。

接著形成遮罩層112於UBM層111上，並圖案化遮罩層112形成開口123露出部份UBM層111，以利形成後續銅柱凸塊。在某些實施例中，開口123係位於開口120上。在某些實施例中，開口123之尺寸大於或等於開口120的尺寸。在某些實施例中，開口123的尺寸介於5μm與100μm之間。遮罩層112可為乾膜或光阻膜。之後可將具有焊料潤濕性之導電材料填入部份或全部的開口123中。在一實施例中，金屬層125係形成於開口123中以接觸下方的UBM層111。金屬層125比高分子層110之表面高出一段距離D。在某些實施例中，距離D介於約5μm至約100μm之間。除了銅以外，其他高導電性的金屬亦可用以填充開口123。

在某些實施例中，金屬層125為銅。在本揭露中，所謂的銅層實質上包含純元素銅、含有無可避免之雜質的銅、或次要成份為鉭、銦、錫、鋅、錳、鉻、鈦、鍺、鍶、鉑、鎂、鋁、或鋯的銅合金。金屬層125之形成方法可為濺鍍、印刷、電鍍、無電電鍍、或常見之CVD。舉例來說，電化學電鍍可用以形成銅金屬層125。在某些實施例中，銅金屬層125之厚度大於30μm。在某些實施例中，銅金屬層125之厚度大於40μm。在某些實施例中，銅金屬層125之厚度(如第1B圖所示之H)係介於40μm至50μm之間。在某些實施例中，銅金屬層125之厚度H係介於40μm至70μm之間。在某些實施例中，銅金屬層125之厚度H係介於2μm至150μm之間。

在某些實施例中，金屬層125之組成為焊料如錫、錫銀、錫鉛、銅含量小於3重量%之錫銀銅、錫銀鋅、錫鋅、錫鉍銦、錫銦、錫金、錫鉛、錫銅、錫鋅銦、或錫銀銻等等。焊料金屬層125之形成方法可為濺鍍、印刷、電鍍、無電電鍍、或常見之CVD。舉例來說，可採用ECP形成焊料金屬層125。在某些實施例中，焊料金屬層125之厚度大於30μm。在某些實施例中，焊料金屬層125之厚度大於40μm。在某些實施例中，焊料金屬層125之厚度(如第1B圖所示之H)係介於40μm至50μm之間。在某些實施例中，焊料金屬層125之厚度H係介於40μm至70μm之間。在某些實施例中，焊料金屬層125之厚度H係介於2μm至150μm之間。

在某些實施例中，接著形成蓋層126於銅金屬層125的上表面上。蓋層126可作為阻障層，以避免銅柱金屬層125的銅擴散至接合材料如焊料合金。接合材料係用以接合半導體基板101至外部結構。減少銅擴散可增加封裝結構的可靠性與接合強度。蓋層126可為鎳、錫、錫鉛合金、金、銀、鈀、銦、鎳鈀金合金、鎳金合金、其他合適材料、或合金。在某些實施例中，蓋層126為.鎳層，其厚度介於約1μm至5μm之間。在某些實施例中，蓋層126之形成方法為電鍍。

在某些實施例中，接著可形成焊料層127於蓋層上。焊料層可含鉛或不含鉛。在某些實施例中，焊料層127與蓋層126可為共熔合金。形成於導電層105上的焊料層127、蓋層126、與銅柱金屬層125可稱作凸塊結構135。焊料層127的形成方法可為電鍍。在某些實施例中，焊料層127為形成於蓋層126上的焊球。在某些實施例中，焊料層127為形成於蓋層126上的電鍍焊料層。在某些實施例如無鉛焊料系統中，焊料層127為錫銀，其銀含量小於1.6重量%。如第1B圖所示，藉由電鍍形成焊料層127與蓋層126於遮罩層(光阻層)112之開口中。

若金屬層125之組成為焊料，可省略蓋層126與無鉛焊料層127。此外，若金屬層125之組成為焊料，可形成額外層於UBM層111與金屬層125之間。在某些實施例中，在形成焊料金屬層125’之前，會先沉積銅層131與銅擴散阻障層132如鎳層於UBM層上，如第1C圖所示。焊料金屬層125’之組成可含鉛或不含鉛。銅層131可降低電阻，銅擴散阻障層132可避免銅層中的銅成份擴散至焊料金屬層125’。此外，銅擴散阻障層可作為黏著層，並可與焊料形成共熔合金。在某些實施例中，銅擴散阻障層132之組成可為鎳、錫、錫鉛、金、銀、鈀、銦、鎳鈀金、鎳金、其他類似材料、或合金。

在某些實施例中，銅層131之厚度介於約1μm至約10μm之間。銅擴散阻障層132之厚度介於約0.5μm至約5μm之間。銅層131與銅擴散阻障層132可由不同方法沉積，如濺鍍、CVD、或電鍍。在第1C圖中的銅層131與擴散阻障層之沉積法為電鍍製程。焊料金屬層125’高出高分子層110之上表面的距離為D’。在某些實施例中，距離D’介於約5μm至約100μm之間。金屬柱的凸塊結構135’其高度為H’，如第1C圖所示。在某些實施例中，高度H’介於約5μm至約100μm之間。

接著如第1D圖所示，移除第1B圖所示之遮罩層112以露出金屬層125(及蓋層126與無鉛焊料層127)以外的部份UBM層111。在某些實施例中，遮罩層112為乾膜，可由鹼性溶液移除。在某些實施例中，遮罩層112之組成為光阻，可由丙酮、N-甲基吡咯烷酮(NMP)、二甲基亞碸(DMSO)、2-(氨基乙氧基)乙醇、或類似物移除。接著以蝕刻法移除露出的部份UBM層111並保留金屬層下方的UBM層，以露出金屬層125以外的高分子層110。若金屬層125之組成為銅，保留的金屬層125可稱作銅柱凸塊層。移除露出的UBM層111之製程可為乾蝕刻或濕蝕刻。在某些實施例中，可採用短時間的等向濕蝕刻(閃蝕)，其蝕刻液係氨為主的酸液。在蝕刻UBM層後即形成柱狀的凸塊結構。柱狀凸塊包含柱狀凸塊的金屬層125、UBM層111、蓋層(非必要)、及無鉛焊料層127(非必要)。如前所述，若金屬層125之組成為焊料，則可省略蓋層126與無鉛焊料層127。如第1B圖所示，金屬的柱狀結構135之高度為H。在某些實施例中，金屬的柱狀結構135其高度H介於約5μm至100μm之間。

若採用等向濕蝕刻移除露出的部份UBM層111，在銅柱凸塊的金屬層125下方的部份UBM層會被蝕刻，即所謂的底切。如前所述，某些實施例的UBM層111可由擴散阻障層111L如鈦層及晶種層111U如銅層所組成，如第1D圖所示。為了移除露出的UBM層111，可採用一或多種濕蝕刻化學品以移除露出的晶種層111U與銅擴散阻障層111L。如前所述，某些實施例中短時間的等向濕蝕刻(閃蝕)採用氨為主的酸液。

為確保完全移除露出的晶種層111U與銅擴散阻障層111L，可採用過蝕刻的方式。在某些實施例中，採用濕蝕刻化學品的過蝕刻會造成底切，如第1D圖所示之底切區域A。除了避免銅擴散的功能外，銅擴散阻障層111L亦可作為黏著層或黏著輔助層。由於銅擴散阻障層111L產生底切，其他位於金屬柱狀的凸塊結構下之銅擴散阻障層必需擔負更多的黏著功能。如此一來，將提高銅擴散阻障層111L與導電層105之間的應力，這會使UBM層111與導電層105分層。舉例來說，若導電層105之組成為鋁且銅擴散阻障層111L之組成為鈦，銅擴散阻障層111L之底切所造成的額外界面應力，將使鈦層與鋁層的界面分層。

為解決導電層與黏著性的阻障層之間的界面分層問題，可增加導電層105(如金屬墊或PPI)與銅擴散阻障層111L(可作為黏著層，如鈦層)之間的黏著品質。以第1A-1C圖所示之實施例為例，形成金屬柱凸塊的製程可在形成導電層105後，先形成並蝕刻介電層109與高分子層110，之後再沉積銅擴散阻障層(或稱黏著層)111L。當導電層105之表面暴露於空氣與水時，其表面將因此氧化。舉例來說，若導電層105之組成為鋁，導電層105之表面在暴露於空氣與水後將氧化形成氧化鋁。在沉積鋁導電層105並將其移出真空沉積腔室(如PVD腔室)後，鋁層表面開始形成氧化鋁層。在蝕刻介電層109與高分子層110時，將移除至少部份的氧化鋁層。然而，蝕刻後露出之鋁表面可氧化並再次形成氧化層。若銅擴散阻障層(黏著層)111L之沉積步驟與高分子層110之蝕刻步驟之間的等待時間過久，鋁導電層105之表面將被氧化鋁覆蓋。氧化鋁層與鈦組成的銅擴散阻障層之間的黏著力，比鋁層與鈦組成的銅擴散阻障層之間的黏著力還差。如此一來，氧化鋁層更無法承擔因鈦組成的銅擴散阻障層底切所造成的額外應力。為了改善導電層105(如金屬墊或PPI)與UBM層111(如鈦組成的銅擴散阻障層111L)之間的黏著品質，在沉積導電層後可在相同系統下臨場沉積導電保護層。上述導電保護層對導電層105與較下層的UBM層111均具有良好的黏著力。在某些實施例中，用以沉積導電層105之真空系統亦可用以沉積保護108於導電層上，如第2A圖所示。保護層108之材質為導電材質。在某些實施例中，保護層108之氧化速率小於導電層105之氧化速率，或者保護層108之氧化物對UBM層111(或較下層的銅擴散阻障層111L)具有良好黏著力。若導電層105線路之組成為銅、鋁、銅合金、鋁合金、或其他現有的導電材料，則保護層108可為鉭、氮化鉭、鈦、氮化鈦、或上述之組合。舉例來說，鉭、氮化鉭、鈦、或氮化鈦之氧化速率低於鋁，且上述組成之氧化物與銅擴散阻障層111L(如鉭、氮化鉭、鈦、氮化鈦、或上述之組合)之間具有良好黏著力。保護層亦可為其他合適材質。若導電層105由銅組成，則保護層108可作為銅擴散阻障層。

臨場沉積的定義為沉積步驟在同一腔室中進行，或者在兩個分開的腔室進行，但兩腔室之間的傳輸需於真空下進行。臨場沉積保護層108於導電層105上可避免導電層105因暴露於氧氣下所造成的氧化。在後續製程中，暴露於空氣與水中的將會是導電的保護層108而非導電層105。在某些實施例中，導電的保護層108其氧化速率相對小於導電層105之氧化速率。舉例來說，當暴露於空氣或水中時，鈦的氧化速率小於鋁的氧化速率。在某些實施例中，保護層108之氧化物如氧化鈦、氮氧化鈦、氧化鉭、氮氧化鉭、或類似物與銅擴散阻障層111L的黏著力，高於氧化鋁與銅擴散阻障層111L的黏著力。保護層108與銅擴散阻障層111L之間的強力接合可避免兩者之間因額外應力，於第2A圖之底切區域A發生界面分層。在某些實施例中，導電的保護層108之厚度可介於1000至2000之間。

形成第2A圖之結構的製程與形成第1D圖之結構的製程大致類似，如第1A-1D圖所示之製程。兩者之間的差別僅在於第2A圖之結構在沉積導電層105後，立刻進行額外的臨場沉積製程以形成保護層108。

如前所述，銅擴散阻障層111L可為鈦、氮化鈦、鉭、氮化鉭、或上述之組合。由於保護層108與銅擴散阻障層111L採用相同材料，為了簡化製程可省略銅擴散阻障層111L。不過省略銅擴散阻障層111L的前提為，較上層的UBM層如晶種層111U與高分子層110之間具有良好的黏著性。此外，必需顧及金屬柱的凸塊結構135或135’及/或銅組成的晶種層111U之銅擴散問題。

在某些實施例中，可省略第1D圖與第2A圖之結構中的銅擴散阻障層111L，如第2B圖所示。在第2B圖之實例中，金屬層125的材質為銅。第2B圖之銅柱凸塊結構135包含銅金屬層(或銅柱凸塊層)125及較上層的UBM層(或銅晶種層111U)。如前所述，銅晶種層111U與保護層108之間具有良好黏著力，而晶種層111U可為銅，或含有下列元素之銅合金：銀、鉻、鎳、錫、金、或上述之組合。除了與保護層108具有良好的黏著性，晶種層111U亦需與高分子層110有良好的黏著性以降低銅柱凸塊結構135之界面應力。研究顯示，銅與含有亞醯胺或三唑之聚亞醯胺可反應形成銅亞醯胺錯合物，因此兩者之間具有良好黏著力。與銅具有良好黏著力之聚亞醯胺可為聚(4,4’-氧基二酞酸酐-1,3-胺基苯氧基苯-8-氮雜腺嘌呤(ODPA-APB-8-azaadenine)。研究亦顯示電漿處理高分子如聚亞醯胺，可增加高分子表面之交聯程度，進而提高銅與電漿處理後的高分子表面之反應性。如此一來，銅與電漿處理後之聚亞醯胺之間將不存在黏著性的問題。交聯的聚亞醯胺亦可阻障銅擴散。在某些實施例中，用以處理聚亞醯胺之電漿氣體可為氧氣、氮氣、或上述之組合。如此一來，可選擇適當材料作為高分子層110以增加高分子層110與銅晶種層之間的黏著力，並以電漿處理高分子層110亦可避免銅擴散。經上述材料選擇和電漿處理，可採用單一銅晶種層作為UBM層111而不需額外的銅擴散阻障層(黏著層)111L。

第2C圖係本發明某些實施例中形成銅柱凸塊結構於導電層上的製程250。與第2B圖相較，第2C圖之結構省略銅擴散阻障層111L。在某些實施例中，導電層作為輸電線路或再分佈線路(RDL)。在某些實施例中，導電層為金屬墊。在其他實施例中，導電層為PPI。在步驟251中，導電底層係沉積於基板上。在步驟251前，先對基板進行其他製程步驟如第1A圖之相關說明，比如形成基板上元件與內連線。在某些實施例中，導電底層的厚度介於約1,000至約10,000之間。在沉積導電底層後，進行步驟253以沉積導電保護層。在某些實施例中，導電保護層之厚度介於約500至約2,000之間。如前所述，導電保護層與導電底層之沉積步驟可進行於相同腔室，或進行於相同系統中的不同腔室。若沉積導電保護層之腔室不同於沉積導電底層之腔室，兩者之間的傳輸需進行於真空下，以減少或避免基板暴露於環境中的空氣或氧氣下。經上述步驟後，導電底層與導電保護層將形成導電複合層。

在某些實施例中，圖案化導電複合層後，將介電材料填入圖案化之導電複合層之間的空隙。在某些實施例中，導電複合層可填入基板上的開口，開口以外的導電複合層將被移除，而移除方法可為一或多道的化學機械研磨製程(CMP)。在形成導電複合層後，步驟254將沉積介電層。在某些實施例中，介電層之厚度介於約500至約10,000之間。如前所述，介電層亦稱作絕緣層或保護層。在步驟254之後，步驟255將圖案化及蝕刻介電層，形成(定義)開口以露出其下方的導電複合層。

在某些實施例中，接著進行步驟256以沉積高分子層。高分子層可由較軟的有機材料所組成，如環氧樹脂、聚亞醯胺、雙苯並環丁烷(BCB)、聚苯并噁唑(PBO)、或類似物。如前所述，高分子層可黏合至銅。在某些實施例中，高分子材料之組成可為聚(4,4’-氧基二酞酸酐-1,3-胺基苯氧基苯-8-氮雜腺嘌呤。在某些實施例中，高分子層之厚度介於約500至約10,000之間。

在某些實施例中，為了形成銅柱凸塊結構，沉積高分子層後可進行步驟257以圖案化並蝕刻基板，形成的開口可露出導電複合層。接著可依開口圖案蝕刻高分子層與介電層，直到露出保護層。在步驟257後，步驟258以電漿處理高分子層的表面，以增加電漿處後後的高分子層表面與後續沉積的銅層之間的反應性。如前所述，電漿處理的氣體可為氧氣、氮氣、或上述之組合。

在某些實施例中，在電漿處理高分子層的表面後，步驟259將沉積銅晶種層111U。在某些實施例中，銅晶種層之厚度介於約100至約10,000之間。銅晶種層直接接觸保護層，並有益後續步驟中銅柱凸塊結構的成長。銅晶種層的沉積方式可為PVD、CVD、原子層沉積(ALD)、或無電沉積法。在某些實施例中沉積銅晶種層後，步驟260圖案化基板以形成(定義)開口以利沉積銅。圖案化基板所用之光阻可為乾式或濕式。在某些實施例中，步驟260之圖案化開口會大於步驟257所形成的開口，如第2B圖所示。

在步驟261中，沉積金屬層如銅於步驟260與257形成的開口中。在某些實施例中，銅膜的沉積方式可為電化學電鍍法(ECP)或無電電鍍法。銅膜亦可由其他沉積方式形成。在某些實施例中沉積銅層的步驟後，步驟262沉積蓋層如鎳或其他前述的材料。在某些實施例中，蓋層的沉積方法可為ECP或無電電鍍法。在某些實施例中，步驟263沉積焊料層於蓋層上。如前所述，焊料層可為無鉛或含鉛材料。

接著進行步驟264移除步驟260形成的光阻層，再進行步驟265蝕刻(或移除)露出的銅晶種層(未被銅柱覆蓋的部份)。在步驟265的最後，將形成銅柱凸塊結構接觸導電複合層。在某些實施例之步驟265後，將進行再流動的步驟266以圓潤化無鉛焊料層的形狀，如第2D圖所示。

如第1C圖所示，金屬層125’之組成可為焊料。在焊料金屬層125’下為銅層131與銅擴散阻障層132如鎳層。銅層131係直接沉積於UBM層111上。如前所述，導電保護層108亦可沉積於導電底層105上以形成導電複合層。如前所述，導電保護層108之組成可為導電材料如鉭、氮化鉭、鈦、氮化鈦、或上述之組合。此外在某些實施例中，採用額外導電保護層的作法可讓UBM層111簡化為單一銅層(或晶種層111U)。在某些實施例中，焊料組成的凸塊結構135’如第3A圖所示。與第1C圖所示之焊料組成的凸塊結構135’類似，第3A圖之凸塊結構的差異在於進行額外的再流動製程。

在某些實施例中，形成第3A圖所示之焊料凸塊結構的製程為第3B圖所示之製程350。製程350之步驟351-360與第2C圖中製程250之步驟251-260類似。在形成用以沉積金屬的開口後，步驟361沉積銅層131於開口中。在某些實施例中，銅層的沉積方法為電鍍製程如ECP製程或無電電鍍製程。如第1C圖之相關說明所述，銅層可降低焊料凸塊的電阻。後續的步驟362將沉積銅擴散阻障層。在某些實施例中，銅擴散阻障層的沉積方法為電鍍製程如ECP製程或無電電鍍製程。接著進行步驟363以沉積金屬層於銅擴散阻障層上。在某些實施例中，金屬層之組成為焊料。在某些實施例中，銅層的沉積方法為電鍍製程如ECP製程或無電電鍍製程。在沉積銅層後，移除步驟360形成的光阻層，再進行步驟365移除露出的銅晶種層如前述之步驟265。接著進行步驟366以再流動基板，可調整金屬層如焊料層的形狀。第3A圖所示為再流動後的焊料凸塊。

在第1C圖及第3A圖之實施例中，焊料金屬層125’位於銅層131下。在某些實施例中，可省略銅層131與銅擴散阻障層132。在這些實施例中，同樣可省略UBM層111或銅晶種層111U。然而，位於導電層(或導電底層)上的導電保護層108仍可避免導電層105的氧化，同時可改善焊料金屬層125’的黏著性。在某些實施例中，焊料凸塊結構135”之剖視結構如第4A圖所示。第4A圖之焊料凸塊結構135”類似於第1C圖之焊料凸塊結構135’及第3A圖之焊料凸塊結構135’，差異在於第4A圖之焊料凸塊結構135”不具有UBM層111、銅層131、及銅擴散阻障層132。焊料的金屬層125可用於半導體基板101的表面上以填滿開口123，其形成方法為施加焊料膏於半導體基板101上。焊料膏可填滿開口123。少量的焊料膏可能會殘留在光阻層112的表面上，但殘留的量少到不會影響後續的光阻112移除製程。第4B圖顯示某些實施例中，移除光阻層112並對半導體基板101進行再流動製程後的焊料之凸塊結構135”。

第4C圖顯示某些實施例中，形成第4B圖中的焊料凸塊結構之製程450。第4C圖之步驟451-457類似於第3B圖之步驟351-357與第2C圖之步驟251-257。在之後的步驟460中，形成開口於步驟457所形成的開口上。在步驟460後，沉積焊料金屬層於步驟457與460所形成的開口上。在某些實施例中，焊料金屬層係作為膏狀物施加於基板表面上，並殘留非常少量的焊料膏於光阻層的表面上。由於焊料金屬層形成於基板上的方法並非電鍍，因此不需要電漿處理高分子層。此外，此方法中高分子層的材質選擇更加多樣化。本方法可採用一般封裝基板的習知高分子材料。之後進行步驟464以移除光阻層，再進行步驟465以再流動基板(或焊料凸塊)。

上述金屬凸塊結構的形成機制，可解決基板上導電層與連接至導電層之金屬凸塊兩者界面的分層問題。導電層可為金屬墊、PPI、或頂金屬層。經由臨場沉積導電保護層於導電層(或導電底層上)，金屬凸塊的凸塊下冶金層與導電層之間具有良好黏著力，並可減少界面分層。在某些實施例中，由於導電保護層可作為銅括散阻障層，可省略凸塊下冶金層中的銅擴散阻障層。在這些實施例中，可採用與銅有良好黏著力的高分子如聚亞醯胺。此外，可採用電漿處理高分子層表面，以形成銅擴散阻障層。在某些實施例中，若金屬凸塊結構的沉積方法為非電鍍製程且金屬凸塊的組成不是銅，則可省略凸塊下金屬層。

某些實施例中提供基板上的凸塊結構。凸塊結構包括導電複合層位於基板上，且導電複合層包含導電保護層位於導電底層上。導電保護層與導電底層係沉積於系統中以避免氧化導電底層。導電複合層對空氣或水的氧化速率小於導電底層對空氣或水的氧化速率。凸塊結構亦具有介電層位於導電複合層上，且具有高分子層位於介電層上。凸塊結構更包含金屬凸塊，且金屬凸塊填入光阻層之第二開口。第二開口形成於高分子層之第一開口上以接觸導電複合層之導電保護層，且金屬凸塊與導電保護層之間具有強力接合。

另一實施例提供基板上的凸塊結構之形成方法。凸塊結構包括導電複合層位於基板上，且導電複合層包含導電保護層位於導電底層上。導電保護層與導電底層係沉積於系統中以避免氧化導電底層。導電複合層對空氣或水的氧化速率小於導電底層對空氣或水的氧化速率。凸塊結構亦具有介電層位於導電複合層上，且具有高分子層位於介電層上。凸塊結構更包含銅凸塊填入光阻層之第二開口，且第二開口形成於高分子層之第一開口上以接觸導電複合層之導電保護層。第一開口表面與高分子層與光阻層之間的界面襯墊有凸塊下冶金層(UBM)，且凸塊下冶金層與導電保護層之間具有強力接合。

又一實施例更提供基板上的凸塊結構之形成方法，包括形成導電複合層於基板上，且導電複合層包含導電保護層與導電底層。沉積導電底層後立刻沉積導電保護層可避免基板暴露於空氣或水中。此方法亦沉積介電層於導電複合層上，並沉積高分子層於介電層上。為了形成銅柱凸塊結構，此方法更蝕刻介電層與高分子層以形成第一開口，並沉積凸塊下冶金層以以定義銅柱凸塊結構。凸塊下冶金層包含銅晶種層。此外，形成光阻圖案於基板上，且光阻圖案具有第二開口定義於第一開口上。接著沉積金屬柱凸塊層，其中凸塊下冶金層與金屬柱凸塊層均為凸塊結構的一部份。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

A．．．底切區域

D、D’‧‧‧金屬層高出高分子層的距離

H‧‧‧金屬層厚度

100‧‧‧凸塊形成區

101‧‧‧半導體基板

105‧‧‧導電層

108‧‧‧保護層

109‧‧‧介電層

110‧‧‧高分子層

111‧‧‧凸塊下冶金層

111L‧‧‧銅擴散阻障層

111U‧‧‧晶種層

112‧‧‧遮罩層

120、123‧‧‧開口

125‧‧‧金屬層

125’‧‧‧焊料金屬層

126‧‧‧蓋層

127‧‧‧焊料層

131‧‧‧銅層

132‧‧‧銅擴散阻障層

135、135’、135”‧‧‧凸塊結構

250、350、450‧‧‧製程

251、253、254、255、256、257、258、259、260、261、262、263、264、265、266、351、353、354、355、356、357、358、359、360、361、362、363、364、365、366、451、453、454、455、456、457、460、461、464、466‧‧‧步驟

第1A-1D圖係本發明部份實施例中，銅柱凸塊的製程剖視圖；

第2A圖係本發明部份實施例中，沉積保護層於導電層上的結構剖視圖；

第2B圖係本發明部份實施例中，對應第1D圖與第2A圖之相同區域中缺乏較低UBM層的結構剖視圖；

第2C圖係本發明部份實施例中，形成第2B圖中位於導電層上且缺乏較低UBM層的銅柱結構的流程圖；

第2D圖係本發明部份實施例中，對第2B圖之基板進行再流動製程後的結構剖視圖；

第3A圖係本發明部份實施例中，位於基板上之焊料凸塊的結構剖視圖；

第3B圖係本發明部份實施例中，形成第3A圖之焊料凸塊的流程圖；

第4A圖係本發明部份實施例中，位於基板上之焊料凸塊的結構剖視圖；

第4B圖係本發明部份實施例中，將第4A圖之光阻移除並對基板進行再流動製程後的焊料凸塊其結構剖視圖；以及

第4C圖係本發明部份實施例中，形成第4A及第4B圖之焊料凸塊的流程圖。

101．．．半導體基板

105．．．導電層

108．．．保護層

109．．．介電層

110．．．高分子層

135”．．．凸塊結構

Claims (10)

1. 一種基板上的凸塊結構，包括：一導電複合層位於該基板上，其中該導電複合層包含一導電保護層位於一導電底層上，且其中該導電保護層與該導電底層沉積於一系統中以避免氧化該導電底層，其中該導電複合層對空氣或水的氧化速率小於該導電底層對空氣或水的氧化速率；一介電層位於該導電複合層上；一高分子層位於該介電層上；以及一金屬凸塊，其中該金屬凸塊填入一光阻層之一第二開口，其中該第二開口係形成於該高分子層之一第一開口上以接觸該導電複合層之該導電保護層，且其中該金屬凸塊與該導電保護層之間具有強力接合與連續界面。
2. 如申請專利範圍第1項所述之基板上的凸塊結構，其中該第一開口與該高分子層與該光阻層之間的界面襯墊有一凸塊下冶金層，且該凸塊下冶金層為該金屬凸塊的一部份。
3. 如申請專利範圍第1項所述之基板上的凸塊結構，其中該導電複合層為金屬墊、後保護內連線、或頂金屬層。
4. 一種基板上的凸塊結構，包括：一導電複合層位於該基板上，其中該導電複合層包含一導電保護層位於一導電底層上，且其中該導電保護層與該導電底層沉積於一系統中以避免氧化該導電底 層，其中該導電複合層對空氣或水的氧化速率小於該導電底層對空氣或水的氧化速率；一介電層位於該導電複合層上；一高分子層位於該介電層上；以及一金屬凸塊，其中該金屬凸塊填入一光阻層之一第二開口，其中該第二開口係形成於該高分子層之一第一開口上以接觸該導電複合層之該導電保護層，且其中該第一開口與該高分子層與該光阻層之間的界面襯墊有一凸塊下冶金層，且該凸塊下冶金層與該導電保護層之間具有強力接合與連續界面。
5. 如申請專利範圍第4項所述之基板上的凸塊結構，其中該凸塊下冶金層為一銅晶種層。
6. 一種基板上的凸塊結構之形成方法，包括：形成一導電複合層於該基板上，其中該導電複合層包含一導電保護層與一導電底層，且沉積該導電底層後立刻沉積該導電保護層以避免該基板暴露於空氣或水中；沉積一介電層於該導電複合層上；沉積一高分子層於該介電層上；蝕刻該介電層與該高分子層以形成一第一開口，用以定義一銅柱凸塊結構；沉積一凸塊下冶金層，其中該凸塊下冶金層包含一銅晶種層；形成一光阻圖案於該基板上，其中該光阻圖案具有一第二開口定義於該第一開口上；以及 沉積一金屬柱凸塊層，其中該凸塊下冶金層與該金屬柱凸塊層均為該凸塊結構的一部份，且該凸塊下冶金層與該導電保護層之間具有強力接合與連續界面。
7. 如申請專利範圍第6項所述之基板上的凸塊結構之形成方法，更包括：在定義該第二開口後，進行一電漿表面處理以處理該高分子層露出的表面，其中該電漿表面處理提高該高分子表面之交聯程度，並提高該銅晶種層與電漿處理後的該高分子表面之反應性，且交聯之該高分子層形成一銅擴散阻障層。
8. 如申請專利範圍第7項所述之基板上的凸塊結構之形成方法，其中該電漿表面處理採用氧氣、氮氣、或上述之組合。
9. 如申請專利範圍第6項所述之基板上的凸塊結構之形成方法，其中該導電保護層對空氣或水的氧化速率小於導電底層對空氣或水的氧化速率。
10. 如申請專利範圍第6項所述之基板上的凸塊結構之形成方法，其中該導電保護層降低該金屬凸塊結構與該導電底層之間的分層現象。