TWI419271B - 半導體裝置及製造半導體裝置之方法 - Google Patents

Description

半導體裝置及製造半導體裝置之方法 [相關申請案之聲明]

本申請案主張於2006年8月11日提出申請的美國臨時專利申請案序號60/837,329，其案名為「藉由以高介電質及高導熱性之材料塗覆引線架來製造功率橋接器之方法」。

本申請案亦與和本案同天提出申請之美國專利申請案序號＿＿＿＿＿＿＿＿(代理人號碼GS 225)有關，其案名為「半導體裝置及製造具有改善之散熱能力的半導體裝置之方法」。

本申請案亦與於2005年7月12日提出申請之美國專利申請案序號11/179,334有關，其案名為「半導體裝置及製造半導體裝置之方法」。

上述各相關申請案以參考方式將其全部內容包含於此。

本發明之態樣主要有關於半導體裝置及製造半導體裝置之方法，詳言之，有關密封在具有厚度減少之殼體中之半導體裝置。

必須保護半導體裝置不受到水氣及組裝程序及其他環境汙染的影響。經常將裝置密封於轉移模製程序中所施加的模製化合物(如熱固塑膠)中來達成此目的。

在用於半導體產業中之典型的轉移模製機器中，將安裝在引線架上的薄電子工件夾在一雙併式模具的兩半部間。此模具在裝置周圍界定出模穴，其具有足夠的空間以允許將模製化合物射入並使其在裝置周圍流動以將該裝置密封。在模製程序中，模製化合物射入至入口並且空氣從出口逸出。一柱塞迫使液態模製化合物進入模穴中。允許模製化合物固化並且將模具打開，釋放密封的半導體裝置。

由於希望能有較小的半導體裝置，裝置製造商期盼能減少圍封各裝置之模製化合物的密封層厚度。較薄的密封層亦幫助改善在有關於散熱、對於熱應力下塗覆破壞之抵抗力及其他參數的裝置性能或可靠性。然而，當內模具表面及電子工件間的距離越變越小，越來越難以取得在整個裝置周圍之高品質無空隙的密封物。

欲獲得無空隙之密封，液態模製化合物必須進入模具入口，並且在模製化合物流的前端抵達模具出口之前完全填滿模穴中的空間。若模具化合物在模具完全被填滿前抵達出口，則會有氣泡困在模具中，造成空隙。

欲完全填滿模穴，模製化合物必須流動於上模具表面及裝置上表面間、下模具表面及裝置下表面間及圍繞裝置之外緣的空間內。然而，當上與下模具表面及裝置間的距離越變越小，以讓密封塗層變薄，則模製化合物越來越難穿過這些區域。

若此距離減少太多，模製化合物會在模製化合物流的前端取代裝置之上與之下的空間中的空氣前流動於裝置的外緣周圍。這會造成密封材料中的空隙，形成夾在裝置中央的氣泡。

因此，使用傳統裝備進行之半導體裝置的轉移模製需要從內模具表面至裝置的距離至少約為200－250微米。這確保模製化合物以流線型的方式流入模具中以及裝置周圍。當然，確切的最小距離限值為所用之特定模製化合物、模製化合物所含的填充物及程序參數(如溫度)的函數，但一般上，將從內模具表面至裝置的距離減少至小於某最小距離會因空隙的形成而造成無法令人接受的製造損失。

第1與2圖為由維協(Vishay)技術公司製造之維協半導體廠牌的單相列橋接式整流器裝置100的透視圖及剖面圖，此單相列橋接式整流器裝置100之中具有多個半導體晶粒106。裝置100具有可通孔安裝的通孔引線112，並且包含保護半導體晶粒106之外部環氧殼體110。在裝置100的操作期間，半導體晶粒106所產生的熱經由引線112及殼體110傳遞。環氧殼體110的導熱性經常令裝置100具有不良散熱性能。造成半導體裝置(如整流器)之效率降低的一項主因係於正常操作期間之冷卻不足。不幸地，如上述，若減少殼體的厚度來達成較佳的熱傳導，會傾向於增加模具失敗，如內部部件暴露(IPE)或空隙130(見第2圖)，導致諸如高電位(hipot)測試或電氣強度測試之失敗，其係因絕緣崩潰所致。

根據本發明，提供一種可安裝至基底之半導體裝置。此裝置包含半導體晶粒及具有第一附接表面及第二附接表面之導電附接區域。該第一附接表面配置成與該半導體晶粒電性通訊。層間材料形成在該導電附接區域的該第二附接表面上。該層間材料為導熱介電質材料。殼體至少部分圍繞該半導體晶粒及該層間材料。

根據本發明之一態樣，該半導體裝置包含功率半導體裝置。

根據本發明之另一態樣，該功率半導體裝置包含整流器。

根據本發明之另一態樣，該整流器包含橋接式整流器。

根據本發明之另一態樣，該半導體裝置包含可表面安裝之裝置。

根據本發明之另一態樣，該半導體裝置包含可通孔安裝之裝置。

根據本發明之另一態樣，該半導體裝置包含積體電路。

根據本發明之另一態樣，該積體電路包含晶片級尺寸封裝。

根據本發明之另一態樣，該導電附接區域包含銅墊、焊球、引線、引線架及引線架端子之一。

根據本發明之另一態樣，該層間材料為導熱黏劑。

根據本發明之另一態樣，該層間材料包含網版印刷層。

根據本發明之另一態樣，該殼體包含模製化合物。

根據本發明之另一態樣，提供一種製造可安裝至基底之半導體裝置的方法。該方法一開始為配置用於與導電附接區域之第一附接區電性通訊之半導體晶粒。將介電質導熱層間材料塗敷至該導電附接區域之第二附接區。提供至少部分圍繞該晶粒及該層間材料的殼體。

第3圖為根據本發明之某些態樣的可通孔安裝之半導體裝置200的內剖面側圖。為了舉例，半導體裝置200具有與可通孔安裝半導體裝置100(第1圖)類似的覆蓋面積(footprint)及晶粒配置，雖裝置200可具有完全不同的外部尺寸及幾何。半導體裝置200可為功率半導體裝置，如整流器或另一種積體電路。

導電附接區域202，如銅墊，焊球、引線、引線架或引線架端子，各具有一表面203配置成提供與半導體晶粒206(可見到三顆晶粒，雖為了舉例僅參照一顆晶粒)電性通訊。晶粒206可例如為二極體、MOSFET或另一種晶粒/積體電路。表面203可以任何適當的方式，如焊接，附接至晶粒206。可通孔安裝引線212(僅可見到一條)亦可與半導體晶粒206及/或導電附接區域202電性通訊。導電附接區域202的另一表面205塗覆有具有高介電質常數及高導熱性之層間材料208。適合的材料之一範例為導熱矽彈性體材料。例如，層間材料208可為市面上可購得之導熱黏劑，如由道爾康寧(DOW CORNING)製造的SE4486及SE4450、艾默森及康明(Emerson&Cuming)製造的282及柏科斯特(BERGQUIST)所製造的SA2000。

殼體210至少部分圍繞晶粒206及導電附接區域202。殼體210可為模製到導電附接區域202及/或層間材料206之模製化合物，如塑膠。殼體210可以各種熟知的方法(如包覆成型(overmolding)或射出成型(injection molding)來形成任何希望的形態/形狀。如所示，殼體210約為3.5 mm厚，具有與半導體裝置100的外殼110(見第1圖)之部分類似的形態。

藉由使用層間材料208，可有利地減少從導電附接區域202延伸之殼體的厚度d，同時仍避免因IPE或空隙對半導體裝置200造成無益的影響。在某些情況中，殼體厚度d可減少50%或更多。例如，殼體厚度d可從1.0 mm減少成0.5 mm厚。詳言之，半導體裝置200可避免高電位測試失敗，即使殼體厚度有如此之減少。層間材料208實際上作為屏蔽，在高電位測試期間提供高介電質，同時因其高導熱性而得以良好導熱。

在本發明之某些實施例中，使用網版印刷程序將層間材料208塗覆或塗敷至導電附接區域202。網版印刷技術廣泛地用於圖形藝術領域中來產生藝術品，並且已運用在印刷電路板的生產中，來將頗大型的遮罩圖形轉移到印刷電路板上。網版印刷技術包含使用模板，以選擇性轉移圖像至基底上。此圖像轉移典型係藉由機械式擠壓給定材料通過模板的多孔(如網眼)部分至基底，而模板之相鄰的非多孔部分則不允許材料的印刷。用於圖形藝術品之生產的網版印刷的材料包含顏料及/或墨水，而用於電路板生產中之遮罩圖形轉移的材料則包含遮罩材料。經常藉由將圖像雷射銑削至模板上或藉由光顯影程序來產生用於網版印刷的模板，在光顯影程序中係將圖像光轉移至未顯影的模板上，然後顯影模板以顯現出圖像。未顯影的模板典型包含塗覆有非多孔材料之網布。在顯影厚，移除部分非多孔材料而產生模板的多孔區，或在光轉移之圖像的組態中在模板中產生縫隙(apertures)。當圖像實際轉移至已顯影的模板時，則如上述般使用模板將相同的圖像轉移至基底。網版印刷的技術及在此種印刷中模板的使用為習知，因此將不再贅述。

第5圖為可通孔安裝半導體裝置200之內剖面側圖，其顯示塗敷至導電附接區域202的表面205上之模板860。模板860包含固體區220(在此亦稱為非多孔區)及多孔網布區222(或縫隙區取代網布區)。在印刷步驟期間，模板的固體區220防止膠印至引線架212及導電附接區域202的選擇部分，以及多孔區222允許膠印至導電附接區域202的選擇部分。在印刷步驟期間，可以各種技術將膏機械式擠壓通過模板的多孔區，如用刮刀刮膠或以滾筒滾壓膠。根據一些實施例，不同厚度的模板用來印刷對應不同厚度的膠。亦即，可以相對薄的模板網版印刷出相對薄的膠層。相對薄的膠層可例如用於具有相對細互連墊間距的積體電路上。

第6圖顯示在層間材料208已塗敷至導電附接區域202的情形。若有必要，可在升高的溫度下對層間材料208進行固化程序以硬化材料。

接著，在第7圖中，以任何適合的密封程序來形成殼體210。

已描述半導體裝置可包含增進的熱移除路徑，其係藉由減少密封晶粒之殼體的厚度來產生。在強調各基底上高組件密度，及因此高熱通量密度，之產品設計中較佳能從安裝基底導離熱(亦即提供基底冷卻)，並輔以電性隔離半導體裝置封裝本身，這通常會造成提供相對大表面面積單一操作溫度。半導體裝置可在較希望的溫度操作，而其覆蓋面積不會有明顯的變化及/或無額外的隔離需求，降低產品重新設計的需要。

上述有關可通孔安裝半導體裝置之本發明的態樣亦可應用至可表面安裝半導體裝置。第8圖為可表面安裝半導體裝置(如晶片級尺寸裝置)的內剖面前視圖，其包含如第3圖中所示的層間材料208，根據本發明之態樣組態成適合第8圖中所示的半導體裝置之覆蓋面積。

如所示，MOSFET晶粒800包含閘極800”、源極800’及汲極800'''。第一引線架820包含第一端子820’及第二端子820”。第一端子820’經由焊料810連接至源極800’。第二引線架840包含第一端子840’及第二端子840”。第一端子840’經由銀膠890連接至閘極800”。電性隔離導熱層間材料208經由焊料850塗覆或否則塗敷至汲極800'''。封裝材料880用來密封晶粒800、分別第一及第二引線架820及840之第一端子820’及840’、銀膠890、焊料810及850及層間材料208。

第9圖為根據本發明之態樣的製造半導體裝置的方法之流程圖，如第3圖中所示的半導體裝置200及第8圖中所示的半導體裝置800。方法從區塊900開始，並進至區塊b，其中配置半導體晶粒以與導電附接區域的第一附接區電性通訊，如銅墊、焊球、引線、引線架及引線架端子。

接著，在區塊904，塗敷導熱介電質材料至導電附接區域的第二附接區。使用例如網版印刷程序將層間材料塗覆至的第二附接區。

在區塊908，提供殼體，可由諸如塑膠之材料構成，以至少部分圍封晶粒、層間材料及導電附接區域。固定殼體(如藉由模製)使殼體作為半導體裝置的外部封裝。從導電附接區域延伸之殼體的厚度可小於否則不可能的厚度，並仍能避免若不利用層間材料時空隙等等所造成的問題(如電性絕緣崩潰)。

很明顯地，可設計出在此所述之本發明的態樣之其他及進一步的形式，而不悖離所附之申請專利範圍的精神與範疇，並且應了解到本發明之態樣不應限制於上述特定實施例。

100．．．單相列橋接式整流器裝置

106．．．半導體晶粒

110．．．殼體

112．．．引線

130．．．空隙

200．．．半導體裝置

202．．．導電附接區域

203、205．．．表面

208．．．層間材料

210．．．殼體

212．．．可通孔安裝引線

220．．．固體區

222．．．多孔網布區

800．．．MOSFET晶粒

800’．．．源極

800”．．．閘極

800'''．．．汲極

820．．．第一引線架

820’．．．第一端子

820”．．．第二端子

810、850．．．焊料

840．．．第二引線架

840’．．．第一端子

840”．．．第二端子

860．．．模板

880．．．封裝材料

890．．．銀膠

第1及2圖分別為傳統可通孔安裝半導體裝置之封裝的透視圖及剖面圖。

第3圖為根據本發明之一態樣建構之可通孔安裝半導體裝置之封裝的剖面圖。

第4－7圖顯示第3圖所示之可通孔安裝半導體裝置在製造程序期間之剖面圖。

第8圖為根據本發明之其他態樣之可表面安裝半導體裝置之封裝的剖面圖。

第9圖為根據本發明之態樣的製造半導體裝置之方法的流程圖。

200．．．半導體裝置

202．．．導電附接區域

203、205．．．表面

206．．．晶粒

208．．．層間材料

210．．．殼體

212．．．可通孔安裝引線

Claims (18)

1. 一種可安裝至基底之半導體裝置，包含：半導體晶粒；導電附接區域，其與可通孔安裝之引線電性通訊且位在與該可通孔安裝之引線相同之水平面上，該附接區域具有第一附接表面及第二附接表面，該第一附接表面係平行且相對於該第二附接表面，該第一附接表面配置成與該半導體晶粒電性通訊，其中該導電附接區域包含銅墊、焊球、引線、引線架及引線架端子之一；層間材料，形成在該導電附接區域的該第二附接表面上，該層間材料為導熱介電質材料；以及殼體，至少部分圍封該半導體晶粒及該層間材料。
2. 如申請專利範圍第1項之半導體裝置，其中該半導體裝置包含功率半導體裝置。
3. 如申請專利範圍第2項之半導體裝置，其中該功率半導體裝置包含整流器。
4. 如申請專利範圍第3項之半導體裝置，其中該整流器包含橋接式整流器。
5. 如申請專利範圍第1項之半導體裝置，其中該半導體裝置包含可表面安裝之裝置。
6. 如申請專利範圍第1項之半導體裝置，其中該半導體裝置包含可通孔安裝之裝置。
7. 如申請專利範圍第1項之半導體裝置，其中該半導體裝置包含積體電路。
8. 如申請專利範圍第7項之半導體裝置，其中該積體電路包含晶片級尺寸封裝。
9. 如申請專利範圍第1項之半導體裝置，其中該層間材料包含網版印刷層。
10. 如申請專利範圍第1項之半導體裝置，其中該殼體包含模製化合物。
11. 一種製造可安裝至基底之半導體裝置的方法，該方法包含：配置用於與導電附接區域之第一附接區電性通訊之半導體晶粒，該導電附接區域與可通孔安裝之引線電性通訊且位在與該可通孔安裝之引線相同之水平面上，其中該導電附接區域包含銅墊、焊球、引線、引線架及引線架端子之一；將介電質導熱層間材料塗敷至該導電附接區域之第二附接區，該第一附接表面係平行且相對於該第二附接表面；以及提供至少部分圍繞該晶粒及該層間材料的殼體。
12. 如申請專利範圍第11項之方法，進一步包含：模製該殼體以形成該半導體裝置的外部封裝。
13. 如申請專利範圍第11項之方法，其中該層間材料為導熱的。
14. 如申請專利範圍第11項之方法，其中該半導體裝置包含可表面安裝之裝置。
15. 如申請專利範圍第11項之方法，其中該半導體裝 置包含可通孔安裝之裝置。
16. 如申請專利範圍第11項之方法，其中該半導體裝置包含功率半導體裝置。
17. 一種可安裝至基底之半導體裝置，包含：半導體晶粒；導電附接區域，其與可通孔安裝之引線電性通訊且位在與該可通孔安裝之引線相同之水平面上，該附接區域具有第一附接表面及第二附接表面，該第一附接表面係平行且相對於該第二附接表面，該第一附接表面配置成與該半導體晶粒電性通訊；層間材料，形成在該導電附接區域的該第二附接表面上，該層間材料為導熱介電質材料；以及殼體，至少部分圍封該半導體晶粒及該層間材料，其中該層間材料為導熱黏劑。
18. 一種製造可安裝至基底之半導體裝置的方法，該方法包含：配置用於與導電附接區域之第一附接區電性通訊之半導體晶粒，該導電附接區域與可通孔安裝之引線電性通訊且位在與該可通孔安裝之引線相同之水平面上；將介電質導熱層間材料塗敷至該導電附接區域之第二附接區，該第一附接表面係平行且相對於該第二附接表面，其中藉由網版印刷程序塗敷該層間材料；以及提供至少部分圍繞該晶粒及該層間材料的殼體。