[go: up one dir, main page]

TWI414004B - 具有氮化鎵層的多層結構基板及其製法 - Google Patents

具有氮化鎵層的多層結構基板及其製法 Download PDF

Info

Publication number
TWI414004B
TWI414004B TW099136289A TW99136289A TWI414004B TW I414004 B TWI414004 B TW I414004B TW 099136289 A TW099136289 A TW 099136289A TW 99136289 A TW99136289 A TW 99136289A TW I414004 B TWI414004 B TW I414004B
Authority
TW
Taiwan
Prior art keywords
layer
nitride layer
gallium nitride
aluminum
mesh
Prior art date
Application number
TW099136289A
Other languages
English (en)
Other versions
TW201218249A (en
Inventor
張翼
蕭佑霖
呂榮淇
Original Assignee
國立交通大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立交通大學 filed Critical 國立交通大學
Priority to TW099136289A priority Critical patent/TWI414004B/zh
Priority to JP2010284369A priority patent/JP5449121B2/ja
Priority to US12/976,598 priority patent/US8263425B2/en
Priority to CN2011102129564A priority patent/CN102456548A/zh
Publication of TW201218249A publication Critical patent/TW201218249A/zh
Priority to US13/570,758 priority patent/US8536616B2/en
Application granted granted Critical
Publication of TWI414004B publication Critical patent/TWI414004B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H10P14/271—
    • H10P14/2901—
    • H10P14/3216—
    • H10P14/3251—
    • H10P14/3254—
    • H10P14/3416—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

具有氮化鎵層的多層結構基板及其製法
本發明係有關於一種具有氮化鎵層的多層結構基板及其製法，尤指一種具有厚度較厚且面積較大的氮化鎵層的多層結構基板及其製法。
近年來，以矽為主的電力電子(power electronics)元件大幅應用在電動車的市場上，舉例來說，製作成電動車內的電壓轉換器(converter)或反相器(inverter)等元件。然而，受限於矽本身的材料特性，若要進一步提升電力電子元件的效能，則勢必要尋找其他的替代材料。
氮化鎵(GaN)不僅本身具有較矽還優越的物理性質，且還可藉由在矽承載板上成長以降低其生產成本，所以目前氮化鎵被視為極具應用於電動車的電力電子元件的潛力的材料之一。
不過，以往在矽承載板上成長氮化鎵層時，常常由於嚴重的拉伸應力而造成氮化鎵層出現裂痕而不利於後續應用，且該裂痕問題隨著氮化鎵層的厚度增加或面積增大而愈趨嚴重，使得難以成長厚度較厚的氮化鎵層；另外，受限於氮化鎵層與矽承載板之間的晶格常數不匹配，而容易於氮化鎵層中形成過多的缺陷。上述兩項因素均使得應用氮化鎵之電子元件的效能無法進一步提升，具體而言，厚度較薄與缺陷密度較高的氮化鎵層將導致其所製成的電子元件的漏電流效應，並限制了電子元件的直流特性與耐高崩潰電壓特性等等。
在由Shuo Jia等人在2005年3月的IEEE Electron Device Letters的第3期的第26卷中所公開的「AlGaN-GaN HEMTs on Patterned Silicon(111)Substrate」中，係揭露一種磊晶結構，其係先藉由蝕刻方式在矽承載板上形成網狀溝槽，進而構成複數個矩形矽凸塊，再於各該矽凸塊上形成氮化鎵層，但是最終僅能在極小面積(30微米見方)內形成厚度1.5微米的氮化鎵層。
此外，在由C.-H. Chen等人在2005年的Journal of Applied Physics的第98卷中所公開的「Stress relaxation in the GaN/AlN multilayers grown on a mesh-patterned Si(111)substrate」中，其係先在矽(111)承載板上形成氮化矽網狀層，再於該矽(111)承載板上形成氮化鎵層/氮化鋁層/氮化鎵層/氮化鋁層/氮化鎵層/氮化鋁層，惟，其最外表面的氮化鎵層之厚度僅有1微米。
再者，在由A. Dadgar等人在2001年的phys. stat. sol.的第1期的第188卷中所公開的「Crack-Free InGaN/GaN Light Emitters on Si(111)」中，其係先在矽(111)承載板上形成圖案化的氮化矽層，並於該矽(111)承載板上形成15對氮化鋁鎵層/氮化鎵層，最後再形成氮化鎵層，雖然其最終的氮化鎵層之厚度有3.6微米，然而該氮化鎵層只能形成100微米見方的面積大小。
所以，上述習知技術均有氮化鎵層的厚度不足或面積過小等缺點，進而不利於將氮化鎵層應用於電力電子元件中。
因此，鑒於上述之問題，如何在承載板上形成厚度較厚、面積夠大、且無裂痕的氮化鎵層，以提供後續電子元件的製作，實已成為目前亟欲解決之課題。
鑒於上述習知技術之缺失，本發明揭露一種具有氮化鎵層的多層結構基板之製法，係包括：提供一承載板；於該承載板上形成網狀層，該網狀層具有複數外露該承載板之開孔；於該開孔內的承載板上形成緩衝層，該緩衝層係由複數氮化物層所構成；於該緩衝層上依序形成三層不同鋁濃度之氮化鋁鎵層，其中，該底層之氮化鋁鎵層的鋁濃度大於中間層氮化鋁鎵層者，該中間層之氮化鋁鎵層的鋁濃度大於上層之氮化鋁鎵層者，且該中間層之氮化鋁鎵層在形成過程中係隨厚度增加而逐漸減少鋁的比例；以及於該上層之氮化鋁鎵層上形成氮化鎵層。
依上述之多層結構基板之製法，該網狀層之材質可為氮化矽，且形成該網狀層的方法係可包括：於該承載板上形成氮化矽層；於該氮化矽層上形成網狀阻層；移除未被該網狀阻層覆蓋之該氮化矽層，以形成該網狀層；以及移除該網狀阻層。
依上述之製法，復可包括於該氮化鎵層上形成頂層之氮化鋁鎵層。
又依上述之製法，該承載板之材質可為矽、藍寶石、氮化鎵、氧化鋅或碳化矽，且該氮化物層可為氮化鋁層、氮化鎵層或氮化鋁鎵層。
依上述之多層結構基板之製法，該緩衝層可為高溫氮化物層/低溫氮化物層/高溫氮化物層，該高溫氮化物層之形成溫度可為1000℃至1200℃，且該低溫氮化物層之形成溫度可為700℃至900℃。
本發明復揭露一種具有氮化鎵層的多層結構基板，係包括：承載板；網狀層，係設於該承載板上，該網狀層具有複數外露該承載板之開孔；緩衝層，係設於該開孔內的承載板上，該緩衝層係由複數氮化物層所構成；依序形成於該緩衝層上之三層不同鋁濃度之氮化鋁鎵層，其中，該底層之氮化鋁鎵層的鋁濃度大於中間層氮化鋁鎵層者，該中間層之氮化鋁鎵層的鋁濃度大於上層之氮化鋁鎵層者，且該中間層之氮化鋁鎵層之鋁濃度係由該底層向上逐漸遞減；以及氮化鎵層，係設於該上層之氮化鋁鎵層上。
依上述之結構，復可包括頂層之氮化鋁鎵層，係設於該氮化鎵層上。
又依上述之結構，該承載板之材質可為矽、藍寶石、氮化鎵、氧化鋅或碳化矽，該網狀層之材質可為氮化矽，且該氮化物層可為氮化鋁層、氮化鎵層或氮化鋁鎵層。
依上述之多層結構基板，該緩衝層可為高溫氮化物層/低溫氮化物層/高溫氮化物層，該高溫氮化物層之形成溫度可為1000℃至1200℃，且該低溫氮化物層之形成溫度可為700℃至900℃。
由上可知，本發明之具有氮化鎵層的多層結構基板之製法係先在承載板上形成具有複數開孔之網狀層，並於該開孔內的承載板上依序形成緩衝層、三層不同鋁濃度之氮化鋁鎵層，再於該上層之氮化鋁鎵層上形成氮化鎵層。該三層不同鋁濃度之氮化鋁鎵層係能有效釋放應力、降低氮化鎵層表面裂痕、與控制內部缺陷，因而可形成較大面積、較大厚度、無裂痕、且較高品質的氮化鎵層，故相較於習知技術，本發明之具有氮化鎵層的多層結構基板係有利於後續耐高崩潰電壓的電力電子元件的製作。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
請參閱第1A至1I圖，係為本發明之具有氮化鎵層的多層結構基板之製法之剖視圖，其中，第1E’圖係第1E圖之俯視圖。
如第1A圖所示，提供一承載板10，該承載板10之材質可為矽、藍寶石、氮化鎵、氧化鋅或碳化矽，且該承載板10係較佳為晶格面(111)之矽承載板。
如第1B圖所示，藉由PECVD機台於該承載板10上形成例如300奈米厚度的氮化矽(Six Ny )層11。
如第1C圖所示，於該氮化矽層11上形成網狀阻層12。
如第1D圖所示，移除未被該網狀阻層12覆蓋之該氮化矽層11，以形成網狀層111，該網狀層111具有複數外露該承載板10之開孔110。
如第1E與IE’圖所示，移除該網狀阻層12，於本實施例中，該網狀層111之開孔110係呈方形網格，當然，該網狀層111之開孔110亦可呈其他形狀之網格，而不以方形網格為限；且該網狀層111之開孔110較佳係邊長為300或至1000微米的方形，至此即完成圖案化承載板(patterned substrate)。
如第1F圖所示，藉由MOCVD機台於該開孔110內的承載板10上形成緩衝層13，該緩衝層13係由複數氮化物層所構成，於本實施例中，該緩衝層13可為高溫(high temperature，簡稱HT)氮化物層133/低溫(low temperature，簡稱LT)氮化物層132/高溫(HT)氮化物層131，該高溫氮化物層131,133之形成溫度可為1000℃至1200℃(較佳為1030℃)，且該低溫氮化物層132之形成溫度可為700℃至900℃(較佳為800℃)，又該緩衝層13中的氮化物層可為氮化鋁層、氮化鎵層或氮化鋁鎵層。在本發明之一具體實施例中，構成該緩衝層個氮化物層為單一材質者，例如，氮化鋁。
如第1G圖所示，於該緩衝層13上依序形成三層不同鋁濃度之氮化鋁鎵層，分別為底層之氮化鋁鎵層141、中間層之氮化鋁鎵層142與上層之氮化鋁鎵層143，該底層之氮化鋁鎵層141與上層之氮化鋁鎵層143之成分是固定的(fixed)，該中間層之氮化鋁鎵層142在形成過程中係隨厚度增加而逐漸減少鋁的比例(或相對地逐漸增加鎵的比例)，即該中間層之氮化鋁鎵層142之成分是有階的(graded)。此外，該底層之氮化鋁鎵層141的鋁濃度大於中間層之氮化鋁鎵層142者，該中間層之氮化鋁鎵層142的鋁濃度大於上層之氮化鋁鎵層143者。具體而言，該底層之氮化鋁鎵層141之成分可為Al0.29 Ga0.71 N，該中間層之氮化鋁鎵層142之成分可為Alx Ga1-x N(該x隨厚度增加而由0.29逐漸減少至0.07)，該上層之氮化鋁鎵層143之成分可為Al0.07 Ga0.93 N。
如第1H圖所示，於該低鋁濃度之上層之氮化鋁鎵層143上形成氮化鎵層15。
如第1I圖所示，於該氮化鎵層15上形成頂層之氮化鋁鎵層16。
本發明復揭露一種具有氮化鎵層的多層結構基板，係包括：承載板10；網狀層111，係設於該承載板10上，該網狀層111具有複數外露該承載板10之開孔110；緩衝層13，係設於該開孔110內的承載板10上，該緩衝層13係由複數氮化物層所構成；依序形成於該緩衝層13上之三層不同鋁濃度之氮化鋁鎵層，其中，該底層之氮化鋁鎵層141的鋁濃度大於中間層之氮化鋁鎵層142者，該中間層之氮化鋁鎵層142的鋁濃度大於上層之氮化鋁鎵層者143，且該中間層之氮化鋁鎵層142之鋁濃度係由該底層向上逐漸遞減；以及氮化鎵層15，係設於該低鋁濃度之上層之氮化鋁鎵層143上。
依上述之結構，復可包括頂層之氮化鋁鎵層16，係設於該氮化鎵層15上。
於本發明之具有氮化鎵層的多層結構基板中，該承載板10之材質可為矽、藍寶石、氮化鎵、氧化鋅或碳化矽，且該網狀層111之材質可為氮化矽。
又依前述之多層結構基板，該緩衝層13可為高溫氮化物層133/低溫氮化物層132/高溫氮化物層131，該高溫氮化物層131,133之形成溫度可為1000℃至1200℃，且該低溫氮化物層132之形成溫度可為700℃至900℃，該氮化物層可為氮化鋁層、氮化鎵層、或氮化鋁鎵層。
請參閱第2A與2B圖，係分別為本發明之具有氮化鎵層的多層結構基板之掃描式電子顯微鏡(Scanning Electron Microscope，簡稱SEM)剖視圖與光學顯微鏡(optical microscope，簡稱OM)俯視圖。如圖所示，本發明可於網狀層111內的300微米見方面積的承載板10上得到厚度達2微米且無裂痕的氮化鎵層15(在此實施例中，係以氮化鋁做為緩衝層13)；事實上，本發明還能達到厚度至少2.2微米的氮化鎵層15。
請參閱第3A至3C圖，係為本發明之具有氮化鎵層的多層結構基板之光學顯微鏡俯視圖，其中，第3A、3B、與3C圖分別係中間層之氮化鋁鎵層之厚度為0、0.3、與1.2微米時的情況(氮化鎵層之厚度為1微米)。因為該中間層之氮化鋁鎵層能夠產生壓縮應力，而該壓縮應力可用來平衡氮化鎵層與承載板所形成的拉伸應力，所以如圖所示，隨著中間層之氮化鋁鎵層的厚度增加，氮化鎵層的裂痕密度明顯減少，甚至在中間層之氮化鋁鎵層之厚度為1.2微米且氮化鎵層之厚度為1微米的情況下，已經能夠使該氮化鎵層得到無裂痕的結果。
綜上所述，本發明之具有氮化鎵層的多層結構基板之製法係先在承載板上形成具有複數開孔之網狀層，並於該開孔內的承載板上形成緩衝層，再於該緩衝層上依序形成三層不同鋁濃度之氮化鋁鎵層，最後，於該上層之氮化鋁鎵層上形成氮化鎵層。該網狀層、三層不同鋁濃度之氮化鋁鎵層係能有效釋放應力、降低氮化鎵層表面裂痕與控制內部缺陷，而最終可形成較大面積、較大厚度、無裂痕、且較高品質的氮化鎵層，以有利於後續耐高崩潰電壓的電力電子元件的製作；此外，復可於該氮化鎵層上再形成頂層之氮化鋁鎵層，而能有利於進一步供製作成高效能之高電子遷移率電晶體(high electron mobility transistor，簡稱HEMT)等元件。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10．．．承載板
11．．．氮化矽層
111．．．網狀層
110．．．開孔
12．．．網狀阻層
13．．．緩衝層
131、133．．．高溫氮化物層
132．．．低溫氮化物層
141．．．底層之氮化鋁鎵層
142．．．中間層之氮化鋁鎵層
143．．．上層之氮化鋁鎵層
15．．．氮化鎵層
16．．．頂層之氮化鋁鎵層
第1A至1I圖係為本發明之具有氮化鎵層的多層結構基板之製法之剖視圖，其中，第1E’圖係第1E圖之俯視圖；
第2A與2B圖係分別為本發明之具有氮化鎵層的多層結構基板之掃描式電子顯微鏡剖視圖與光學顯微鏡俯視圖；以及
第3A至3C圖係為不同厚度之中鋁濃度之氮化鋁鎵層之本發明之具有氮化鎵層的多層結構基板之光學顯微鏡俯視圖。
10．．．承載板
111．．．網狀層
110．．．開孔
13．．．緩衝層
131、133．．．高溫氮化物層
132．．．低溫氮化物層
141．．．底層之氮化鋁鎵層
142．．．中間層之氮化鋁鎵層
143．．．上層之氮化鋁鎵層
15．．．氮化鎵層

Claims (10)

  1. 一種具有氮化鎵層的多層結構基板之製法，係包括：提供一承載板；於該承載板上形成網狀層，該網狀層具有複數外露該承載板之開孔；於該開孔內的承載板上形成緩衝層，該緩衝層係由複數氮化物層所構成；於該緩衝層上依序形成三層不同鋁濃度之氮化鋁鎵層，其中，該底層之氮化鋁鎵層的鋁濃度大於中間層之氮化鋁鎵層者，該中間層之氮化鋁鎵層的鋁濃度大於上層之氮化鋁鎵層者，且該中間層之氮化鋁鎵層在形成過程中係隨厚度增加而逐漸減少鋁的比例；以及於該上層之氮化鋁鎵層上形成氮化鎵層。
  2. 如申請專利範圍第1項所述之具有氮化鎵層的多層結構基板之製法，其中，該承載板之材質係為矽、藍寶石、氮化鎵、氧化鋅或碳化矽，且該網狀層之材質係為氮化矽。
  3. 如申請專利範圍第2項所述之具有氮化鎵層的多層結構基板之製法，其中，形成該網狀層的方法係包括：於該承載板上形成氮化矽層；於該氮化矽層上形成網狀阻層；移除未被該網狀阻層覆蓋之該氮化矽層，以形成該網狀層；以及移除該網狀阻層。
  4. 如申請專利範圍第1項所述之具有氮化鎵層的多層結構基板之製法，復包括於該氮化鎵層上形成頂層之氮化鋁鎵層。
  5. 如申請專利範圍第1項所述之具有氮化鎵層的多層結構基板之製法，其中，該緩衝層係為高溫氮化物層/低溫氮化物層/高溫氮化物層，而該高溫氮化物層之形成溫度係為1000℃至1200℃，且該低溫氮化物層之形成溫度係為700℃至900℃。
  6. 如申請專利範圍第1項所述之具有氮化鎵層的多層結構基板之製法，其中，各該氮化物層係為氮化鋁層、氮化鎵層或氮化鋁鎵層。
  7. 一種具有氮化鎵層的多層結構基板，係包括：承載板；網狀層，係設於該承載板上，該網狀層具有複數外露該承載板之開孔；緩衝層，係設於該開孔內的承載板上，該緩衝層係由複數氮化物層所構成；依序形成於該緩衝層上之三層不同鋁濃度之氮化鋁鎵層，其中，該底層之氮化鋁鎵層的鋁濃度大於中間層之氮化鋁鎵層者，該中間層之氮化鋁鎵層的鋁濃度大於上層之氮化鋁鎵層者，且該中間層之氮化鋁鎵層之鋁濃度係由該底層向上逐漸遞減；以及氮化鎵層，係設於該上層之氮化鋁鎵層上。
  8. 如申請專利範圍第7項所述之具有氮化鎵層的多層結 構基板，復包括頂層之氮化鋁鎵層，係設於該氮化鎵層上。
  9. 如申請專利範圍第7項所述之具有氮化鎵層的多層結構基板，其中，該承載板之材質係為矽、藍寶石、氮化鎵、氧化鋅或碳化矽，且該網狀層之材質係為氮化矽，而各該氮化物層係為氮化鋁層、氮化鎵層或氮化鋁鎵層。
  10. 如申請專利範圍第7項所述之具有氮化鎵層的多層結構基板，其中，該緩衝層係為高溫氮化物層/低溫氮化物層/高溫氮化物層，而該高溫氮化物層之形成溫度係為1000℃至1200℃，且該低溫氮化物層之形成溫度係為700℃至900℃。
TW099136289A 2010-10-25 2010-10-25 具有氮化鎵層的多層結構基板及其製法 TWI414004B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW099136289A TWI414004B (zh) 2010-10-25 2010-10-25 具有氮化鎵層的多層結構基板及其製法
JP2010284369A JP5449121B2 (ja) 2010-10-25 2010-12-21 窒化ガリウム層を有する多層構造基板及びその製造方法
US12/976,598 US8263425B2 (en) 2010-10-25 2010-12-22 Multilayer substrate having gallium nitride layer and method for forming the same
CN2011102129564A CN102456548A (zh) 2010-10-25 2011-07-26 具有氮化镓层的多层结构基板及其制法
US13/570,758 US8536616B2 (en) 2010-10-25 2012-08-09 Multilayer substrate having gallium nitride layer and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099136289A TWI414004B (zh) 2010-10-25 2010-10-25 具有氮化鎵層的多層結構基板及其製法

Publications (2)

Publication Number Publication Date
TW201218249A TW201218249A (en) 2012-05-01
TWI414004B true TWI414004B (zh) 2013-11-01

Family

ID=45972216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099136289A TWI414004B (zh) 2010-10-25 2010-10-25 具有氮化鎵層的多層結構基板及其製法

Country Status (4)

Country Link
US (2) US8263425B2 (zh)
JP (1) JP5449121B2 (zh)
CN (1) CN102456548A (zh)
TW (1) TWI414004B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629531B2 (en) * 2011-02-18 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method to reduce wafer warp for gallium nitride on silicon wafer
FR2992465B1 (fr) * 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
EP2767620B1 (en) * 2013-02-15 2024-10-09 AZUR SPACE Solar Power GmbH P-doping of group-III-nitride buffer layer structure on a heterosubstrate
JP2014236093A (ja) 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
CN104600165B (zh) * 2015-02-06 2018-03-23 安徽三安光电有限公司 一种氮化物发光二极体结构
CN105304774B (zh) * 2015-11-03 2017-12-29 湘能华磊光电股份有限公司 一种led外延层生长方法
TWI602248B (zh) * 2016-08-31 2017-10-11 聯鈞光電股份有限公司 氮化物半導體結構
TWI703726B (zh) * 2016-09-19 2020-09-01 新世紀光電股份有限公司 含氮半導體元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983016A (ja) * 1995-09-18 1997-03-28 Nichia Chem Ind Ltd 窒化物半導体の成長方法
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
TW201005986A (en) * 2008-07-16 2010-02-01 Tekcore Co Ltd Optronic device and manufacturing method thereof
US20100032696A1 (en) * 2008-08-11 2010-02-11 Chen-Hua Yu Light-Emitting Diode with Textured Substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005086243A1 (en) * 2004-03-08 2005-09-15 Showa Denko K.K. Pn junction type croup iii nitride semiconductor light-emitting device
US8168000B2 (en) * 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
JP4462251B2 (ja) * 2006-08-17 2010-05-12 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP2008153603A (ja) * 2006-12-20 2008-07-03 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
US20080197369A1 (en) * 2007-02-20 2008-08-21 Cree, Inc. Double flip semiconductor device and method for fabrication
TWI425558B (zh) * 2008-08-11 2014-02-01 台灣積體電路製造股份有限公司 形成電路結構的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983016A (ja) * 1995-09-18 1997-03-28 Nichia Chem Ind Ltd 窒化物半導体の成長方法
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
TW201005986A (en) * 2008-07-16 2010-02-01 Tekcore Co Ltd Optronic device and manufacturing method thereof
US20100032696A1 (en) * 2008-08-11 2010-02-11 Chen-Hua Yu Light-Emitting Diode with Textured Substrate

Also Published As

Publication number Publication date
JP2012094802A (ja) 2012-05-17
JP5449121B2 (ja) 2014-03-19
US20120097968A1 (en) 2012-04-26
US20120298991A1 (en) 2012-11-29
TW201218249A (en) 2012-05-01
US8263425B2 (en) 2012-09-11
CN102456548A (zh) 2012-05-16
US8536616B2 (en) 2013-09-17

Similar Documents

Publication Publication Date Title
TWI414004B (zh) 具有氮化鎵層的多層結構基板及其製法
CN102403201B (zh) 制造氮化物半导体晶体层的方法
JP5627649B2 (ja) 窒化物半導体結晶層の製造方法
CN103515419B (zh) 用于硅衬底上的iii‑v族氮化物层的梯度氮化铝镓和超晶格缓冲层
US10158046B2 (en) Semiconductor element and fabrication method thereof
CN104600109A (zh) 一种高耐压氮化物半导体外延结构及其生长方法
TWI569444B (zh) 高品質ＧａＮ高電壓矽異質結構場效電晶體
TWI636165B (zh) 磊晶晶圓
CN206301802U (zh) 一种选区外延高质量的AlGaN/GaN生长结构
CN107068750A (zh) 一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法
CN114093757B (zh) 提高面电子浓度的氮化镓晶体管外延结构及其制备方法
CN110867483A (zh) 一种Si衬底上GaN基功率半导体器件的外延层结构及其制备方法
US20110156047A1 (en) Nitride semiconductor template and method of manufacturing the same
TW201438270A (zh) 降低氮化鎵之缺陷密度的成長方法
KR101972045B1 (ko) 헤테로 구조 반도체 소자
CN106449375A (zh) 含有硅掺杂氮化铝层的半导体器件及其制造方法
CN106783968A (zh) 含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法
TWI818379B (zh) 高電子遷移率電晶體元件
TWI460855B (zh) 氮化物半導體結構及其製造方法
CN113196450B (zh) 用于制造生长衬底的方法
CN208256686U (zh) 一种用于生长半导体材料的衬底结构
CN114823853B (zh) 氮化物半导体外延结构
CN105322063A (zh) 半导体结构
KR101345897B1 (ko) 하니콤 헤테로에피택시를 구비한 반도체장치
CN106783955B (zh) 含有氮镓铝和氮镓铟的插入层的半导体器件及其制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees