[go: up one dir, main page]

TWI410801B - 電子系統與其操作方法 - Google Patents

電子系統與其操作方法 Download PDF

Info

Publication number
TWI410801B
TWI410801B TW098141121A TW98141121A TWI410801B TW I410801 B TWI410801 B TW I410801B TW 098141121 A TW098141121 A TW 098141121A TW 98141121 A TW98141121 A TW 98141121A TW I410801 B TWI410801 B TW I410801B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
electronic system
memory
memory device
data
Prior art date
Application number
TW098141121A
Other languages
English (en)
Other versions
TW201027348A (en
Inventor
陳明發
許昭順
趙智傑
陳承先
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201027348A publication Critical patent/TW201027348A/zh
Application granted granted Critical
Publication of TWI410801B publication Critical patent/TWI410801B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6022—Using a prefetch buffer or dedicated prefetch cache
    • H10W72/07251—
    • H10W72/20—
    • H10W72/9226—
    • H10W72/923—
    • H10W72/9415—
    • H10W72/942—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Memory System (AREA)

Description

電子系統與其操作方法
本發明係關於記憶體裝置，特別係關於使用三維晶片堆疊(three dimensional die stacks)所構成之記憶體裝置。
傳統上係使用堆疊記憶體晶片來增加記憶體裝置之容量，並同時減少記憶體裝置之矽面積(silicon footprint)。一般而言，堆疊之方法可分為層疊封裝(Package on Package；PoP)和系統級封裝(System in Package；SiP)。在一層疊封裝系統中，離散邏輯元件(discrete logic)與記憶體球柵陣列(ball grid array；BGA)係垂直地結合在一封裝中。兩個封裝係堆疊在一起，並且以一標準介面相互連接，該標準介面用以在兩個封裝之間傳送信號。在一系統級封裝實作中，某些晶片係垂直地堆疊，並且使用傳統晶片外的焊線(wire bonds)或錫鉛凸塊(Solder Bumps)相互連接。
近年來，利用矽穿孔(through silicon vias；TSVs)來連接晶片之3D積體電路(IC)已發展為可取代層疊封裝與系統級封裝。矽穿孔技術利用矽(或其他介電材料)晶圓中之垂直導孔，用以將各個晶片相互連接。使用矽穿孔可縮短連接長度，提升電性效能，並能減少記憶體裝置所消耗之功率。
矽穿孔技術已經應用至符合傳統標準(例如DDR2和 DDR3同步動態隨機存取記憶體(SDRAM))之記憶體儲存裝置中。為了製造一個十億位元(gigabit)之動態隨機存取記憶體(DRAM)，八個128百萬位元組(Mb)晶片要一個一個地堆疊在一起，並且使用矽穿孔相互連接。3D積體電路記憶體裝置雖然垂直地堆疊，但仍需根據傳統記憶體標準(例如DDR2和DDR3)讀取與寫入資料。舉例而言，DDR2同步動態隨機存取記憶體電路具有一4位元深(4 bits deep)之預取緩衝器(prefetch buffer)，用以使用一多工器存取資料儲存位置。就DDR2同步動態隨機存取記憶體而言，DDR2記憶體單元在系統時脈之上升和下降緣時轉換資料，用以致能在每個記憶體單元週期中欲被轉換之4位元資料。與DDR2相比，DDR3同步動態隨機存取記憶體具有較高的頻寬，並且可使用一8位元預取緩衝器，以比記憶體單元快八倍的速度傳送資料。
雖然使用矽穿孔技術可增加記憶體裝置之資料儲存容量，但是記憶體裝置之讀取與寫入速度仍係受限於記憶體裝置所符合的規格(例如DDR2與DDR3)，並且記憶體裝置之頻寬依然維持不變。
本發明提供一種電子系統，包括一中央處理單元(CPU)、一記憶體裝置以及一直接記憶體存取(DMA)控制器。記憶體裝置與中央處理單元聯繫，並且包括複數垂直堆疊之積體電路晶片與複數輸入/輸出(I/O)埠，輸入/輸出埠之每一者係透過一基板穿孔連接至積體電路晶 片。直接記憶體存取(DMA)控制器與中央處理單元和記憶體裝置聯繫，並且用以執行將資料寫入至記憶體裝置與從記憶體裝置中讀取資料之管理。
本發明提供另一種電子系統，包括一儲存裝置以及一控制器。儲存裝置包括一第一積體電路晶片與一第二積體電路晶片，第一與第二積體電路晶片各自包括複數記憶體位置與複數基板穿孔，基板穿孔之每一者對應至一輸入/輸出埠。控制器連接至第一與第二積體電路晶片中之輸入/輸出埠，並且將資料寫入至第一與第二積體電路晶片中之記憶體位置之每一者，以及管理從第一與第二積體電路晶片之記憶體位置之每一者中讀取資料。
本發明提供一種電子系統之操作方法，包括使用一直接記憶體存取控制器，用以執行將資料寫入至一記憶體裝置與從記憶體裝置中讀取資料之管理，記憶體裝置包括複數垂直堆疊之積體電路晶片與複數輸入/輸出埠，輸入/輸出埠之每一者係透過一基板穿孔連接至積體電路晶片。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
在本文中，“矽穿孔(TSV)”與“基板穿孔(through-substrate via)”這兩個名詞係交互使用，用以表示一種具有穿越一積體電路半導體基板之導通孔 (through-via)的組態，並且“矽穿孔”與“基板穿孔”不限定於形成在矽材料基板上之積體電路。因此，本文中所使用的名詞“矽穿孔”也可包含一基板穿孔，該基板穿孔係藉由穿透不同的半導體積體電路基板材料，例如一III-V族化合物基板、一矽/鍺(SiGe)基板、一砷化鎵(GaAs)基板、一絕緣層覆矽(SOI)基板等等所構成。
本發明揭露一種適用於高頻寬記憶體晶片堆疊之新方法。以下將配合附圖做更詳細的說明。
第1圖係為本發明之一電子系統100之簡化方塊圖。在某些實施例中，電子系統100係配置為一系統級封裝。在其他實施例中，電子系統100係配置在一印刷電路板上。電子系統100可包括在一電腦、個人數位助理(PDA)、行動電話、DVD播放器、機上盒(set top box)或其他電子裝置中。電子系統100中包括一中央處理單元(CPU)102、一唯讀記憶體(ROM)104、一系統匯流排106、一輸入/輸出(I/O)裝置108、一主記憶體200，以及一直接記憶體存取(DMA)控制器300。
中央處理單元102係可為任一可執行計算功能之處理器。舉例而言，該處理器包括來自加州聖克拉拉(Santa Clara)的英特爾(Intel)處理器(例如INTEL®CORETM 、PENTIUM®、CELERON®或XEON®處理器)，以及來自加州森尼維耳市(Sunnyvale)的AMD處理器(例如AMD PHENOMTM 、ATHLONTM 或SEMPRONTM 處理器)，但不限定於此。中央處理單元102係透過系統匯流排106，連接至唯讀記憶體104、主記憶體200、輸入/輸出裝置108 以及直接記憶體存取控制器300。
系統匯流排106可包括一資料匯流排、一位址匯流排以及一控制匯流排，該資料匯流排用以將資料從唯讀記憶體104或主記憶體200中傳送至中央處理單元102或輸入/輸出裝置108，該位址匯流排用以傳送資料之來源(source)位址與目的(destination)位址，而該控制匯流排傳送用以控制資料傳送方式之信號。系統匯流排106亦可包括一電源匯流排與輸入/輸出匯流排。為了簡化，圖示中並未顯示出包括系統匯流排106之複數匯流排。在一實施例中，系統匯流排106係為64位元寬，但不限定於此，也可使用其他匯流排寬度。
唯讀記憶體104係可為任一型式之唯讀記憶體，包括可編程唯讀記憶體(PROM)、可抹除可編程唯讀記(EPROM)、電子式可抹除可編程唯讀記(EEPROM)以及快閃記憶體，但不限定於此。
第2A與2B圖顯示了一主記憶體200之示例架構，該主記憶體200係包括在一單一3D積體電路封裝中。如第2A圖所示，主記憶體200係由四個垂直堆疊之積體電路晶片202a~202d所構成。值得注意的是，雖然本發明之主記憶體200使用了四個晶片，但亦可依照系統所需之記憶體數量來增加或減少晶片數目。各個積體電路晶片202a~202d之記憶體容量係為128百萬位元組(Mb)，但亦可使用具有更大或更小記憶體容量的晶片。各個積體電路晶片202a~202d包含複數個儲存位置204，而各個儲存位置204具有一個別的記憶體位址。在某些實施例 中，主記憶體200係可為一動態隨機存取記憶體(DRAM)儲存裝置，但亦可使用其他型式之記憶體，例如靜態隨機存取記憶體(SRAM)與唯讀記憶體(ROM)，但不限定於此。
積體電路晶片202a~202d之間係藉由矽穿孔技術相互連接。舉例而言，如第2B圖所示，使用填入導電金屬之雷射切割孔(laser-cut holes)可將各個積體電路晶片202a~202d連接在一起。舉例而言，於2008年1月8日公告之美國專利第7,317,256號，名為“具有矽穿孔晶片之電子封裝(Electronic Packaging Including Die with Through Silicon Via)”揭露了堆疊複數晶片的方法，該專利之全文以引用的方式併入本文中。
如第2B圖所示，主記憶體200包括形成於一半導體基板212上之積體電路晶片202a~202d。半導體基板212可由任一半導體材料所構成，例如矽、砷化鎵(GaAs)、III-V族化合物、矽/鍺(SiGe)或絕緣層覆矽(SOI)等等，但不限定於此。
堆疊之積體電路晶片202a~202d係藉由一個或多個錫鉛凸塊210連接至半導體基板212。錫鉛凸塊210可由鉛(lead)或無鉛合金(lead-free alloys)所構成。舉例而言，無鉛合金包括錫/銀(tin/silver)、錫/銅/銀(tin/copper/silver)、銅、銅合金等等，但不限定於此。
堆疊之積體電路晶片202a~202d係藉由間隔物(spacers)206a~206d與相鄰的晶片隔開。舉例而言，如第2B圖所示，積體電路晶片202b與202c係藉由間隔物206c 隔開。間隔物206a~206d可由許多材料所構成，例如矽、砷化鎵等等，但不限定於此。各個積體電路晶片202a~202d係藉由接點218連接，該接點218亦連接至間隔物206a~206d。在某些實施例中，主記憶體200可包括一超低介電常數(ELK)材料層214，其形成在積體電路晶片202a與間隔物206a之間。舉例而言，該超低介電係數材料包括碳摻雜二氧化矽(carbon doped silicon dioxide)、奈米玻璃(nanoglass)等等，但不限定於此。在某些實施例中，超低介電係數材料層214被空隙(gap of air)取代。
一基板穿孔216係穿透各個積體電路晶片202a~202d與間隔物206a~206d。間隔物206a~206d中被填入了一導電金屬(例如銅)用以構成互連材料208a、208b。使用矽穿孔技術將晶片垂直地堆疊並相互連接，可藉由減少鉛的長度來改善電性效能與晶片之功率消耗。此外，使用基板穿孔技術將晶片垂直地堆疊並相互連接可增加輸入/輸出埠的數量。由於使用約一微米寬之雷射切割孔來連接晶片，而不是使用在封裝板上需要數百微米寬之水平間距的焊線來連接晶片，因此可增加輸入/輸出埠的數量。因此，使用矽穿孔技術連接晶片不需要額外的間距。增加晶片上之輸入/輸出埠數量可增加晶片之頻寬。在某些實施例中，各個基板穿孔216對應至主記憶體200之一輸入/輸出埠。
如第1圖以及第2A圖所示，資料係儲存在各個積體電路晶片202a~202d之儲存位置204中。使用由直接記 憶體存取控制器300所控制之直接記憶體存取，可將積體電路晶片202a~202d中之資料從儲存位置204中讀取，或將積體電路晶片202a~202d中之資料寫入至儲存位置204中。使用直接記憶體存取能夠在不受系統時脈影響的情況下存取資料，使得資料傳輸率高於傳統DDR2或DDR3記憶體系統之資料傳輸率。此外，由於可傳送比傳統記憶體系統(例如DDR2、DDR3等等)還要大的資料量，因此使用直接記憶體存取(DMA)來存取儲存在主記憶體200中的資料，能夠提升資料存取所需的頻寬。
第3圖係為本發明之直接記憶體存取控制器300之示例圖。在某些實施例中，直接記憶體存取控制器300係與主記憶體200包括在相同的封裝中。如第3圖所示，直接記憶體存取控制器300可包括一資料計數器302、一資料暫存器304、一位址暫存器306以及一控制邏輯308。資料計數器302係用以儲存在一特定異動(transaction)中欲被傳送之資料量。當資料被傳送時，資料計數器302遞減計數器值直到傳送完所有資料。資料暫存器304係用以儲存正被傳送之資料，而位址暫存器306係用以儲存正被傳送之資料的位址。資料計數器302、資料暫存器304以及位址暫存器306係透過系統匯流排106來傳送與接收信號、資料。控制邏輯308與中央處理單元102聯繫，並控制主記憶體200之資料傳輸。
在某些實施例中，直接記憶體存取控制器300可從其他裝置或從中央處理單元102中接收一要求信號，用以執行一資料傳輸。在收到要求信號後，直接記憶體存 取控制器300取得系統匯流排106的控制權並執行資料傳輸。直接記憶體存取控制器300管理在少數匯流排讀取/寫入週期中所發生之資料傳輸。由於直接記憶體存取控制器300在管理資料傳輸，因此中央處理單元102可在資料傳輸時執行其他功能。在其他實施例中，直接記憶體存取控制器300可被中央處理單元102存取，該中央處理單元102控制直接記憶體存取控制器300中之資料暫存器304與位址暫存器306，用以執行資料傳輸。
在一直接記憶體存取資料傳輸期間，可使用多種方式來傳送儲存在主記憶體200中之資料。舉例而言，儲存在主記憶體200中之資料可在一單一匯流排操作(single bus operation)中傳送，在此係透過該單一匯流排操作同時地從來源位址中讀取資料並將資料寫入至目的位址。此資料傳輸通常係由直接記憶體存取控制器300執行，直接記憶體存取控制器300會從中央處理單元102中取得系統匯流排106的控制權，並發出信號表示資料即將被鎖存(latched onto)在系統匯流排106上，或表示即將釋放(latched off)系統匯流排106上的資料。
另一個傳輸資料的方法係為一提取與寄存(fetch-and-dep0sit)傳輸，直接記憶體存取控制器300從一個記憶體位址中提取或讀取資料，並且將該資料寄存或寫入至另一個記憶體位址。以提取與寄存之方式來傳輸資料需要兩個記憶體週期，即一第一週期用以讀取資料，以及一第二週期用以寫入資料。
因為可使用匯流排總寬度來傳輸資料，所以使用直 接記憶體存取(DMA)來存取儲存在主記憶體200之垂直堆疊之積體電路晶片202a~202d中的資料，能夠提升記憶體之頻寬。舉例而言，若一匯流排之寬度為64位元，則可使用直接記憶體存取來傳送64位元資料，這比使用具有一8位元預取緩衝器之DDR3所傳送的資料量來要大八倍。此外，使用直接記憶體存取來傳輸資料不需要中央處理單元102去分配資源，並且係使用與系統時脈無關之一直接記憶體存取時脈(DMA clock；圖未顯示)來傳輸資料，因此使得資料傳輸速度比傳統DDR2或DDR3記憶體之資料傳輸速度還要快。使用矽穿孔來連接積體電路晶片202a~202d可增加主記憶體200之輸入/輸出埠數量，因而可使用一較寬之匯流排，藉以提升主記憶體200之頻寬。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟知技藝者，在不脫離本發明之精神和範圍內，當可作些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧電子系統
102‧‧‧中央處理單元
104‧‧‧唯讀記憶體
106‧‧‧系統匯流排
108‧‧‧輸入/輸出裝置
200‧‧‧主記憶體
202a~202d‧‧‧積體電路晶片
204‧‧‧儲存位置
206a~206d‧‧‧間隔物
208a~208b‧‧‧互連材料
210‧‧‧錫鉛凸塊
212‧‧‧半導體基板
214‧‧‧超低介電係數材料層
216‧‧‧基板穿孔
218‧‧‧接點
300‧‧‧直接記憶體存取控制器
302‧‧‧資料計數器
304‧‧‧資料暫存器
306‧‧‧位址暫存器
308‧‧‧控制邏輯
第1圖係為本發明之一電子系統方塊圖；第2A圖係為本發明之主記憶體架構圖；第2B圖係為本發明之主記憶體剖面圖；第3圖係為本發明之直接記憶體存取控制器之示例圖。
100‧‧‧電子系統
102‧‧‧中央處理單元
104‧‧‧唯讀記憶體
106‧‧‧系統匯流排
108‧‧‧輸入/輸出裝置
200‧‧‧主記憶體
300‧‧‧直接記憶體存取控制器

Claims (20)

  1. 一種電子系統，包括：一中央處理單元(CPU)；一記憶體裝置，與上述中央處理單元聯繫，上述記憶體裝置包括複數垂直堆疊之積體電路晶片與複數輸入/輸出(I/O)埠，上述輸入/輸出埠之每一者係連接至個別的基板穿孔，並透過各上述基板穿孔連接至上述積體電路晶片；一超低介電常數材料層，設置於一第一間隔物與上述垂直堆疊之積體電路晶片之一者之間，上述第一間隔物設置於上述超低介電常數材料層與上述記憶體裝置所連接之一半導體基板之間；以及一直接記憶體存取(DMA)控制器，與上述中央處理單元和上述記憶體裝置聯繫，上述直接記憶體存取控制器用以執行將資料寫入至上述記憶體裝置與從上述記憶體裝置中讀取資料之管理。
  2. 如申請專利範圍第1項所述之電子系統，其中上述記憶體裝置係為一動態隨機存取記憶體裝置(DRAM)。
  3. 如申請專利範圍第1項所述之電子系統，其中上述記憶體裝置係為一靜態隨機存取記憶體裝置(SRAM)。
  4. 如申請專利範圍第1項所述之電子系統，其中上述中央處理單元係透過一系統匯流排連接至上述記憶體裝置。
  5. 如申請專利範圍第4項所述之電子系統，其中上述直接記憶體存取控制器係透過上述系統匯流排連接至 上述記憶體裝置與上述中央處理單元。
  6. 如申請專利範圍第1項所述之電子系統，其中上述直接記憶體存取控制器係用以管理一提取與寄存資料傳輸。
  7. 一種電子系統，包括：一儲存裝置，包括一第一積體電路晶片與一第二積體電路晶片，上述第一與第二積體電路晶片各自包括複數記憶體位置與複數基板穿孔；複數輸出/輸入埠連接至上述各基板穿孔；複數第一間隔物，設置於上述第一積體電路晶片之一下表面之下，於上述儲存裝置所連接之一半導體基板之一上表面之上；複數第二間隔物，設置於上述第一積體電路晶片之一上表面之上，於上述第二積體電路晶片之一下表面之下；一超低介電常數材料層，設置於上述第一積體電路晶片之上述下表面與上述第一間隔物之一上表面之間；以及一控制器，將資料寫入至上述第一與第二積體電路晶片中之上述記憶體位置之每一者，以及管理從上述第一與第二積體電路晶片之上述記憶體位置之每一者中讀取資料。
  8. 如申請專利範圍第7項所述之電子系統，其中上述控制器係為一直接記憶體存取控制器。
  9. 如申請專利範圍第7項所述之電子系統，更包括 一中央處理單元，連接至上述儲存裝置與上述控制器。
  10. 如申請專利範圍第7項所述之電子系統，其中上述控制器係透過一系統匯流排連接至上述儲存裝置。
  11. 如申請專利範圍第7項所述之電子系統，其中上述第一與第二積體電路晶片係為一動態隨機存取記憶體晶片。
  12. 如申請專利範圍第7項所述之電子系統，其中上述第一與第二積體電路晶片係為一靜態隨機存取記憶體晶片。
  13. 如申請專利範圍第7項所述之電子系統，其中上述儲存裝置更包括一第三積體電路晶片，上述第三積體電路晶片包括複數記憶體位置。
  14. 如申請專利範圍第7項所述之電子系統，其中上述儲存裝置中之上述第一與第二積體電路晶片係一個一個地垂直堆疊在一起。
  15. 如申請專利範圍第7項所述之電子系統，其中上述控制器係為一直接記憶體存取控制器，用以管理一提取與寄存資料傳輸。
  16. 一種電子系統之操作方法，包括：使用一直接記憶體存取控制器，用以執行將資料寫入至一記憶體裝置與從上述記憶體裝置中讀取資料之管理，上述記憶體裝置包括複數垂直堆疊之積體電路晶片與複數輸入/輸出埠，上述輸入/輸出埠之每一者係連接至個別的基板穿孔，並透過各上述基板穿孔連接至上述積體電路晶片，一超低介電常數材料層設置於一第一間隔 物與上述垂直堆疊之積體電路晶片之一者之間，上述第一間隔物設置於上述超低介電常數材料層與上述記憶體裝置所連接之一半導體基板之間。
  17. 如申請專利範圍第16項所述之電子系統之操作方法，其中上述直接記憶體存取控制器係透過一記憶體匯流排連接至上述記憶體裝置。
  18. 如申請專利範圍第16項所述之電子系統之操作方法，其中上述垂直堆疊之積體電路晶片係為一動態隨機存取記憶體晶片。
  19. 如申請專利範圍第16項所述之電子系統之操作方法，其中上述垂直堆疊之積體電路晶片係為一靜態隨機存取記憶體晶片。
  20. 如申請專利範圍第16項所述之電子系統之操作方法，其中上述直接記憶體存取控制器用以管理一提取與寄存資料傳輸。
TW098141121A 2009-01-05 2009-12-02 電子系統與其操作方法 TWI410801B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/348,735 US20100174858A1 (en) 2009-01-05 2009-01-05 Extra high bandwidth memory die stack

Publications (2)

Publication Number Publication Date
TW201027348A TW201027348A (en) 2010-07-16
TWI410801B true TWI410801B (zh) 2013-10-01

Family

ID=42312443

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098141121A TWI410801B (zh) 2009-01-05 2009-12-02 電子系統與其操作方法

Country Status (5)

Country Link
US (1) US20100174858A1 (zh)
JP (1) JP2010157215A (zh)
KR (1) KR101109562B1 (zh)
CN (1) CN101770439B (zh)
TW (1) TWI410801B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US8787060B2 (en) 2010-11-03 2014-07-22 Netlist, Inc. Method and apparatus for optimizing driver load in a memory package
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8582373B2 (en) * 2010-08-31 2013-11-12 Micron Technology, Inc. Buffer die in stacks of memory dies and methods
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8218347B1 (en) 2010-10-12 2012-07-10 Apple Inc. Stacked memory device having a scalable bandwidth interface
KR101712043B1 (ko) 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) * 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8786080B2 (en) * 2011-03-11 2014-07-22 Altera Corporation Systems including an I/O stack and methods for fabricating such systems
CN104617084B (zh) * 2011-12-02 2018-11-09 英特尔公司 具有提供偏移互连的接口的堆叠式存储器
US8971087B2 (en) * 2011-12-02 2015-03-03 Intel Corporation Stacked memory with interface providing offset interconnects
US8788748B2 (en) 2012-03-22 2014-07-22 International Business Machines Corporation Implementing memory interface with configurable bandwidth
JP5992713B2 (ja) * 2012-03-30 2016-09-14 株式会社ソニー・インタラクティブエンタテインメント メモリシステム、その制御方法及び情報処理装置
US9448947B2 (en) 2012-06-01 2016-09-20 Qualcomm Incorporated Inter-chip memory interface structure
US9093429B2 (en) 2012-06-27 2015-07-28 Freescale Semiconductor, Inc. Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices
KR102029682B1 (ko) 2013-03-15 2019-10-08 삼성전자주식회사 반도체 장치 및 반도체 패키지
US9588570B2 (en) 2013-04-30 2017-03-07 Samsung Electronics Co., Ltd. Apparatus and method for adjusting bandwidth
KR102149150B1 (ko) 2013-10-21 2020-08-28 삼성전자주식회사 전자 장치
US9209141B2 (en) 2014-02-26 2015-12-08 International Business Machines Corporation Shielded package assemblies with integrated capacitor
KR102023121B1 (ko) * 2014-10-31 2019-11-04 에스케이하이닉스 주식회사 에러를 보정하는 메모리 장치 및 그의 에러 보정 방법
CN107111566B (zh) * 2014-12-19 2020-08-14 拉姆伯斯公司 用于存储器模块的动态随机存取存储器(dram)部件
US10007429B2 (en) * 2015-02-24 2018-06-26 Unisys Corporation Database replication with continue and tape-type-override functions
CN106372540B (zh) * 2016-08-29 2019-07-12 北京中电华大电子设计有限责任公司 一种芯片安全信息的安全传输方法及电路
US10545860B2 (en) * 2017-08-10 2020-01-28 Samsung Electronics Co., Ltd. Intelligent high bandwidth memory appliance
KR20190105346A (ko) 2018-03-05 2019-09-17 삼성전자주식회사 메모리 패키지 및 메모리 장치
US11171115B2 (en) 2019-03-18 2021-11-09 Kepler Computing Inc. Artificial intelligence processor with three-dimensional stacked memory
US11836102B1 (en) 2019-03-20 2023-12-05 Kepler Computing Inc. Low latency and high bandwidth artificial intelligence processor
US12086410B1 (en) 2019-05-31 2024-09-10 Kepler Computing Inc. Ferroelectric memory chiplet in a multi-dimensional packaging with I/O switch embedded in a substrate or interposer
US11844223B1 (en) 2019-05-31 2023-12-12 Kepler Computing Inc. Ferroelectric memory chiplet as unified memory in a multi-dimensional packaging
US11152343B1 (en) 2019-05-31 2021-10-19 Kepler Computing, Inc. 3D integrated ultra high-bandwidth multi-stacked memory
US12079475B1 (en) 2019-05-31 2024-09-03 Kepler Computing Inc. Ferroelectric memory chiplet in a multi-dimensional packaging
CN114333924A (zh) * 2020-09-30 2022-04-12 创意电子股份有限公司 用于三维半导体器件的数据保护系统及其方法
US11791233B1 (en) 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging
CN114497033A (zh) * 2022-01-27 2022-05-13 上海燧原科技有限公司 三维芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030224591A1 (en) * 2002-05-31 2003-12-04 Applied Materials, Inc. Airgap for semiconductor devices
US7327600B2 (en) * 2004-12-23 2008-02-05 Unity Semiconductor Corporation Storage controller for multiple configurations of vertical memory
TW200822310A (en) * 2006-10-05 2008-05-16 Nokia Corp 3D chip arrangement including memory manager
TW200843061A (en) * 2007-04-27 2008-11-01 Taiwan Semiconductor Mfg Semiconductor package structure

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805927A (en) * 1994-01-28 1998-09-08 Apple Computer, Inc. Direct memory access channel architecture and method for reception of network information
TW315559B (en) * 1996-03-19 1997-09-11 Hitachi Ltd Communication control device and communication system thereof
JP4722305B2 (ja) * 2001-02-27 2011-07-13 富士通セミコンダクター株式会社 メモリシステム
JP2003282703A (ja) * 2002-03-26 2003-10-03 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
CN100533728C (zh) * 2004-02-02 2009-08-26 金士顿科技公司 集成的多芯片芯片级封装
KR100653699B1 (ko) * 2004-08-04 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 배치방법
US7501354B2 (en) * 2005-01-18 2009-03-10 Applied Materials, Inc. Formation of low K material utilizing process having readily cleaned by-products
US7317256B2 (en) * 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US8274792B2 (en) * 2005-09-06 2012-09-25 Beyond Blades Ltd. 3-dimensional multi-layered modular computer architecture
KR20070038798A (ko) * 2005-10-07 2007-04-11 삼성전자주식회사 확장형 적층 반도체 패키지 및 이의 제조 방법
KR100720529B1 (ko) * 2005-12-29 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 및 그의 형성방법
US7564136B2 (en) * 2006-02-24 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integration scheme for Cu/low-k interconnects
US7804177B2 (en) * 2006-07-26 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-based thin substrate and packaging schemes
KR101430166B1 (ko) * 2007-08-06 2014-08-13 삼성전자주식회사 멀티 스택 메모리 장치
US8120958B2 (en) * 2007-12-24 2012-02-21 Qimonda Ag Multi-die memory, apparatus and multi-die memory stack
US8521979B2 (en) * 2008-05-29 2013-08-27 Micron Technology, Inc. Memory systems and methods for controlling the timing of receiving read data
US7977962B2 (en) * 2008-07-15 2011-07-12 Micron Technology, Inc. Apparatus and methods for through substrate via test
US7925949B2 (en) * 2008-10-15 2011-04-12 Micron Technology, Inc. Embedded processor
US20100162065A1 (en) * 2008-12-19 2010-06-24 Unity Semiconductor Corporation Protecting integrity of data in multi-layered memory with data redundancy

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030224591A1 (en) * 2002-05-31 2003-12-04 Applied Materials, Inc. Airgap for semiconductor devices
US7327600B2 (en) * 2004-12-23 2008-02-05 Unity Semiconductor Corporation Storage controller for multiple configurations of vertical memory
TW200822310A (en) * 2006-10-05 2008-05-16 Nokia Corp 3D chip arrangement including memory manager
TW200843061A (en) * 2007-04-27 2008-11-01 Taiwan Semiconductor Mfg Semiconductor package structure

Also Published As

Publication number Publication date
CN101770439B (zh) 2015-09-16
TW201027348A (en) 2010-07-16
JP2010157215A (ja) 2010-07-15
US20100174858A1 (en) 2010-07-08
KR101109562B1 (ko) 2012-01-31
KR20100081272A (ko) 2010-07-14
CN101770439A (zh) 2010-07-07

Similar Documents

Publication Publication Date Title
TWI410801B (zh) 電子系統與其操作方法
US8634221B2 (en) Memory system that utilizes a wide input/output (I/O) interface to interface memory storage with an interposer and that utilizes a SerDes interface to interface a memory controller with an integrated circuit, and a method
CN105144377B (zh) 具有控制器及存储器堆叠的灵活存储器系统
KR101213175B1 (ko) 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
JP6117787B2 (ja) Ｉｃパッケージ内へのｄｒａｍ及びｓｏｃのパッケージング
CN202758883U (zh) 堆叠的半导体器件组件
US20130135010A1 (en) Semiconductor device and information processing system including the same
US20120187578A1 (en) Packaged semiconductor device for high performance memory and logic
US9324380B2 (en) Stacked semiconductor apparatus and semiconductor system capable of inputting signals through various paths
CN104795376A (zh) 具有焊盘和凸块的半导体装置
US9685422B2 (en) Semiconductor package device
US10403331B2 (en) Semiconductor device having a floating option pad, and a method for manufacturing the same
CN104517945A (zh) 多晶粒堆叠结构
US8907490B2 (en) Semiconductor packages having the first and second chip inclined sidewalls contact with each other
CN104425420A (zh) 半导体芯片、包括其的半导体芯片封装体和半导体系统
CN111459864A (zh) 一种存储器件及其制造方法
US20250372589A1 (en) System Including an Active Interposer and Method for Manufacturing the Same
KR102083497B1 (ko) 반도체 장치, 이를 제조하는 방법, 및 이를 포함하는 시스템
Gupta Stacked 3d package with improved bandwidth and power efficiency