TWI410870B - 電腦系統架構 - Google Patents
電腦系統架構 Download PDFInfo
- Publication number
- TWI410870B TWI410870B TW099109253A TW99109253A TWI410870B TW I410870 B TWI410870 B TW I410870B TW 099109253 A TW099109253 A TW 099109253A TW 99109253 A TW99109253 A TW 99109253A TW I410870 B TWI410870 B TW I410870B
- Authority
- TW
- Taiwan
- Prior art keywords
- buffer
- flag
- subsystem
- backhaul information
- computer system
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Stored Programmes (AREA)
- Multi Processors (AREA)
Description
本發明是有關於一種電腦系統架構,且特別是有關於一種具完全系統負載容忍(fully system overhead tolerance)之電腦系統架構。
在較簡單的多媒體系統中,影像解碼的工作主要由中央處理器控制。由於影像係以大區塊(macroblock)為基本單位進行編碼及解碼,因此若影像的解析度越高,則單一影像圖框在解碼過程中需要中央處理器處理的大區塊數目越多。當作業系統相對簡單時,影像解碼器每解碼完一個大區塊後發出中斷指令至中央處理器,並等待整體系統提供服務。
然而,隨著技術的演進,多媒體系統整合的硬體元件日益繁複,例如音訊解碼器及網路介面等。此外,作業系統的複雜度與時俱增,例如為具先佔式多工(preemptive multitasking)的Linux系統。是故,如第1圖所示,影像解碼器完成單一圖框的解碼後,送出中斷指令至中央處理器並等待中央處理器讀取圖框的回傳資訊的時間增加。中央處理器在讀取完成後才會再驅動影像解碼器解碼下一圖框。導因於整合的多種應用而增加的系統負載及作業系統的高複雜度,影像解碼器因等待中央處理器或整體系統切換工作而閒置的時間增加,導致整體系統效率降低。
本發明係有關於一種電腦系統架構,可以使得子系統在多工作業系統切換工作所需的切換負載(switching overhead)中持續運作,故得以提升子系統的效率並改善整體系統運作效能。
根據本發明之第一方面,提出一種電腦系統架構,包括一第一緩衝器、一第二緩衝器、一子系統以及一中央處理器。子系統用以執行一第一任務得到一第一回傳資訊,將第一回傳資訊儲存於第一緩衝器且設立一第一佔用旗標於第一緩衝器,並於其後執行一第二任務得到一第二回傳資訊,將第二回傳資訊儲存於第二緩衝器且設立一第二佔用旗標於第二緩衝器。中央處理器用以從第一緩衝器讀取第一回傳資訊並清除第一佔用旗標。其中,當第二回傳資訊被儲存於第二緩衝器且第一佔用旗標被清除之後,子系統執行一第三任務得到一第三回傳資訊,並將第三回傳資訊儲存於第一緩衝器且設立第一佔用旗標於第一緩衝器。
為讓本發明之上述內容能更明顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳細說明如下:
本發明係提供一種電腦系統架構,可以使得子系統在多工作業系統切換工作所需的切換負載(switching overhead)中持續運作,故得以提升子系統的效率並改善整體系統運作效能。
請參照第2圖,其繪示依照本發明較佳實施例之電腦系統架構之示意圖。電腦系統架構200包括一第一緩衝器210、一第二緩衝器220、一子系統230以及一中央處理器240。其中,第2圖雖僅以單一子系統230為例做說明,然並不限制,電腦系統架構200實質上包括多個不同的子系統。請配合參照第3圖,其繪示依照本發明較佳實施例之電腦系統架構之第一運作流程圖。子系統230執行一第一任務並得到相關於第一任務之一第一回傳資訊。然後,子系統230將第一回傳資訊儲存於第一緩衝器210,並且設立一第一佔用旗標於第一緩衝器210。同時間,中央處理器240可以處理其他任務,例如是相關於未繪示之其他子系統的任務。
當第一回傳資訊被儲存於第一緩衝器210後,子系統230不需等待中央處理器240讀取第一回傳資訊,即可接續執行一第二任務得到一第二回傳資訊。然後,子系統230將第二回傳資訊儲存於第二緩衝器220,並且設立一第二佔用旗標於第二緩衝器220。中央處理器240於完成其他任務後,從第一緩衝器210讀取第一回傳資訊並清除第一佔用旗標。中央處理器240於讀取完第一回傳資訊後繼續處理其他任務。
當第二回傳資訊被儲存於第二緩衝器220且第一緩衝器210之第一佔用旗標被清除,子系統230不需等待中央處理器240讀取第二回傳資訊,即可接著執行一第三任務得到一第三回傳資訊。亦即,子系統230在中央處理器240切換工作所需的切換負載中亦持續運作。然後,子系統230將第三回傳資訊儲存於第一緩衝器210,並且設立第一佔用旗標於第一緩衝器210。
此外,中央處理器240從第二緩衝器220讀取第二回傳資訊會清除第二佔用旗標。當第三回傳資訊被儲存於第一緩衝器210且第二佔用旗標被清除,子系統230不需等待中央處理器240讀取第三回傳資訊,即可接著執行一第四任務得到一第四回傳資訊。亦即,子系統230在中央處理器240切換工作所需的切換負載中亦持續運作。然後,子系統230將第四回傳資訊儲存於第二緩衝器220,並且設立第二佔用旗標於第二緩衝器220。
然而,中央處理器240所執行的其他任務可能過於複雜而需時甚久。請參照第4圖,其繪示依照本發明較佳實施例之電腦系統架構之第二運作流程圖。於第4圖中,因為中央處理器240執行其他任務耗時過久,第二回傳資訊已被儲存於第二緩衝器220但被儲存於第一緩衝器210之第一回傳資訊尚未被讀取,使得第一佔用旗標未被清除,則子系統230在判斷第一佔用旗標及第二佔用旗標均未被清除後,會暫停運作直到中央處理器240讀取第一回傳資訊並清除第一佔用旗標。之後,子系統230繼續執行第三任務。
同理,若因中央處理器240執行其他任務耗時過久,第三回傳資訊已被儲存於第一緩衝器210但被儲存於第二緩衝器220之第二回傳資訊尚未被讀取,使得第二佔用旗標未被清除,則子系統230在判斷第一佔用旗標及第二佔用旗標均未被清除後,會暫停運作直到中央處理器240讀取第二回傳資訊並清除第二佔用旗標。之後,子系統230繼續執行第四任務。
此外,在子系統230運作過程中,可能必須與中央處理器240交換部份資訊以更新某些設定值或參數。請參照第5圖,其繪示依照本發明較佳實施例之電腦系統架構之第三運作流程圖。電腦系統架構200更包括一記憶體(未繪示於圖)。中央處理器240將一更新設定寫入記憶體並送出一中斷指令至子系統230。子系統230於收到中斷指令後會暫停目前正在執行的任務,並從記憶體讀取並載入更新設定。
此外,若更新設定不具即時性,則請參照第6圖,其繪示依照本發明較佳實施例之電腦系統架構之第四運作流程圖。中央處理器240將更新設定寫入記憶體後會設立一更新旗標於記憶體。子系統230於執行每一任務前會先去檢查記憶體是否被設立更新旗標。若記憶體未被設立更新旗標,則子系統230執行接續的任務。若記憶體被設立更新旗標,則子系統230在檢查到更新旗標後會從記憶體讀取並載入更新設定。
若更新設定不具即時性,則子系統230的流程如第7圖所示。於步驟S700中,子系統230執行完當前任務後會發出中斷指令通知中央處理器240。於步驟S710中,子系統會檢查第一緩衝器210和第二緩衝器220是否被設立佔用旗標以判斷是否可儲存空間已滿。若還有可儲存空間,則於步驟S720中,子系統230檢查記憶體是否被設立更新旗標。若否,則直接進入步驟S740,執行下一任務。若是,則於步驟S730中,載入更新設定。之後,於步驟S740中,執行下一任務。
在上述實施例中係以子系統230為例做說明,而子系統230可例如為影像解碼器。請參照第8圖,其繪示依照本發明較佳實施例之電腦系統架構之第五運作流程圖。影像解碼器解碼圖框0並得到相關於圖框0的回傳資訊,例如為包含有解碼完成圖框0儲存位置、可播放圖框0的儲存位置、圖框0類別、解碼成功或錯誤等等相關資訊。然後,影像解碼器將圖框0的回傳資訊儲存於第一緩衝器210,並且設立第一佔用旗標於第一緩衝器210。同時間,中央處理器240可以處理其他任務,例如是音訊解碼器及網路介面的任務。
當圖框0的回傳資訊被儲存於第一緩衝器210後,影像解碼器不需等待中央處理器240讀取第一回傳資訊,即可接續解碼圖1框得到圖框1的回傳資訊。然後,影像解碼器將圖框1的回傳資訊儲存於第二緩衝器220,並且設立第二佔用旗標於第二緩衝器220。中央處理器240於完成其他任務後,從第一緩衝器210讀取圖框0的回傳資訊並清除第一佔用旗標。中央處理器240於讀取完圖框0的回傳資訊後繼續處理其他任務。
當圖框1的回傳資訊被儲存於第二緩衝器220且第一緩衝器210之第一佔用旗標被清除,影像解碼器不需等待中央處理器240讀取圖框1的回傳資訊,即可接著解碼圖框2得到圖框2的回傳資訊。亦即,影像解碼器在中央處理器240切換工作所需的切換負載中亦持續運作。然後,影像解碼器將圖框2的回傳資訊儲存於第一緩衝器210,並且設立第一佔用旗標於第一緩衝器210。
此外,中央處理器240從第二緩衝器220讀取圖框1的回傳資訊會清除第二佔用旗標。當圖框2的回傳資訊被儲存於第一緩衝器210且第二佔用旗標被清除,影像解碼器不需等待中央處理器240讀取圖框2的回傳資訊,即可接著解碼圖框3得到圖框3的回傳資訊。亦即,影像解碼器在中央處理器240切換工作所需的切換負載中亦持續運作。然後,影像解碼器將圖框3的回傳資訊儲存於第二緩衝器220,並且設立第二佔用旗標於第二緩衝器220。
然而,中央處理器240所執行的其他任務可能過於複雜而需時甚久。請參照第9圖,其繪示依照本發明較佳實施例之電腦系統架構之第六運作流程圖。於第9圖中,因為中央處理器240執行其他任務耗時過久,圖框1的回傳資訊已被儲存於第二緩衝器220但被儲存於第一緩衝器210之圖框0的回傳資訊尚未被讀取,使得第一佔用旗標未被清除,則影像解碼器在判斷第一佔用旗標及第二佔用旗標均未被清除後,會暫停運作直到中央處理器240讀取圖框0的回傳資訊並清除第一佔用旗標。之後,影像解碼器才會繼續解碼圖框2。更進一步地,藉由上述的方式,中央處理器240可以控制影像解碼器及音訊解碼器的解碼進度,達成影音同步(AV sync)的目的。
在上述的實施例中,中央處理器240從收到影像解碼器的中斷通知後到處理該中斷的時間中,影像解碼器仍可繼續進行解碼,故得以消除等待系統服務而閒置的時間,提升整體系統效率。
本發明上述實施例所揭露之電腦系統架構,具有多項優點,以下僅列舉部分優點說明如下:本發明之電腦系統架構,可以使得多個子系統在多工作業系統切換工作所需的切換負載中仍有效獨立運作,達成獨立系統控制的能力,並利用有效資源控制達成無負載自我控制及系統控制能力,故得以提升子系統的效率並改善複雜作業系統及過多應用軟體環境的整體運作效能。
綜上所述,雖然本發明已以一較佳實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧電腦系統架構
210‧‧‧第一緩衝器
220‧‧‧第二緩衝器
230‧‧‧子系統
240‧‧‧中央處理器
第1圖繪示傳統多媒體系統之運作流程圖。
第2圖繪示依照本發明較佳實施例之電腦系統架構之示意圖。
第3圖繪示依照本發明較佳實施例之電腦系統架構之第一運作流程圖。
第4圖繪示依照本發明較佳實施例之電腦系統架構之第二運作流程圖。
第5圖繪示依照本發明較佳實施例之電腦系統架構之第三運作流程圖。
第6圖繪示依照本發明較佳實施例之電腦系統架構之第四運作流程圖。
第7圖繪示依照本發明較佳實施例之子系統之流程圖。
第8圖繪示依照本發明較佳實施例之電腦系統架構之第五運作流程圖。
第9圖繪示依照本發明較佳實施例之電腦系統架構之第六運作流程圖。
210...第一緩衝器
220...第二緩衝器
230...子系統
240...中央處理器
Claims (8)
- 一種電腦系統架構,包括:一第一緩衝器;一第二緩衝器;一子系統,用以執行一第一任務得到一第一回傳資訊,將該第一回傳資訊儲存於該第一緩衝器且設立一第一佔用旗標於該第一緩衝器,並於其後執行一第二任務得到一第二回傳資訊,將該第二回傳資訊儲存於該第二緩衝器且設立一第二佔用旗標於該第二緩衝器,該子系統係為一影像解碼器;以及一中央處理器,用以從該第一緩衝器讀取該第一回傳資訊並清除該第一佔用旗標;其中,當該第二回傳資訊被儲存於該第二緩衝器且該第一佔用旗標被清除之後,該子系統執行一第三任務得到一第三回傳資訊,並將該第三回傳資訊儲存於該第一緩衝器且設立該第一佔用旗標於該第一緩衝器。
- 如申請專利範圍第1項所述之電腦系統架構,其中當該第二回傳資訊被儲存於該第二緩衝器但該第一佔用旗標未被清除,則該子系統暫停運作直到該第一佔用旗標被清除。
- 如申請專利範圍第1項所述之電腦系統架構,其中,該中央處理器更用以從該第二緩衝器讀取該第二回傳資訊並清除該第二佔用旗標,當該第三回傳資訊被儲存於該第一緩衝器且該第二佔用旗標被清除之後,該子系統執行一第四任務得到一第四回傳資訊,並將該第四回傳資訊 儲存於該第二緩衝器且設立該第二佔用旗標於該第二緩衝器。
- 如申請專利範圍第3項所述之電腦系統架構,其中當該第三回傳資訊被儲存於該第一緩衝器但該第二佔用旗標未被清除,則該子系統暫停運作直到該第二佔用旗標被清除。
- 如申請專利範圍第1項所述之電腦系統架構,更包括一記憶體,其中該中央處理器將一更新設定寫入該記憶體並送出一中斷指令至該子系統,該子系統於收到該中斷指令後暫停運作以從該記憶體讀取並載入該更新設定。
- 如申請專利範圍第1項所述之電腦系統架構,更包括一記憶體,其中該中央處理器將一更新設定寫入該記憶體並設立一更新旗標於該記憶體,該子系統於執行每一任務前檢查該記憶體是否被設立該更新旗標,若是,則該子系統從該記憶體讀取並載入該更新設定,若否,則該子系統執行一下一任務。
- 如申請專利範圍第1項所述之電腦系統架構,其中該第一任務包含解碼一第一圖框。
- 如申請專利範圍第7項所述之電腦系統架構,其中該第二任務包含解碼一第二圖框。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099109253A TWI410870B (zh) | 2010-03-26 | 2010-03-26 | 電腦系統架構 |
| US13/064,448 US10908975B2 (en) | 2010-03-26 | 2011-03-25 | Computer system architecture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099109253A TWI410870B (zh) | 2010-03-26 | 2010-03-26 | 電腦系統架構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201133346A TW201133346A (en) | 2011-10-01 |
| TWI410870B true TWI410870B (zh) | 2013-10-01 |
Family
ID=44656471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099109253A TWI410870B (zh) | 2010-03-26 | 2010-03-26 | 電腦系統架構 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10908975B2 (zh) |
| TW (1) | TWI410870B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103179449B (zh) * | 2011-12-23 | 2016-03-02 | 联想(北京)有限公司 | 媒体文件的播放方法、电子设备和虚拟机架构 |
| CN111726669B (zh) * | 2019-03-18 | 2022-12-23 | 浙江宇视科技有限公司 | 一种分布式解码设备及其音视频同步的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6871206B2 (en) * | 2001-11-20 | 2005-03-22 | Ip-First, Llc | Continuous multi-buffering random number generator |
| TW200823661A (en) * | 2006-11-29 | 2008-06-01 | Arcadyan Technology Corp | Reset system for buffer and method thereof |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4298954A (en) * | 1979-04-30 | 1981-11-03 | International Business Machines Corporation | Alternating data buffers when one buffer is empty and another buffer is variably full of data |
| AU625293B2 (en) * | 1988-12-09 | 1992-07-09 | Tandem Computers Incorporated | Synchronization of fault-tolerant computer system having multiple processors |
| US5138440A (en) * | 1990-10-29 | 1992-08-11 | General Instrument Corporation | Method and apparatus for communicating a plurality of asynchronous signals over a digital communication path |
| US5694332A (en) * | 1994-12-13 | 1997-12-02 | Lsi Logic Corporation | MPEG audio decoding system with subframe input buffering |
| US5805173A (en) * | 1995-10-02 | 1998-09-08 | Brooktree Corporation | System and method for capturing and transferring selected portions of a video stream in a computer system |
| JPH10276405A (ja) * | 1997-03-27 | 1998-10-13 | Sony Corp | 情報再生装置及び情報再生方法 |
| JP2000048189A (ja) * | 1998-07-30 | 2000-02-18 | Fujitsu Ltd | 画像処理装置 |
| US6438604B1 (en) * | 1998-10-05 | 2002-08-20 | Canon Kabushiki Kaisha | Digital video network interface |
| US6542541B1 (en) * | 2000-01-12 | 2003-04-01 | Sony Corporation | Method and apparatus for decoding MPEG video signals using multiple data transfer units |
| EP1160759A3 (en) * | 2000-05-31 | 2008-11-26 | Panasonic Corporation | Image output device and image output control method |
| JP2006511145A (ja) * | 2002-12-19 | 2006-03-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ビデオ視聴システム及び方法 |
| US7287245B2 (en) * | 2003-09-17 | 2007-10-23 | Faraday Technology Corp. | Method for real-time instruction information tracing |
| US20050097620A1 (en) * | 2003-10-30 | 2005-05-05 | Honeywell International Inc. | Architecture for multi-channel video processing |
| TWI461909B (zh) * | 2007-08-31 | 2014-11-21 | Thomson Licensing | 大量儲存系統及在其中之資料轉移方法 |
| US20100046630A1 (en) * | 2008-08-22 | 2010-02-25 | Fu-Chung Chi | Apparatus and method for video processing |
| US8073990B1 (en) * | 2008-09-23 | 2011-12-06 | Teradici Corporation | System and method for transferring updates from virtual frame buffers |
| KR101759958B1 (ko) * | 2008-11-18 | 2017-07-20 | 엘지전자 주식회사 | 비실시간 서비스 처리 방법 및 방송 수신기 |
| US8380053B2 (en) * | 2008-12-08 | 2013-02-19 | Texas Instruments Incorporated | System and method for processing video |
| US20100208830A1 (en) * | 2008-12-18 | 2010-08-19 | Headplay (Barbados) Inc. | Video Decoder |
| US8194755B2 (en) * | 2009-03-06 | 2012-06-05 | Himax Media Solutions, Inc. | Bit stream buffer controller and its method |
| US9207943B2 (en) * | 2009-03-17 | 2015-12-08 | Qualcomm Incorporated | Real time multithreaded scheduler and scheduling method |
| US8094556B2 (en) * | 2009-04-27 | 2012-01-10 | Avaya Inc. | Dynamic buffering and synchronization of related media streams in packet networks |
-
2010
- 2010-03-26 TW TW099109253A patent/TWI410870B/zh active
-
2011
- 2011-03-25 US US13/064,448 patent/US10908975B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6871206B2 (en) * | 2001-11-20 | 2005-03-22 | Ip-First, Llc | Continuous multi-buffering random number generator |
| TW200823661A (en) * | 2006-11-29 | 2008-06-01 | Arcadyan Technology Corp | Reset system for buffer and method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110235722A1 (en) | 2011-09-29 |
| US10908975B2 (en) | 2021-02-02 |
| TW201133346A (en) | 2011-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5379122B2 (ja) | マルチプロセッサ | |
| US20140026137A1 (en) | Performing scheduling operations for graphics hardware | |
| KR19990045632A (ko) | 처리 효율을 높인 영상음성 처리장치 | |
| US20110317763A1 (en) | Information processing apparatus and information processing method | |
| CN106921863A (zh) | 使用多个解码器核心解码视频比特流的方法、装置以及处理器 | |
| JP2009296169A (ja) | 動画像復号装置および符号化装置 | |
| CN112804410A (zh) | 多显示屏同步显示方法及装置、视频处理设备和存储介质 | |
| WO2018119711A1 (zh) | 多操作系统多媒体编解码方法、装置及电子设备 | |
| US7965898B2 (en) | Accelerating video decoding using multiple processors | |
| CN117435532B (zh) | 基于视频硬件加速接口的拷贝方法、装置及存储介质 | |
| TWI410870B (zh) | 電腦系統架構 | |
| JP2001069512A (ja) | データ処理システムおよび画像データの復号処理方法 | |
| CN112714319B (zh) | 计算机可读取存储介质、使用多个执行单元的视频编解码方法和装置 | |
| CN106375767A (zh) | 混合视频解码器和相关的混合视频解码方法 | |
| CN115442345A (zh) | 一种媒体数据处理方法、装置、电子设备及存储介质 | |
| CN106716998B (zh) | 多操作系统多媒体数据编解码方法、装置以及电子设备 | |
| CN110580238A (zh) | 数据处理系统中的硬件单元的同步 | |
| US9535699B2 (en) | Processor, multiprocessor system, compiler, software system, memory control system, and computer system | |
| CN102214122B (zh) | 配置计算机系统的装置 | |
| CN104519359B (zh) | 进行视频码流处理的设备及方法 | |
| WO2009116279A1 (ja) | 処理装置、処理システム、データ共有処理方法、及びデータ共有処理用集積回路 | |
| JP2006260377A (ja) | 並列処理装置および情報処理方法 | |
| JP5236386B2 (ja) | 画像復号装置及び画像復号方法 | |
| US9336557B2 (en) | Apparatus and methods for processing of media signals | |
| JPH11239348A (ja) | 映像音声処理装置 |