TWI409895B - 用於檢測記憶體陣列中管狀缺陷的測試模式 - Google Patents

Description

用於檢測記憶體陣列中管狀缺陷的測試模式

本發明的實施例大體而言關於半導體裝置製造以及，更特別地，關於用於掃描製造缺陷(例如在以記憶體陣列為例的半導體裝置中的管狀缺陷(piping))的方法。

由於電腦的出現，已經有穩定的驅動力去製造更小以及功能更強的電子裝置(例如計算裝置，通訊裝置以及記憶裝置)。為了降低此類裝置的尺寸，同時保持或改善其各自功能，此裝置內的組件大小必須減小。電子裝置內的幾種組件是由半導體材料製成，該半導體材料在某些情況下是藉由稱為半導體晶片的結構所提供。半導體晶片可被用來生產針對特定組件具有期望性能和尺寸特性的積體電路(IC)。

由於現代積體電路可製造成這種小尺寸，任何IC上的缺陷都可能對性能有比較大的衝擊。如果一個缺陷的性質或大小足以損害半導體電路或降低此電路的操作特性，相應的半導體裝置的性能可能會下降。可由製程的多個步驟中任一步驟中產生的缺陷可能會導致短路、開路或妨礙半導體裝置正常運作的其他異常情況。由特定缺陷造成的影響往往直接關係到該缺陷的相應性質(如大小及/或位置)。這些缺陷通常必須被識別出來，使有缺陷的組件可在提供給消費者之前被移除。

許多測試程序已被開發，以嘗試在製程的不同階段找出缺陷。電子束(e-beam)成像是測試程序的一個例子，可用於尋找如記憶體陣列的某些設備中的缺陷。對電子特性敏感的電子束檢測或掃描工具可提供的解析度足以檢測出無法由光學方法測得的缺陷。然而，對於一個標準的淺溝槽隔離(STI)光罩來說，活性區(例如，N+/P-井區)可能被建構使接觸插塞(CO)之間的管狀缺陷(即，接觸插塞至接觸插塞間或CO到CO間的管狀缺陷)可能很難被偵測到。偵測此類管狀缺陷的困難可能至少部分是由於此一事實，即在快閃記憶體陣列活性區中只有一個環境的CO，所以所有的CO通常接地，使得難以檢測管狀缺陷。所述管狀缺陷將藉由具有相同電位的連接CO而表現出來。但是，如果所有CO都接地，基於正常和管狀缺陷CO間的灰階差異，可能很難偵測正常和管狀缺陷CO間的不同。

因此，可能需要提供可解決一些上述缺點的改良測試模式。

因此，提供本發明的實施例，其可提供一種測試模式，用於掃描半導體裝置(例如記憶體陣列)中的管狀缺陷。在一些示例性實施例中，可提供一種測試模式，其使用一種擴大的STI間距(例如，兩倍的)以創造一個不同的陣列的CO環境。在擴大的STI間距的情況下，CO可被構型為使得約有一半的CO站在接地的活性區，而另一半站在絕緣氧化物上。因此，接地和絕緣CO可能交替出現，使得可在相鄰CO間察覺電性差異，從而使電子束檢測工具能檢測管狀缺陷問題。

在一示例性實施例中，提供一種掃描記憶體陣列處之管狀缺陷的方法。該方法可包含配置具有第一寬度且與記憶體陣列的第一導電構件相接而組成一接地導電構件的一活性區，配置具有第二寬度且與記憶體陣列的第二導電構件相接而組成一絕緣導電構件的一絕緣結構，以及藉由安排複數接地以及絕緣導電構件彼此相鄰以組成交替絕緣以及接地導電構件的一序列，從而提供絕緣以及接地導電構件的一交替排列。

在另一示例性實施例中，提供一種掃描記憶體陣列處之管狀缺陷的測試裝置。該測試裝置可包含一晶片以及一電子束檢測工具。該晶片可包含該記憶體陣列以及可設置以檢測該晶片的該電子束檢測工具。該晶片可以如下方式建構：配置具有第一寬度且與記憶體陣列的第一導電構件相接而組成一接地導電構件的一活性區，配置具有第二寬度且與記憶體陣列的第二導電構件相接而組成一絕緣導電構件的一絕緣結構，以及藉由安排複數接地以及絕緣導電構件彼此相鄰以組成交替絕緣以及接地導電構件的一序列，而提供絕緣以及接地導電構件的一交替排列。

可以理解的是，上述的概括說明和下面的詳細描述僅為示例，並非意欲於限制本發明的範圍。

參照附圖，本發明的一些實施例將更充分地描述於下文，附圖中顯示部分，並非所有，本發明的實施例。事實上，本發明的各種實施例可以用許多不同的形式體現，且不應被理解為僅限於此處提出的實施方案，反而是藉由提供這些實施例使本揭露內容將符合適用的法律規定。

一些本發明的實施例可賦能半導體裝置(例如記憶體陣列)中管狀缺陷的確定。第1圖描繪出正常擴散光罩10的一般配置，其顯示典型接觸構件或其上的CO12的位置。同時，根據一示例性實施例，第2圖描繪出所使用的擴散光罩20。如第2圖所示，相對於第1圖所示出的間距，該擴散光罩20使用CO區域的兩倍間距。

第3圖描繪出第1圖的正常擴散光罩10的橫截面。第3圖的陣列具有標準配置且使用STI溝槽氧化物隔離30，該STI溝槽氧化物隔離30將結構的底部分隔為複數個活性區32(例如，N+/P-井)。在一些例子中，導電構件(例如位元線、圓柱形導體及/或其他儲存節點)可經由插塞或導電構件連接至活性區32。W-插塞34是導電構件或插塞的一個範例，其可於W1化學機械平坦化(CMP)之後提供。

第1及3圖的陣列的典型電子束檢測期間，可預期每一個導電構件的電狀態相似(例如，都是接地)。因此，例如，若使用高電子束能量(landing energy)電子束檢測工具(例如，具有約2000至2500 eV的LE範圍以及約5至150 mA的電流)來檢測正常擴散光罩10，預期的結果可能如第4圖所示。就這一點而言，針對每一正常STI間距快閃陣列CO，黑色環40以及亮色W-插塞42將代表性地被預期。該W-插塞為主體材料，故其顯示為亮色部分；而黑色環的顯示是由於局部電場。

根據一示例性實施例，第5圖描繪出一擴散光罩50的橫截面。該擴散光罩50的橫截面包含兩倍間距的活性區52以及兩倍間距的STI溝槽氧化物隔離54。藉由提供兩倍間距，交替CO(例如，W-插塞或導電構件)具有與其相關的不同電狀態。就這一點而言，結束於兩倍間距的活性區52的其中之一的CO可能是接地CO 56，而結束於兩倍間距的STI溝槽氧化物隔離54的其中之一的CO可能是絕緣CO 58。

若第2及5圖的陣列是使用如上述與檢測第1及3圖的陣列相同的電子束檢測工具進行檢測，黑色環60以及W-插塞的亮色部分62可能僅針對每隔一CO為可視，因為僅每隔一CO結束於活性區，而其他的結束於STI溝槽隔離區(如第6圖所示)。換言之，接地CO 56可能以相似於第4圖所示CO的方式顯示。然而，絕緣CO 58可能以不同於第6圖所示而顯示。

第1及3圖的陣列中，在有連接或橋接於兩個(或更多)相鄰CO的管狀缺陷的情況下，掃描結果可能會相似於第4圖所示的掃描結果，因為每一CO顯示已在第4圖中相同(或近乎相同)的結果。然而，第2及5圖的配置的掃描結果可能有修改的傾向，且因此，由於與第6圖所示的正常掃描的不同，管狀缺陷為可測得的。就這方面，第7圖顯示延伸於相鄰CO之間並致使CO短路的管狀缺陷70。該管狀缺陷70傾向於在相連或橋接CO中提供相似電狀態。因此，並非使交替CO顯示不同電狀態，可察覺到一個不正常黑色環72。該不正常黑色環72可被察覺到是因為相應CO不再絕緣，反而是藉由管狀缺陷70的效力接地。

雖然針對活性區以及STI溝槽隔離兩者使間距加倍可提供交替絕緣以及接地CO，其接著如上所述增進電子束檢測工具檢測管狀缺陷的能力，但是間距加倍並非促成此結果的唯一方式。更確切地，任何對活性區以及STI溝槽隔離區的結構的調整，其可造成交替絕緣及接地CO，皆可用來達成所期望的結果。第8圖描繪出一個範例，其中，並非針對活性區以及STI溝槽隔離兩者使間距加倍，僅有STI溝槽隔離80的區域寬度增加，而活性區82的寬度減少。於此例中，每隔一CO與減少寬度的活性區82的其中之一相接。與減少寬度的活性區82相接的每一交替CO間的CO是與增加寬度的STI溝槽隔離相接。由此再一次提供絕緣CO 84以及接地CO 86的交替模式以增進電子束檢測工具的效力。如第8圖所示，再一次提供遇到黑色環以及亮色W-插塞以替換接地CO的預期模式，由此若絕緣CO其中之一經由管狀缺陷連接到一個相鄰的接地CO，因為交替接地及絕緣CO的預期模式會由出現在電子束檢測工具掃描結果(例如，相似於第7圖所示的結果)的相鄰接地CO的狀況被阻斷，於是可以偵測到該管狀缺陷。相似地，只要能夠提供絕緣及接地CO的交替模式，可能也可以增加活性區的寬度，而減少STI溝槽隔離的寬度。

第9圖根據一示例性實施例顯示描繪出一記憶體陣列的結構圖。在第9圖中，具有相應正常接地CO的每一擴散或活性區是以水平斷面線(cross-hatching)呈現。Poly2(WL-字線)的區域是以斜對角斷面線呈現。在一些例子中，當中間層介電質(ILD)是沉積在這些區域中，在這些區域中檢測管狀缺陷可能相對容易。對應於自動對準源(SAS)的區域以未有任何填充的方式顯示，以及接觸區域(CONT)是以“X”在相應區域中呈現，且包含交替接地以及絕緣汲CO，如其交替符合接地擴散或活性區所指出者。第9圖的接觸區域(CONT)可能有相當高的高ILD填充問題的可能性，其可能造成管狀缺陷的發生。就其本身而論，第9圖顯示一個示例性的記憶體結構，該示例性實施例可用於檢測可能發生的任何此類缺陷。

第10圖根據一示例性實施例描繪出一示例性電子束檢測工具結構，但是應領會的是，任何適當電子束檢測工具可在示例性實施例中被替換使用。例如，在一些示例性實施例中可使用任何設置以基於電壓對比的偵測來檢測積體電路的電性缺陷的電子束檢測工具，該電壓對比是由表面電荷引發的灰階改變產生。

第10圖的電子束檢測工具可包含一陰極(例如，一個ZrO/W陰極)100，該陰極100產生初始經由一聚光透鏡104聚焦的一原始射束102。該原始射束102可接著通過電子束熄滅裝置106的組件間至一像差補償物鏡光圈108。一偵測器110可置於接近物鏡光圈108處，以接收在偏轉器116之間通過磁透鏡114的偏向的二次及反向散射電子112，該偏轉器116是設置在大體上與原始射束102行經方向平行的方向上。該電子束檢測工具也可包含一個透鏡內的偏轉器118，其與晶片板120平行。晶片可連續地移動(例如，在運送機上或其他線型移動機構上移動)以被放置並排列而用於以電子束檢測工具進行檢測。一但排列好晶片，可電操縱電子束檢測工具的原始射束102，以掃描全部或至少期望部分的晶片並取得電壓對比讀數。

在一些實施例中，電子束檢測工具可在一控制器或其他處理裝置的控制下操作。該控制器也可設置以分析電子束檢測工具所執行與故障檢測相關的掃描結果。如上文所指出，由於CO的交替接地以及絕緣，所預期的可能是每隔一CO提供不同電壓對比。因此，當控制器確定連貫的CO具有相同電壓對比特徵時，可能暗示了管狀缺陷。

一些示例性實施例可因此針對快閃記憶體陣列(例如，NOR快閃陣列)提供一個快速線內檢測，以使用電子束檢測工具確定CO管狀缺陷。實施例也可延伸至埋入式橋接模式、鑲嵌ML1(W1)CMP或字線/位元線蝕刻後檢視(AEI)的應用。

第11圖是一個流程圖，其根據一示例性實施例顯示與示例性方法相關的操作，該方法提供用於記憶體陣列處製造缺陷檢測的測試模式。應了解的是，流程圖中的每一方塊，以及流程圖中方塊的組合，可由不同的機構實施，例如在操作者的控制下或經由硬體，單獨或在韌體及/或包含一或更多電腦程式指令的軟體的指示下實施。例如，此處所描述的一或更多步驟可由電腦程式指令體現。就這一點而言，體現上述步驟的電腦程式指令可由一記憶體儲存，並由一處理器執行。將可領會的是，任何此類電腦程式指令可被下載至電腦或其他可編程設備(即，硬體)，以產生一種機械，使得執行在電腦上或其他可編程設備的指令能產生用於執行流程圖的方塊中具體指定功能的裝置。這些電腦程式指令也可儲存在一電腦可讀取電子儲存記憶體中，其可指示電腦或其他可編程設備以特定方式運作，使得儲存在電腦可讀取記憶體中的指令產生一實用製品(an article of manufacture)，包含用於執行流程圖方塊中具體指定功能的指令裝置。該電腦程式指令也可被下載至電腦或其他可編程設備上，以引起將被執行在電腦或其他可編程設備的一系列操作，並產生一電腦執行程序，使在電腦或其他可編程設備上執行的指令提供執行流程圖中具體指定功能的操作。

因此，流程圖中的方塊支援用以執行具體指定功能的裝置的組合、用以執行具體指定功能的操作的組合以及用以執行具體指定功能的程式指令裝置。應了解的是，流程圖中的一或更多方塊，以及流程圖中方塊的組合，可由特殊用途且基於硬體的電腦系統或特殊用途硬體以及電腦指令的結合執行，該電腦系統執行具體指定功能或操作。

如第11圖所示，根據一範例，提供用於檢測記憶體陣列處的製造缺陷的一測試模式的方法可包含配置具有第一寬度且與記憶體陣列的第一導電構件相接而組成一接地導電構件的一活性區(操作200)，配置具有第二寬度且與記憶體陣列的第二導電構件相接而組成一絕緣導電構件的一絕緣結構(操作210)，以及藉由安排複數接地以及絕緣導電構件彼此相鄰以組成交替絕緣以及接地導電構件的一序列，從而提供絕緣以及接地導電構件的一交替排列(操作220)。

在一些實施例中，上述操作可被修改或以如下描述方式擴展。再者，在一些例子中，除了上述所討論者，可實施額外操作，其範例以虛線示於第11圖中。部分或所有修改，擴展及/或額外操作可以任何順序及每一個可能的組合方式結合於一些實施例中。例如，在一些例子中，該方法可進一步包含以電子束檢測工具掃描該交替排列(操作230)。該方法可進一步包含基於比較該交替排列所組成的測試模式與由該電子束檢測工具得到的檢測結果，來確定是否有管狀缺陷存在於相鄰導電構件中(操作240)。該測試模式可包含針對每一連貫的導電構件交替不同電壓對比特徵。更具體地，在一些例子中該測試模式可包含交替顯示對應於絕緣導電構件的亮色電壓對比回復的結果，以及顯示對應於接地導電構件的亮色電壓對比回復由黑色環環繞的結果的情況特徵。在任一例子中，確定是否有管狀缺陷存在可包含偵測回應指出針對一組連貫的導電構件，電壓對比特徵沒有改變的該結果的管狀缺陷。在各種不同示例性實施例中，第一寬度以及第二寬度可相同或不同(例如，第一寬度小於第二寬度或反之亦然)。

本處所提出本發明的諸多修改以及其他實施例將會浮現於本領域技術人員腦中，其中這些發明具有先前描述及相關圖式所呈現的教示的優點。因此，應理解的是，本發明並非欲限制於所揭露的特定實施例中，其修改及其他實施例意欲於包含在所附申請專利範圍的保護範圍內。再者，雖然先前描述及相關圖式在某些元件及/或功能的示例性結合的上下文中說明示例性的實施例，應領會的是，不同元件及/或功能的結合可由替代實施例提供，而無背離所附申請專利範圍的保護範圍。就這一點而言，例如，除了明確描述於上文者，不同元件及/或功能的結合亦被考慮於部分所附申請專利範圍中。雖然此處使用特定詞語，它們僅是以通用及描述意義使用，並無限制目的。

10、20、50．．．擴散光罩

12．．．CO

30、54．．．STI溝槽氧化物隔離

32、52、82．．．活性區

34．．．W-插塞

40、60．．．黑色環

42．．．亮色W-插塞

56、86．．．接地CO

58、84．．．絕緣CO

62．．．W-插塞的亮色部分

70．．．管狀缺陷

72．．．不正常黑色環

80．．．STI溝槽隔離

100．．．陰極

102．．．原始射束

104．．．聚光透鏡

106．．．電子束熄滅裝置

108．．．像差補償物鏡光圈

110．．．偵測器

112．．．散射電子

114．．．磁透鏡

116、118．．．偏轉器

120．．．晶片板

上述已概括說明本發明，現在伴隨圖式(其並不一定依比例繪製)作為參考，且其中：

第1圖描繪出顯示典型接觸構件位置的正常擴散光罩的一般配置；

第2圖根據一示例性實施例描繪出所使用擴散光罩；

第3圖描繪出第1圖的正常擴散光罩的橫截面；

第4圖描繪出針對第3圖範例的記憶體陣列的示例性電子束掃描結果；

第5圖根據一示例性實施例描繪出一擴散光罩的橫截面；

第6圖描繪出針對第5圖範例的記憶體陣列的示例性電子束掃描結果；

第7圖根據一示例性實施例，描繪出具有一管狀缺陷的記憶體陣列的示例性電子束掃描結果；

第8圖根據一示例性實施例，描繪出第5圖結構的另一選擇，其中活性區以及絕緣區域的寬度不同；

第9圖顯示根據一示例性實施例的圖，其描繪出一記憶體陣列的結構；

第10圖為根據一示例性實施例的電子束檢測工具圖；以及

第11圖是一方塊圖，其根據本發明的一示例性實施例，描述提供用於檢測記憶體陣列處的製造缺陷的一測試模式的方法。

Claims (17)

1. 一種用於一記憶體陣列中製造缺陷的檢測的方法，包含：配置具有一第一寬度且與該記憶體陣列的一第一導電構件相接而組成一接地導電構件的一活性區；配置具有一第二寬度且與該記憶體陣列的一第二導電構件相接而組成一絕緣導電構件的一絕緣結構；以及提供絕緣以及接地導電構件的一交替排列，包含安排複數接地以及絕緣導電構件彼此相鄰，以組成交替絕緣以及接地導電構件的一序列。
2. 如申請專利範圍第1項所述的方法，更包含以一電子束檢測工具掃描該交替排列。
3. 如申請專利範圍第2項所述的方法，更包含基於比較該交替排列所組成的一測試模式與由該電子束檢測工具得到的檢測結果，確定在相鄰導電構件中是否存在一管狀缺陷，該測試模式包含針對每一連貫的導電構件交替不同電壓對比特徵。
4. 如申請專利範圍第3項所述的方法，其中確定是否存在該管狀缺陷包含偵測回應該結果的該管狀缺陷，該結果指出針對一組連貫的導電構件，電壓對比特徵沒有改變。
5. 如申請專利範圍第2項所述的方法，更包含基於比較該交替排列所組成的一測試模式與由該電子束檢測工具得到的檢測結果，確定在相鄰導電構件中是否存在一管狀缺陷，該測試模式包含交替顯示對應於絕緣導電構件的亮色電壓對比回應結果，以及顯示對應於接地導電構件且由黑色環環繞的亮色電壓對比回應結果的情況特徵。
6. 如申請專利範圍第5項所述的方法，其中確定是否存在該管狀缺陷包含偵測回應該結果的該管狀缺陷，該結果指出針對一組連貫的導電構件，電壓對比特徵沒有改變。
7. 如申請專利範圍第1項所述的方法，其中該第一寬度與該第二寬度相等。
8. 如申請專利範圍第1項所述的方法，其中該第一寬度與該第二寬度不同。
9. 如申請專利範圍第1項所述的方法，其中該第一寬度小於該第二寬度。
10. 一種用於一記憶體陣列處製造缺陷的檢測的測試裝置，包含：一晶片，其包含該記憶體陣列；以及一電子束檢測工具，設置以檢查該晶片，其中該晶片是以如下所述建構：具有一第一寬度且配置以與該記憶體陣列的一第一導電構件相接而組成一接地導電構件的一活性區；具有一第二寬度且配置以與該記憶體陣列的一第二導電構件相接而組成一絕緣導電構件的一絕緣結構；以及絕緣以及接地導電構件的一交替排列，其是藉由安排複數接地以及絕緣導電構件彼此相鄰而提供，以組成交替絕緣以及接地導電構件的一序列。
11. 如申請專利範圍第10項所述的測試裝置，其中該測試裝置是被設置以賦予能作出一確定，該確定即基於比較該交替排列所組成的一測試模式與由該電子束檢測工具得到的檢測結果，確認在相鄰導電構件中是否存在一管狀缺陷，該測試模式包含針對每一連貫的導電構件交替不同電壓對比特徵。
12. 如申請專利範圍第11項所述的測試裝置，其中該測試裝置是被設置以賦予能作出一確定，該確定即藉由偵測回應該結果的該管狀缺陷來確認是否存在該管狀缺陷，該結果指出針對一組連貫的導電構件，電壓對比特徵沒有改變。
13. 如申請專利範圍第10項所述的測試裝置，其中該測試裝置是被設置以賦予能作出一確定，該確定即基於比較該交替排列所組成的測試模式與由該電子束檢測工具得到的檢測結果，確認在相鄰導電構件中是否存在一管狀缺陷，該測試模式包含交替顯示對應於絕緣導電構件的亮色電壓對比回應結果，以及顯示對應於接地導電構件且由黑色環環繞的亮色電壓對比回應結果的情況特徵。
14. 如申請專利範圍第13項所述的測試裝置，其中該測試裝置是被設置以賦予能作出一確定，該確定即藉由偵測回應該結果的該管狀缺陷來確認是否存在該管狀缺陷，該結果指出針對一組連貫的導電構件，電壓對比特徵沒有改變。
15. 如申請專利範圍第10項所述的測試裝置，其中該第一寬度與該第二寬度相等。
16. 如申請專利範圍第10項所述的測試裝置，其中該第一寬度與該第二寬度不同。
17. 如申請專利範圍第10項所述的測試裝置，其中該第一寬度小於該第二寬度。