TWI409892B

TWI409892B - 積體電路結構的形成方法

Info

Publication number: TWI409892B
Application number: TW099133665A
Authority: TW
Inventors: 劉重希; 林正忠; 何明哲; 林國誠; 周孟緯
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2009-10-20
Filing date: 2010-10-04
Publication date: 2013-09-21
Also published as: US20110092064A1; US8609526B2; CN102074486A; CN102074486B; TW201115664A

Description

積體電路結構的形成方法

本發明係有關於積體電路，特別有關於形成凸塊的製程。

在形成半導體晶片時，首先會在晶片的半導體基底表面上形成積體電路元件，例如電晶體，然後在積體電路元件之上形成內連線結構。接著，在晶片的表面上形成凸塊，以便於使用積體電路元件。

在典型的形成凸塊的製程中，首先形成凸塊下金屬層(under-bump metallurgy；UBM)，然後在凸塊下金屬層上形成凸塊。凸塊下金屬層的形成可包含形成銅晶種層，以及在銅晶種層上形成遮罩並將遮罩圖案化，使得銅晶種層的一部份經由遮罩的開口暴露出來。然後，進行電鍍步驟，在銅晶種層暴露出來的部分上電鍍一層厚的銅層。

在遮罩的形成與圖案化的過程中，會產生遮罩的殘留物(如殘渣)，成為圖案化步驟的副產物。接著，必須進行表面殘留物去除步驟，在電鍍銅之前移除這些殘渣。在表面殘留物去除步驟之後，需要限定晶片到下一製程步驟的等候時間(queue time；簡稱Q-time)，等候時間通常非常短，有時候短於12小時。晶片等候時間是為在進行銅電鍍之前，避免晶圓表面氧化或污染而導致後續嚴重的製程問題。然而，在進行銅電鍍之前尚需要許多製程步驟，並且這些製程步驟需要耗費一段長的時間，如果在進行銅電鍍之前等候時間已到期，則個別的晶圓必須再次進行表面殘留物的去除步驟，再次清潔晶圓的表面。然而，再次去除表面殘留物可能會改變遮罩的尺寸與形狀，因而改變後續電鍍銅之尺寸與形狀。

在傳統的凸塊形成的製程中還有另一問題為凸塊剝離問題。在後續的製程期間，因為銅晶種層與電鍍銅之間的附著力不佳，凸塊可能會剝離。上述挑戰造成凸塊的良率降低與製造成本增加，並使凸塊的可靠度變差。

依據一實施例，形成積體電路結構的方法包含在晶圓上形成含銅晶種層，以及在含銅晶種層暴露出來的表面上進行表面殘留物去除步驟，表面殘留物去除步驟使用包含氟與氧的製程氣體進行，然後在含銅晶種層暴露出來的表面上使用含氮氣體進行還原吹淨步驟，之後在含銅晶種層上電鍍含銅層。

其他實施例也揭示如下。

為了讓本發明之上述目的、特徵、及優點能更明顯易懂，以下配合所附圖式，作詳細說明如下：

以下詳述各實施例的製造與使用，然而，可以理解的是，這些實施例提供許多可應用的發明概念，其可以在各種不同的特定背景中實施，在此所討論的特定實施例僅用於說明製造與使用這些實施例的特定方式，並非用以限定揭露的範圍。

依據一實施例，提供一種新的形成積體電路的製程，並以製造一實施例的各中間階段作為說明。接著，討論實施例的各種變化。在全部的說明實施例與各種示意圖中，使用相似的標號來標示相似的元件。

參閱第1圖，首先提供晶圓2，其包含基底10。基底10可以是半導體基底，例如巨塊(bulk)矽基底，其可包含其他半導體材料，例如第三族(group III)、第四族(group IV)以及/或第五族(group V)元素。半導體元件14，例如為電晶體，其可以在基底10的表面上形成。內連線結構12形成於基底10之上，其包含金屬線與導孔(未繪出)形成於其中，且與半導體元件14連接。金屬線與導孔可由銅或銅合金形成，且可使用已知的鑲嵌(damascene)製程形成。內連線結構12可包含常見的層間介電層(inter-layer dielectrics；簡稱ILDs)以及金屬層間介電層(inter-metal dielectrics；簡稱IMDs)。

金屬墊28形成於內連線結構12之上，金屬墊28可包括鋁，因此也可稱為鋁墊28。然而，金屬墊28也可以由其他材料形成，或者包含其他材料，例如銅、銀、金、鎳、鎢、前述之合金，以及/或前述組成的多層結構。金屬墊28可以電性連接至半導體元件14，例如經由其下方的內連線結構12。在一實施例中，形成鈍化層(passivation layer)30覆蓋金屬墊28的邊緣部分。在一實施例中，鈍化層30由聚亞醯胺(polyimide)或其他已知的介電材料形成。在鈍化層30內形成開口32，金屬墊28經由開口32暴露出來。可以在內連線結構12之上形成額外的鈍化層，並且額外的鈍化層與金屬墊28具有相同的高度，或者在金屬墊28之上。額外的鈍化層可以由例如氧化矽(silicon oxide)、氮化矽(silicon nitride)、未摻雜的矽玻璃(un-doped silicate glass；USG)、聚亞醯胺(polyimide)，以及/或前述組成的多層結構形成。

參閱第2圖，全面性地形成擴散阻障層40以及薄的晶種層(seed layer)42。擴散阻障層40可以是鈦層、氮化鈦層、鉭層或氮化鉭層。晶種層42的材料可包含銅或銅合金，因此之後可稱為銅晶種層42。然而，晶種層42也可包含其他金屬，例如銀、金、鋁以及前述之組合。在一實施例中，擴散阻障層40與銅晶種層42可使用濺鍍方式形成，擴散阻障層40的厚度可約等於1k，且銅晶種層42的厚度可約等於5k，雖然他們的厚度也可以更大或更小。在此技術領域中具有通常知識者當可瞭解，在整篇描述中所提及的尺寸僅用於舉例說明，並且這些尺寸可以隨著積體電路的尺寸縮減而減小。

第3圖說明遮罩46的形成，在一實施例中，遮罩46為乾膜，且可以由有機材料形成，例如增層絕緣膜(Ajinimoto buildup film；簡稱ABF)。在另一實施例中，遮罩46由光阻形成。遮罩46的厚度可大於約5μm，或者介於約10μm至約120μm之間。

接著將遮罩46圖案化，例如藉由曝光顯影與蝕刻方式，使得銅晶種層42暴露出來。殘留物(未繪出)可以是遮罩46的殘留部分，以及/或在圖案化遮罩46的過程中產生的副產物，其可能會留在銅晶種層42之上。在一實施例中，如第7圖所示，在製程反應室100內進行第一表面殘留物去除(descum)步驟，藉此從晶圓2除去殘留物。第一表面殘留物去除步驟使用的製程氣體可包含四氟化碳(CF₄ )、氮氣(N₂ )以及氧氣(O₂ )(之後稱為CF₄ /N₂ /O₂ )。在CF₄ /N₂ /O₂ 的氣流穩定之後，例如可藉由施加微波以及/或無線電頻率(radio frequency；簡稱RF)偏壓(bias)，從製程氣體產生電漿，此電漿具有除去殘留物的功效。在第一表面殘留物去除步驟完成之後，將CF₄ /N₂ /O₂ 氣體抽掉。

第一表面殘留物去除步驟後可能會有造成銅晶種層42氧化的不利現象，結果在銅晶種層42的表面上產生銅的氧化物。實驗結果顯示，在銅晶種層42的表面，氧原子的百分比可高達約21百分比，這表示有銅的氧化物存在。因此，對第3圖所示之結構進行第一還原以及/或吹淨(purge)步驟(稱為還原/吹淨步驟)，以消除/還原這種不利的效果。

在一實施例中，第一還原/吹淨步驟使用的還原/吹淨氣體包括氫氣(H₂ )以及非活性(non-active)氣體，其可以是N₂ 以及/或惰性氣體，例如氬氣(Ar)。氫氣(H₂ )可使銅晶種層還原，而非活性氣體可用來吹淨晶圓2。在還原/吹淨氣體的氣流穩定之後，可施加微波至還原/吹淨氣體，使之產生電漿。然而，在此步驟中不施加無線電頻率(RF)偏壓，因此可避免對銅晶種層42之轟擊(bombardment)效應。在一示範性的實施例中，微波的能量可介於約0.1KW至約1_KW之間，且還原/吹淨步驟的時間可介於約5秒至約1分鐘之間。在另一實施例中，還原/吹淨氣體可包括N₂ 與O₂ ，在此例中，沒有產生N₂ 與O₂ 的電漿，因此O₂ 不會造成銅晶種層42的氧化。O₂ 的導入有助於使得遮罩46修復從第一表面殘留物去除步驟後所造成的接合力損傷。在其他實施例中，使用N₂ 或惰性氣體，例如氬氣(Ar)，來吹淨晶圓2，並且沒有添加H₂ 以及/或O₂ 。

第一表面殘留物去除步驟與第一還原/吹淨步驟為選擇性的步驟，在其他實施例中可以不執行這些步驟。接著，在晶圓2上進行烘烤製程，使遮罩46硬化。烘烤製程可以在溫度等於約130℃的烘箱中進行例如約1小時。

於烘烤製程之後，進行第二表面殘留物去除步驟，並接著進行第二還原/吹淨步驟。第二表面殘留物去除步驟可以與第一表面殘留物去除步驟相同，第二還原/吹淨步驟也可以與第一還原/吹淨步驟相同，因此第二表面殘留物去除步驟與第二還原/吹淨步驟的細節在此不再重述。可以理解的是，第二表面殘留物去除步驟可能會有造成銅晶種層42氧化的不利效應，此外，氟(F)可能會留在銅晶種層42上，進而加速銅晶種層42的氧化。實驗結果顯示，在銅晶種層42的表面，氧原子的百分比可高達約20百分比，且氟原子的百分比可高達約3.5百分比，其他剩餘的百分比為銅的百分比。另外，氧原子可能會滲透銅晶種層42到大於1000的深度，氟原子可能會滲透銅晶種層42到大於430的深度。

此外，在晶圓2的等候時間這段期間，氟可能會擴散至銅晶種層42之外，並且污染存放在相同晶圓儲存容器中的其他晶圓，例如晶圓2的前開式晶圓傳送盒(front opening unified pod；簡稱FOUP)。第二還原/吹淨步驟可從銅晶種層42完全地移除氧及氟，實驗顯示在第二還原/吹淨步驟之後，銅晶種層42內大抵上沒有氧及氟存在。

在晶圓2的等候時間這段期間，以及在後續的電鍍步驟進行之前，晶圓2可存放在充滿N₂ 氣體的前開式晶圓傳送盒(FOUP)內，使得晶圓2與有害的物質隔絕，例如氧氣、水氣以及類似的物質。另外，可以用連續的N₂ 氣流吹淨具有晶圓2在其中的前開式晶圓傳送盒，使得任何擴散至晶圓2之外的氟可以被吹淨。

參閱第4圖，在銅晶種層42暴露出來的表面上，於遮罩46內電鍍銅，以形成銅層50。在一示範性的實施例中，銅層50的厚度為約3μm至約7μm。在其他實施例中，銅層50的厚度為約40μm至約60μm，使得銅層50成為銅柱(post)。可以選擇性地在銅層50上形成金屬層52，在一實施例中，金屬層52為含鎳層，包括例如鎳層或鎳合金層，可藉由電鍍方式形成。接著，在鎳層52上形成銲錫層60，例如藉由電鍍方式形成。銲錫層60可以是無鉛預銲錫層(lead-free pre-solder layer)，例如由SnAg或銲錫材料形成，包含錫、鉛、銀、銅、鎳、鉍或前述之組合的合金。

在第5圖中，移除遮罩46，使得位於遮罩46下方的銅晶種層42暴露出來。然後，將銅晶種層42暴露出來的部分藉由蝕刻方式移除，接著移除擴散阻障層40暴露出來的部分。然後，進行回銲製程，形成銲錫層60作為銲錫凸塊，如第6A圖所示。

在另一實施例中，如第6B圖所示，增加銅層50的厚度，使得銅層50成為銅柱。形成銅柱50的製程實質上與第2至4圖所示之步驟相同，在此實施例中，於銅柱50上選擇性地形成金屬層52之後，以及移除遮罩46之前，可以在金屬層52上電鍍銲錫層62，其可以是薄的銲錫層。

各實施例的結果如表1所示，其中列出在各種樣品晶圓中的銅晶種層42之片電阻率數值，以顯示各實施例的效果。

標示片電阻率前值(Pre-Rs)的欄位表示在銅晶種層42形成之後立刻量測的片電阻率，標示片電阻率後值(Post-Rs)的欄位表示在特定等候時間(Q-time)之後銅晶種層42的片電阻率。在樣品晶圓1中，沒有執行表面殘留物去除步驟，可以看到在12小時的等候時間之後與48小時的等候時間之後，樣品晶圓1中的銅晶種層42的電阻率沒有改變，這表示在銅晶種層42沒有發生氧化。在樣品晶圓2中，進行表面殘留物去除步驟，但沒有執行還原/吹淨步驟，在表面殘留物去除步驟之前，樣品晶圓2中的銅晶種層42的電阻率為38.98 mOhm/Sq，在進行表面殘留物去除步驟與12小時的等候時間之後，樣品晶圓2中的銅晶種層42的電阻率大幅地增加至45.5 mOhm/Sq。由樣品晶圓1與2的結果比較顯示，表面殘留物去除步驟對於銅晶種層42的品質不利。

在樣品晶圓3中，進行表面殘留物去除步驟與還原/吹淨步驟，於表面殘留物去除步驟之前，樣品晶圓3中的銅晶種層42的電阻率為38.63 mOhm/Sq，在進行表面殘留物去除步驟與12小時的等候時間之後，樣品晶圓3中的銅晶種層42的電阻率只稍微地增加至38.99 mOhm/Sq，在額外的36小時的等候時間之後，電阻率稍微地增加至39.02 mOhm/Sq，其大抵上與12小時的等候時間之後的電阻率相當。比較樣品晶圓2與樣品晶圓3的結果可以發現，還原/吹淨步驟大幅地改善形成凸塊下金屬層(UBM)的製程，並且具有將銅晶種層42從表面殘留物去除步驟所造成的損壞中恢復的效果。

另外，實驗結果顯示，如果進行表面殘留物去除步驟但是沒有執行還原/吹淨步驟，在銅晶種層42與銅層50之間可以看到很明顯的界面與界面孔隙。然而，如果在表面殘留物去除步驟之後進行還原/吹淨步驟，則不會看到界面。此外，如表1的結果所示，實施例之晶種層的等候時間可以延長至48小時，而不會在晶種層發生明顯的氧化現象，但是當晶圓使用傳統的表面殘留物去除步驟形成時，其沒有執行還原/吹淨步驟，使得晶圓的等候時間需少於約12小時。因此，本發明的實施例可以明顯地改善形成凸塊下金屬層(UBM)的製程強健性(process window)。

雖然本發明已揭露較佳實施例如上，然其並非用以限定本發明，在此技術領域中具有通常知識者當可瞭解，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。

2‧‧‧晶圓

10‧‧‧基底

12‧‧‧內連線結構

14‧‧‧半導體元件

28‧‧‧金屬墊

30‧‧‧鈍化層

32‧‧‧開口

40‧‧‧擴散阻障層

42‧‧‧銅晶種層

46‧‧‧遮罩

50‧‧‧銅層

52‧‧‧金屬層

60、62‧‧‧銲錫層

100‧‧‧製程反應室

第1至6A及6B圖係顯示依據實施例，製造凸塊下金屬層(UBM)的各中間階段之剖面示意圖；以及第7圖係顯示晶圓在製程反應室中的剖面示意圖，其中對晶圓進行還原/吹淨步驟。

2．．．晶圓

10．．．基底

12．．．內連線結構

14．．．半導體元件

28．．．金屬墊

30．．．鈍化層

40．．．擴散阻障層

42．．．銅晶種層

50．．．銅層

52．．．金屬層

62．．．銲錫層

Claims

一種積體電路結構的形成方法，包括：提供一晶圓；在該晶圓上形成一含銅晶種層；在該含銅晶種層的一暴露出來的表面上進行一表面殘留物去除步驟，其中該表面殘留物去除步驟使用一包括氟與氧的製程氣體；在該含銅晶種層的該暴露出來的表面上使用一含氮氣體進行一還原/吹淨步驟，其中該還原/吹淨步驟的該含氮氣體包括氧氣(O₂ )與氮氣(N₂ )；以及在該含銅晶種層上電鍍一含銅層。
如申請專利範圍第1項所述之積體電路結構的形成方法，更包括：在該含銅層之上形成一含鎳層；以及在該含鎳層上形成一銲錫層。
如申請專利範圍第1項所述之積體電路結構的形成方法，更包括：在該含銅晶種層之上形成一遮罩；將該遮罩圖案化，暴露出該含銅晶種層的該暴露出來的表面；以及烘烤該遮罩。
如申請專利範圍第3項所述之積體電路結構的形成方法，其中該表面殘留物去除步驟與該還原/吹淨步驟在烘烤該遮罩的該步驟之後，且在電鍍該含銅層的該步驟之前進行。
如申請專利範圍第3項所述之積體電路結構的形成方法，其中在烘烤該遮罩的該步驟之前，更包括在該含銅晶種層的該暴露出來的表面上進行一額外的表面殘留物去除步驟以及一額外的還原/吹淨步驟。
如申請專利範圍第5項所述之積體電路結構的形成方法，其中該額外的還原/吹淨步驟使用一含氮氣體，且該含氮氣體包括氫氣(H₂ )與氮氣(N₂ )。
如申請專利範圍第6項所述之積體電路結構的形成方法，其中在該額外的還原/吹淨步驟期間，施加微波以產生電漿，且其中沒有施加無線電頻率(RF)偏壓。
如申請專利範圍第5項所述之積體電路結構的形成方法，其中該額外的表面殘留物去除步驟使用一包括氟與氧的製程氣體。
如申請專利範圍第1項所述之積體電路結構的形成方法，其中在該還原/吹淨步驟期間沒有電漿產生。
如申請專利範圍第1項所述之積體電路結構的形成方法，更包括：在該還原/吹淨步驟之後與電鍍該含銅層的該步驟之前，將該晶圓保存在一晶圓儲存容器中；以及利用一連續氮氣氣流吹淨該晶圓儲存容器。