TWI406072B - 畫素結構、主動元件陣列基板、顯示面板以及顯示裝置 - Google Patents

Description

畫素結構、主動元件陣列基板、顯示面板以及顯示裝 置

本發明是有關於一種顯示面板，且特別是有關於一種顯示面板的畫素結構設計。

現今社會多媒體技術相當發達，多半受惠於半導體元件與顯示裝置的進步。就顯示器而言，具有高畫質、空間利用效率佳、低消耗功率、無輻射等優越特性之液晶顯示面板已逐漸成為市場之主流。一般而言，液晶顯示面板(LCD panel)主要是由一主動元件陣列基板、一彩色濾光基板與位於兩基板之間的液晶層所構成。

圖1為習知一種主動元件陣列的上視圖。如圖1所示，主動元件陣列100包括多條掃描配線110、多條資料配線120、橫跨資料配線120的共用配線130、多個主動元件140以及多個畫素電極150。掃描配線110與資料配線120相交並定義出多個畫素區190。主動元件140與畫素電極150分別位於所對應的畫素區190內，其中主動元件140分別連接到所對應的掃描配線110與資料配線120，且同一畫素區190內的主動元件140以及畫素電極150彼此電性連接。由圖1所繪示的架構可知，習知此種主動元件陣列100的畫素結構重複排列，即，相鄰兩畫素區190內的相同元件相距一個畫素寬度。

此外，為了克服非預期的漏光問題，習知會在彩色濾光基板或是主動元件陣列基板上製作黑矩陣，藉以遮蔽主 動元件陣列基板上可能會漏光的區域。

圖2為圖1之主動元件陣列基板沿A-A’線的剖面圖，且圖2更同時繪示了與該主動元件陣列基板對應的黑矩陣。如圖2所示，在製作液晶顯示面板的過程中，若黑矩陣180與畫素結構之間產生對位偏移(misalignment)，將使得黑矩陣180與畫素結構之間產生位移S，而在每個畫素區內造成對應於此位移S的開口率損失。

本發明關於一種畫素結構，其可減少顯示面板製作過程中因對位偏移造成的開口率損失，因而有助於提高製程良率。

本發明另關於一種主動元件陣列基板，可有效避免在顯示面板製作過程中因對位偏移造成的開口率損失，因而有助於提高製程良率。

本發明更關於一種應用前述之主動元件陣列基板的顯示面板，其可有效避免因製程對位偏移造成的開口率損失，因而具有較佳的製程良率。

本發明又關於一種應用前述之顯示面板的顯示裝置。

為具體描述本發明之內容，在此提出一種畫素結構，其位於一顯示面板的一畫素區內。此畫素結構包括一掃描配線、一第一資料配線、一第二資料配線、一共用配線、一第一主動元件、一第二主動元件、一第一畫素電極以及一第二畫素電極。第一資料配線以及第二資料配線分別位於畫素區的相對兩側，且第一資料配線以及第二資料配線 實質上相互平行，並分別與掃描配線相交。共用配線連接到一共用電壓源，且此共用配線實質上平行於第一資料配線以及第二資料配線，並位於第一資料配線與第二資料配線之間，以將畫素區分為一第一次畫素區以及一第二次畫素區，其中第一次畫素區位於第一資料配線與共用配線之間，而第二次畫素區位於第二資料配線與共用配線之間。第一主動元件位於第一次畫素區內，並且電性連接至掃描配線以及第一資料配線。第二主動元件位於第二次畫素區內，並且電性連接至掃描配線以及第二資料配線。第一畫素電極以及第二畫素電極分別位於第一次畫素區以及第二次畫素區內，並分別電性連接至第一主動元件與第二主動元件，其中第一畫素電極以及第二畫素電極分別與共用配線有部分重疊。

在本發明之一實施例中，第一主動元件以及第二主動元件是以共用配線為中心軸而呈鏡像配置於共用配線的相對兩側。

在本發明之一實施例中，共用配線、第一資料配線以及第二資料配線位於同一膜層。

在本發明之一實施例中，上述之畫素結構更包括一第一分支配線以及一第二分支配線，分別位於第一次畫素區以及第二次畫素區內，並且電性連接至共用配線。此外，第一分支配線以及第二分支配線分別繞行第一畫素電極以及第二畫素電極的邊緣，且第一分支配線以及第二分支配線分別與第一畫素電極以及第二畫素電極有部分重疊。

在本發明之一實施例中，第一分支配線以及第二分支配線是以共用配線為中心軸而呈鏡像配置於共用配線的相對兩側。

在本發明之一實施例中，第一分支配線或第二分支配線是由共用配線向外延伸所形成。

在本發明之一實施例中，第一主動元件或第二主動元件為一薄膜電晶體。

在此另提出一種主動元件陣列基板，主要包括一基板、多條掃描配線、多條成對的資料配線、多條共用配線、多個第一主動元件、多個第二主動元件、多個第一畫素電極以及多個第二畫素電極。掃描配線配置於基板上且實質上相互平行。成對的資料配線配置於該基板上，其中每一對資料配線包括實質上相互平行的一第一資料配線與一第二資料配線，且第一資料配線以及第二資料配線分別與掃描配線相交。基板上由每一對資料配線以及兩相鄰的掃描配線所圍成的區域被定義為一畫素區。共用配線配置於基板上並連接到一共用電壓源，且共用配線實質上相互平行並對應於成對的資料配線。每一共用配線位於所對應的第一資料配線與第二資料配線之間，以將每一畫素區分為一第一次畫素區以及一第二次畫素區，其中第一次畫素區位於第一資料配線與共用配線之間，而第二次畫素區位於第二資料配線與共用配線之間。第一主動元件配置於基板上並分別位於第一次畫素區內，且每一第一主動元件電性連接至所對應的掃描配線以及第一資料配線。第二主動元件 配置於基板上並分別位於第二次畫素區內，且每一第二主動元件電性連接至所對應的掃描配線以及第二資料配線。第一畫素電極分別位於第一次畫素區內，並電性連接至所對應的第一主動元件，其中每一第一畫素電極與所對應的共用配線有部分重疊。第二畫素電極分別位於第二次畫素區內，並電性連接至所對應的第二主動元件，其中每一第二畫素電極與所對應的共用配線有部分重疊。

在本發明之一實施例中，每一畫素區內的第一主動元件以及第二主動元件是以所對應的共用配線為中心軸而呈鏡像配置於共用配線的相對兩側。

在本發明之一實施例中，共用配線、第一資料配線以及第二資料配線位於同一膜層。

在本發明之一實施例中，上述的主動元件陣列基板更包括多條第一分支配線以及多條第二分支配線。第一分支配線分別位於第一次畫素區內，並且分別電性連接至所對應的共用配線，其中每一第一分支配線繞行所對應的第一畫素電極的邊緣，且第一分支配線與第一畫素電極有部分重疊。此外，第二分支配線分別位於第二次畫素區內，並且分別電性連接至所對應的共用配線，其中每一第二分支配線繞行所對應的第二畫素電極的邊緣，且第二分支配線與第二畫素電極有部分重疊。

在本發明之一實施例中，每一畫素區內的第一分支配線以及第二分支配線是以所對應的共用配線為中心軸而呈鏡像配置於共用配線的相對兩側。

在本發明之一實施例中，每一第一分支配線或每一第二分支配線是由所對應的共用配線向外延伸所形成。

在本發明之一實施例中，每一第一主動元件或每一第二主動元件為一薄膜電晶體。

在此又提出一種顯示面板，主要包括前述之主動元件陣列基板、一對向基板以及一顯示介質層，其中顯示介質層配置於主動元件陣列基板與對向基板之間。

在本發明之一實施例中，對向基板為一彩色濾光基板。

在本發明之一實施例中，顯示介質層為一液晶層。

在此另提出一種顯示裝置，其採用前述之顯示面板並搭配一背光模組而成。背光模組配置於顯示面板旁，以提供一背光源至顯示面板。

基於上述，本發明所提出的畫素結構在相鄰兩次畫素間形成與資料配線平行的共用配線。此共用配線可與其兩側相鄰畫素的畫素電極分別形成儲存電容，且可作為遮光層，避免兩相鄰次畫素之間的漏光。由於兩個次畫素共用一條共用配線，因此有助於增加畫素的開口率，同時也有助於降低製程中發生對位偏移時所造成的開口率損失。此外，作為遮光層的共用配線因為具有穩定的共用電壓，因此可以降低饋通電壓(Feed-Through Voltage)之變異，避免兩次畫素間的訊號干擾，從而減輕顯示面板的畫面閃爍(flicker)問題。

為讓本發明之上述特徵和優點能更明顯易懂，下文特 舉實施例，並配合所附圖式作詳細說明如下。

圖3為依據本發明之一實施例的一種主動元件陣列基板的線路佈局。本實施例的主動元件陣列基板可應用於各類型的顯示面板上，例如液晶顯示面板或有機電激發光顯示面板等，以驅動顯示介質，進而顯示畫面。如圖3所示的主動元件陣列基板300，本實施例係在一基板(未繪示)上形成多條掃描配線310、多條成對的資料配線320、多條共用配線330、多個第一主動元件342、多個第二主動元件344、多個第一畫素電極352以及多個第二畫素電極354。此處的基板例如是一玻璃基板或是一石英基板。掃描配線310相互平行，並且與成對的資料配線320相交，以定義出多個畫素區390。此外，共用配線330連接到一共用電壓源Vcom，且共用配線330實質上相互平行並對應於成對的資料配線320。

更詳細而言，每一對資料配線320包括實質上相互平行的一第一資料配線322與一第二資料配線324。並且，共用配線330位於所對應的第一資料配線322與第二資料配線324之間，以將每一畫素區390分為一第一次畫素區392以及一第二次畫素區394，其中第一次畫素區392位於第一資料配線322與共用配線330之間，而第二次畫素區394位於第二資料配線324與共用配線330之間。

第一主動元件342與第二主動元件344分別位於第一次畫素區392與第二次畫素區394內。在本實施例中，第 一主動元件342與第二主動元件344例如分別是一薄膜電晶體。第一主動元件342電性連接至所對應的掃描配線310以及第一資料配線322，而第二主動元件344電性連接至所對應的掃描配線310以及第二資料配線324。此外，第一畫素電極352分別位於第一次畫素區392內，並電性連接至所對應的第一主動元件342，而第二畫素電極354分別位於第二次畫素區394內，並電性連接至所對應的第二主動元件344。另外，第一畫素電極352以及第二畫素電極354會分別與所對應的共用配線330有部分重疊，以形成儲存電容。

為更詳細說明本發明之特點，圖4進一步繪示圖3之主動元件陣列基板中的畫素結構。如圖3與4所示，本實施例是將畫素區390分別兩個次畫素區392與394，並在該兩個次畫素區392與394內分別形成畫素結構。所述兩個次畫素結構分別包括掃描配線310、資料配線320、主動元件342、344以及畫素電極352、354，並且共用同一條共用配線330。共用配線330的材質可為不透光的金屬，其可作為遮光層，以避免兩相鄰次畫素區392、394之間的漏光。如此，將有助於增加畫素的開口率。

在本實施例中，共用配線330較佳是與第一資料配線322以及第二資料配線324同時製作，即共用配線330、第一資料配線322以及第二資料配線324可位於同一膜層，例如是對同一個金屬層圖案化所形成者。

此外，共用配線330會與其兩側的畫素電極352與354 分別形成儲存電容。並且，由於共用配線330具有穩定的共用電壓Vcom，因此可以有效降低饋通電壓之變異，避免兩畫素間的訊號干擾，從而減輕顯示面板的畫面閃爍問題。

在本實施例中，位於第一次畫素區392以及第二次畫素區394內的畫素結構是以共用配線330為中心軸而呈鏡像配置。更詳細而言，第一主動元件342以及第二主動元件344、第一資料配線322以及第二資料配線324都是位於共用配線330的相對兩側，並以共用配線330為中心軸而呈鏡像配置。

相較於圖1所繪示的習知的畫素結構，本實施例的第一次畫素區392以及第二次畫素區394係共用一條共用配線330，當在製程中發生對位偏移時，將有助於降低此對位偏移時所造成的開口率損失。更詳細而言，請參照圖5繪示的圖4之畫素結構沿B-B’線的剖面圖。在製作液晶顯示面板的過程中，若黑矩陣380與畫素結構之間產生對位偏移，將使得黑矩陣380與畫素結構之間產生位移S。然而，值得注意的是，由於本實施例是將兩個畫素結構整合在一起，共用同一條共用配線330做為遮光層，因此共用配線330上不需要形成黑矩陣。如此一來，對位偏移僅會對每兩個成對的畫素結構造成一個位移S所對應的開口率損失。換言之，與圖1所繪示的畫素結構將比，本實施例的畫素結構在面對相同的對位偏移時，所造成的開口率損失僅是習知的畫素結構的一半。

另一方面，請再參考圖4。為了增加每一次畫素區內的儲存電容，本實施例更在每一共用配線330的兩側配置一第一分支配線332以及一第二分支配線334。第一分支配線332與第二分支配線334分別位於第一次畫素區392與第二次畫素區394內，並且電性連接至共用配線330。在本實施例中，第一分支配線332與第二分支配線334例如是由共用配線330向外延伸所形成。並且，第一分支配線332以及第二分支配線334是以所對應的共用配線330為中心軸而呈鏡像配置於共用配線330的相對兩側。

換言之，第一分支配線332、第二分支配線334以及共用配線330是位於同一膜層，例如是對同一個金屬層圖案化所形成者。此外，第一分支配線332繞行所對應的第一畫素電極392的邊緣，且第一分支配線332與第一畫素電極352有部分重疊，以形成儲存電容。第二分支配線334繞行所對應的第二畫素電極354的邊緣，且第二分支配線334與第二畫素電極354有部分重疊，以形成儲存電容。

當然，本發明所揭露的畫素結構，其分支配線或其他元件的細部結構並非限於前述實施例所述。在可能的情況下，可依據實際所需的儲存電容或遮光效果，同時考量整體畫素結構的設計，來改變分支配線或其他元件的形狀。以下再列舉多個實施例來說明分支配線可能的變化。當然該些實施例僅是舉例之用，並非用以限定本發明。

圖6-8分別繪示依據本發明之不同實施例的多種畫素結構。圖6-8的畫素結構明顯與前述實施例的畫素結構具 有不同形狀的分支配線。針對類似的元件，將採用相同的元件標號，而其他相同且未敘及的部份，可參照前述實施例，將不再進一步說明。在圖6-8中，第一分支配線332以及第二分支配線334分別是呈直線形、T形或L型，並分別呈鏡像配置在共用配線330的相對兩側。此外，隨著分支配線形狀的改變，如圖8所示的第一主動元件342與第二主動元件344的位置也可以移至共用配線330旁。

圖9為本發明之一實施例的一種顯示面板的示意圖。請參照圖9，本實施例的顯示面板900包括一主動元件陣列基板910、一對向基板920以及配置於主動元件陣列基板910以及對向基板920之間的顯示介質層930。此處的主動元件陣列基板910可以是本發明前述多個實施例所繪示的或是其他未繪示的主動元件陣列基板。對向基板920例如是具有黑矩陣980的一彩色濾光基板。當然，在可能的情況下，對向基板920也可以是僅具有共用電極的玻璃基板或石英基板，其上可製作黑矩陣，而對應的主動元件陣列基板910上則可能形成有彩色濾光層。在本實施例中，顯示介質層930例如是一液晶層，而顯示面板900為一液晶顯示面板。當然，在其他實施例中，顯示介質層930也可能是電激發光(electroluminescent)材料，則顯示面板900為電激發光顯示面板，其中電激發光材料例如是有機材料、無機材料或其組合。

應用上述之顯示面板，圖10更繪示依據本發明之一實施例的一種顯示裝置。以液晶顯示裝置為例，由於液晶 顯示面板1010無法自發光，因此液晶顯示面板1010旁會配置一背光模組1020。背光模組1020可提供背光源L至液晶顯示面板1010，以使液晶顯示面板1010顯示畫面。

綜上所述，本發明藉由上述畫素結構的設計，可以藉由共用配線來形成儲存電容並同時提供遮光層的效果。相鄰兩次畫素之間係共用一條共用配線，可大幅增加畫素的開口率，同時可降低製程中發生對位偏移時所造成的開口率損失，提升製程良率。此外，共用配線上具有穩定的共用電壓，可降低饋通電壓之變異，避免兩次畫素間的訊號干擾，從而減輕顯示面板的畫面閃爍問題，以提供較佳的顯示品質。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧主動元件陣列

110‧‧‧掃描配線

120‧‧‧資料配線

130‧‧‧共用配線

140‧‧‧主動元件

150‧‧‧畫素電極

180‧‧‧黑矩陣

190‧‧‧畫素區

300‧‧‧主動元件陣列基板

310‧‧‧掃描配線

320‧‧‧成對的資料配線

322‧‧‧第一資料配線

324‧‧‧第二資料配線

330‧‧‧共用配線

332‧‧‧第一分支配線

334‧‧‧第二分支配線

342‧‧‧第一主動元件

344‧‧‧第二主動元件

352‧‧‧第一畫素電極

354‧‧‧第二畫素電極

380‧‧‧黑矩陣

390‧‧‧畫素區

392‧‧‧第一次畫素區

394‧‧‧第二次畫素區

900‧‧‧顯示面板

910‧‧‧主動元件陣列基板

920‧‧‧對向基板

930‧‧‧顯示介質層

980‧‧‧黑矩陣

1010‧‧‧液晶顯示面板

1020‧‧‧背光模組

A-A’、B-B’‧‧‧剖面線

L‧‧‧背光源

S‧‧‧位移

Vcom‧‧‧共用電壓源

圖1為習知一種主動元件陣列的上視圖。

圖2為圖1之主動元件陣列基板沿A-A’線的剖面圖。

圖3為依據本發明之一實施例的一種主動元件陣列基板的線路佈局。

圖4進一步繪示圖3之主動元件陣列基板中的畫素結構。

圖5繪示圖4之畫素結構沿B-B’線的剖面圖。

圖6-8分別繪示依據本發明之不同實施例的多種畫素 結構。

圖9為本發明之一實施例的一種顯示面板的示意圖。

圖10繪示依據本發明之一實施例的一種顯示裝置。

300‧‧‧主動元件陣列基板

310‧‧‧掃描配線

320‧‧‧成對的資料配線

322‧‧‧第一資料配線

324‧‧‧第二資料配線

330‧‧‧共用配線

342‧‧‧第一主動元件

344‧‧‧第二主動元件

352‧‧‧第一畫素電極

354‧‧‧第二畫素電極

390‧‧‧畫素區

392‧‧‧第一次畫素區

394‧‧‧第二次畫素區

Claims (24)

1. 一種畫素結構，位於一顯示面板的一畫素區內，該畫素結構包括：一掃描配線；一第一資料配線以及一第二資料配線，分別位於該畫素區的相對兩側，該第一資料配線以及該第二資料配線實質上相互平行，並分別與該掃描配線相交；一共用配線，連接到一共用電壓源，該共用配線實質上平行於該第一資料配線以及該第二資料配線，並位於該第一資料配線與該第二資料配線之間，以將該畫素區分為一第一次畫素區以及一第二次畫素區，其中該第一次畫素區位於該第一資料配線與該共用配線之間，而該第二次畫素區位於該第二資料配線與該共用配線之間，且該共用配線在平行於該第一資料配線的延伸方向上為一連續圖案；一第一主動元件，位於該第一次畫素區內，並且電性連接至該掃描配線以及該第一資料配線；一第二主動元件，位於該第二次畫素區內，並且電性連接至該掃描配線以及該第二資料配線；以及一第一畫素電極以及一第二畫素電極，分別位於該第一次畫素區以及該第二次畫素區內，並分別電性連接至該第一主動元件與該第二主動元件，其中該第一畫素電極以及該第二畫素電極分別與該共用配線有部分重疊。
2. 如申請專利範圍第1項所述之畫素結構，其中該第一主動元件以及該第二主動元件是以該共用配線為中心軸 而呈鏡像配置於該共用配線的相對兩側。
3. 如申請專利範圍第1項所述之畫素結構，其中該共用配線、該第一資料配線以及該第二資料配線位於同一膜層。
4. 如申請專利範圍第1項所述之畫素結構，更包括一第一分支配線以及一第二分支配線，分別位於該第一次畫素區以及該第二次畫素區內，並且電性連接至該共用配線，其中該第一分支配線以及該第二分支配線分別繞行該第一畫素電極以及該第二畫素電極的邊緣，且該第一分支配線以及該第二分支配線分別與該第一畫素電極以及該第二畫素電極有部分重疊。
5. 如申請專利範圍第4項所述之畫素結構，其中該第一分支配線以及該第二分支配線是以該共用配線為中心軸而呈鏡像配置於該共用配線的相對兩側。
6. 如申請專利範圍第4項所述之畫素結構，其中該第一分支配線或該第二分支配線是由該共用配線向外延伸所形成。
7. 如申請專利範圍第1項所述之畫素結構，其中該第一主動元件或該第二主動元件為一薄膜電晶體。
8. 一種主動元件陣列基板，包括：一基板；多條掃描配線，配置於該基板上，該些掃描配線實質上相互平行；多條成對的資料配線，配置於該基板上，每一對資料 配線包括實質上相互平行的一第一資料配線與一第二資料配線，且該第一資料配線以及該第二資料配線分別與該掃描配線相交，其中該基板上由每一對資料配線以及兩相鄰的掃描配線所圍成的區域被定義為一畫素區；多條共用配線，配置於該基板上並連接到一共用電壓源，該些共用配線實質上相互平行並對應於該些成對的資料配線，每一共用配線位於所對應的該第一資料配線與該第二資料配線之間，以將每一畫素區分為一第一次畫素區以及一第二次畫素區，其中該第一次畫素區位於該第一資料配線與該共用配線之間，而該第二次畫素區位於該第二資料配線與該共用配線之間，且該共用配線在平行於該第一資料配線的延伸方向上為一連續圖案；多個第一主動元件，配置於該基板上並分別位於該些第一次畫素區內，每一第一主動元件電性連接至所對應的該掃描配線以及該第一資料配線；多個第二主動元件，配置於該基板上並分別位於該些第二次畫素區內，每一第二主動元件電性連接至所對應的該掃描配線以及該第二資料配線；多個第一畫素電極，分別位於該些第一次畫素區內，並電性連接至所對應的該第一主動元件，其中每一第一畫素電極與所對應的該共用配線有部分重疊；以及多個第二畫素電極，分別位於該些第二次畫素區內，並電性連接至所對應的該第二主動元件，其中每一第二畫素電極與所對應的該共用配線有部分重疊。
9. 如申請專利範圍第8項所述之主動元件陣列基板，其中每一畫素區內的該第一主動元件以及該第二主動元件是以所對應的該共用配線為中心軸而呈鏡像配置於該共用配線的相對兩側。
10. 如申請專利範圍第8項所述之主動元件陣列基板，其中該些共用配線、該些第一資料配線以及該些第二資料配線位於同一膜層。
11. 如申請專利範圍第8項所述之主動元件陣列基板，更包括：多條第一分支配線，分別位於該些第一次畫素區內，並且分別電性連接至所對應的該些共用配線，其中每一第一分支配線繞行所對應的該第一畫素電極的邊緣，且該第一分支配線與該第一畫素電極有部分重疊；以及多條第二分支配線，分別位於該些第二次畫素區內，並且分別電性連接至所對應的該些共用配線，其中每一第二分支配線繞行所對應的該第二畫素電極的邊緣，且該第二分支配線與該第二畫素電極有部分重疊。
12. 如申請專利範圍第11項所述之主動元件陣列基板，其中每一畫素區內的該第一分支配線以及該第二分支配線是以所對應的該共用配線為中心軸而呈鏡像配置於該共用配線的相對兩側。
13. 如申請專利範圍第11項所述之主動元件陣列基板，其中每一第一分支配線或每一第二分支配線是由所對應的該共用配線向外延伸所形成。
14. 如申請專利範圍第8項所述之主動元件陣列基板，其中每一第一主動元件或每一第二主動元件為一薄膜電晶體。
15. 一種顯示面板，包括：一主動元件陣列基板，包括：一基板；多條掃描配線，配置於該基板上，該些掃描配線實質上相互平行；多條成對的資料配線，配置於該基板上，每一對資料配線包括實質上相互平行的一第一資料配線與一第二資料配線，且該第一資料配線以及該第二資料配線分別與該掃描配線相交，其中該基板上由每一對資料配線以及兩相鄰的掃描配線所圍成的區域被定義為一畫素區；多條共用配線，配置於該基板上並連接到一共用電壓源，該些共用配線實質上相互平行並對應於該些成對的資料配線，每一共用配線位於所對應的該第一資料配線與該第二資料配線之間，以將每一畫素區分為一第一次畫素區以及一第二次畫素區，其中該第一次畫素區位於該第一資料配線與該共用配線之間，而該第二次畫素區位於該第二資料配線與該共用配線之間，且該共用配線在平行於該第一資料配線的延伸方向上為一連續圖案；多個第一主動元件，配置於該基板上並分別位於 該些第一次畫素區內，每一第一主動元件電性連接至所對應的該掃描配線以及該第一資料配線；多個第二主動元件，配置於該基板上並分別位於該些第二次畫素區內，每一第二主動元件電性連接至所對應的該掃描配線以及該第二資料配線；多個第一畫素電極，分別位於該些第一次畫素區內，並電性連接至所對應的該第一主動元件，其中每一第一畫素電極與所對應的該共用配線有部分重疊；多個第二畫素電極，分別位於該些第二次畫素區內，並電性連接至所對應的該第二主動元件，其中每一第二畫素電極與所對應的該共用配線有部分重疊；一對向基板；以及一顯示介質層，配置於該主動元件陣列基板與該對向基板之間。
16. 如申請專利範圍第15項所述之顯示面板，其中每一畫素區內的該第一主動元件以及該第二主動元件是以所對應的該共用配線為中心軸而呈鏡像配置於該共用配線的相對兩側。
17. 如申請專利範圍第15項所述之顯示面板，其中該些共用配線、該些第一資料配線以及該些第二資料配線位於同一膜層。
18. 如申請專利範圍第15項所述之顯示面板，其中該主動元件陣列基板更包括：多條第一分支配線，分別位於該些第一次畫素區內， 並且分別電性連接至所對應的該些共用配線，其中每一第一分支配線繞行所對應的該第一畫素電極的邊緣，且該第一分支配線與該第一畫素電極有部分重疊；以及多條第二分支配線，分別位於該些第二次畫素區內，並且分別電性連接至所對應的該些共用配線，其中每一第二分支配線繞行所對應的該第二畫素電極的邊緣，且該第二分支配線與該第二畫素電極有部分重疊。
19. 如申請專利範圍第18項所述之顯示面板，其中每一畫素區內的該第一分支配線以及該第二分支配線是以所對應的該共用配線為中心軸而呈鏡像配置於該共用配線的相對兩側。
20. 如申請專利範圍第18項所述之顯示面板，其中每一第一分支配線或每一第二分支配線是由所對應的該共用配線向外延伸所形成。
21. 如申請專利範圍第15項所述之顯示面板，其中每一第一主動元件或每一第二主動元件為一薄膜電晶體。
22. 如申請專利範圍第15項所述之顯示面板，其中該對向基板為一彩色濾光基板。
23. 如申請專利範圍第15項所述之顯示面板，其中該顯示介質層為一液晶層。
24. 一種顯示裝置，包括：如申請專利範圍第15項所述之顯示面板；以及一背光模組，配置於該顯示面板旁，以提供一背光源至該顯示面板。