[go: up one dir, main page]

TWI401869B - 單鐵芯雙相功率因數修正裝置及其驅動方法 - Google Patents

單鐵芯雙相功率因數修正裝置及其驅動方法 Download PDF

Info

Publication number
TWI401869B
TWI401869B TW098132552A TW98132552A TWI401869B TW I401869 B TWI401869 B TW I401869B TW 098132552 A TW098132552 A TW 098132552A TW 98132552 A TW98132552 A TW 98132552A TW I401869 B TWI401869 B TW I401869B
Authority
TW
Taiwan
Prior art keywords
signal
power factor
energy storage
output
factor correction
Prior art date
Application number
TW098132552A
Other languages
English (en)
Other versions
TW201112596A (en
Original Assignee
Univ Nat Taiwan Science Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Taiwan Science Tech filed Critical Univ Nat Taiwan Science Tech
Priority to TW098132552A priority Critical patent/TWI401869B/zh
Publication of TW201112596A publication Critical patent/TW201112596A/zh
Application granted granted Critical
Publication of TWI401869B publication Critical patent/TWI401869B/zh

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Description

單鐵芯雙相功率因數修正裝置及其驅動方法
一種功率因數修正裝置,尤其是指一種單鐵芯且雙相的功率因數修正裝置,以及其驅動的方法。
功率因數修正器(power factor corrector,PFC)常見之操作模式有連續導通模式(continuous conduction mode,CCM)、不連續導通模式(discontinuous conduction mode,DCM)、與邊界導通模式(temporary mode,TM)等,皆有其各自適合之運用場合。
其中,不連續導通模式與邊界導通模式應用在低功率的情況下較為合適,因為其低電感量和輸出二極體零電流截止的特性,能夠減少低負載時的開關損耗(switching loss),提升整體轉換效率。
而若將邊界導通模式與不連續導通模式運用在功率因數修正器的中功率或高功率場合時,隨之增加的電感峰值電流除了會產生電磁干擾(EMI)問題外,亦會加大開關單元與輸出二極體之電流應力,並同時增加開關單元的導通損耗與開關損耗,造成整體轉換效率的降低以及電路體積與成本的增加。因此,便衍生出了雙相交錯式的功率因數修正器,來克服上述之問題。
雙相交錯式的功率因數修正器是由兩組轉換器並聯所組成,透過兩組轉換器之開關單元交錯(interleaved)導通的控制方式,除了能提升輸出至負載的功率外,其輸入與輸出電流可由各單相功率因數修正器所均分,提升整體轉換效率。此外,交錯式之電感電流能降低輸入與輸出電流漣波量(current ripple),如此不僅能減少輸入電流的總諧波失真率(total harmonic distortion,THD),亦能降低輸出電容量。但其兩組由各自的鐵芯獨立繞製的儲能電感,會增加整體電路的體積以及製造的成本。
有鑑於此,本發明所要解決的技術問題在於,提供一種單鐵芯雙相功率因數修正裝置,透過將兩儲能電感耦合繞製於同一鐵芯上,使得電路體積以及製造成本降低。
為了達到上述目的,根據本發明的一方案,提供一種單鐵芯雙相功率因數修正裝置,接收一輸入電壓並產生一輸出電壓,裝置包括有一第一轉換模組、一第二轉換模組、一輸出電容以及一驅動單元。其中第一轉換模組,又包含有一第一儲能電感、一第一輸出二極體和一第一開關單元,而第二轉換模組則包含有一第二儲能電感、一第二輸出二極體和一第二開關單元。
第一轉換模組與第二轉換模組互相並聯,其中第一儲能電感與第二儲能電感耦接於輸入電壓,用來作能量的儲存與釋放,以產生輸出電壓,特別的是,第一儲能電感和第二儲能電感是繞製於同一鐵芯上。第一輸出二極體耦接於第一儲能電感,而第二輸出二極體則耦接於第二儲能電感。又,第一開關單元耦接於第一儲能電感及第一輸出二極體,而第二開關單元耦接於第二儲能電感及第二輸出二極體。
另外,驅動單元是用來分別控制第一開關單元及第二開關單元的導通或截止,使功率因數修正裝置運作於不連續導通模式或邊界導通模式之下,並能達到電壓轉換以及功率因數修正的功效。
根據本發明的另一方案,提供一種單鐵芯雙相功率因數修正裝置的驅動方法,該單鐵芯雙相功率因數修正裝置有一輸出電容以及一驅動單元。該單鐵芯雙相功率因數修正裝置提供有一第一轉換模組,包含有一第一儲能電感以及一第一開關單元;以及一第二轉換模組,包含有一第二儲能電感和一第二開關單元,其中第一儲能電感和第二開關單元是耦合於同一鐵芯。
驅動方法包含有:驅動單元導通第一開關單元,使第一儲能電感和第二儲能電感儲能,並使輸出電容供應能量給負載。然後,驅動單元會截止第一開關單元,使第一儲能電感和第二儲能電感釋放能量給輸出電容和負載,該第一儲能電感和第二儲能電感能量會完全釋放。接著,驅動單元導通第二開關單元,使第一儲能電感和第二儲能電感儲能,並使輸出電容供應能量予負載,而接下來驅動單元截止第二開關單元,使第一儲能電感和該第二儲能電感釋放能量給輸出電容和負載,同樣的,第一儲能電感和第二儲能電感的能量會完全釋放。
驅動單元會擷取功率因數修正裝置的輸出電壓或是開關的跨壓等,並據以控制第一開關單元和第二開關單元導通與截止的時間長短,使功率因數修正裝置運作於不連續導通模式或邊界導通模式之下。
藉由提供雙相的功率因數修正器並將雙相電感耦合繞製於同一鐵芯上,以提昇功率因數與功率密度、降低輸出電容量、增加輸出的負載功率、減少輸入/輸出電流漣波與均分輸入/輸出電流量、以及降低電路體積與製造成本。此外,減半之責任週期能降低開關導通損耗與電感繞組之匝數與線徑,更有助於電路體積之縮小化。
以上之概述與接下來的實施例,皆是為了進一步說明本發明之技術手段與達成功效,然所敘述之實施例與圖式僅提供參考說明用,並非用來對本發明加以限制者。
請參照第一A圖,為單鐵芯雙相功率因數修正裝置的一種實施例之電路圖,接收輸入電壓Vin 並產生輸出電壓Vo 供應給負載RL ,其包含有第一轉換模組10、第二轉換模組20、輸出電容Co 以及驅動單元40。第一轉換模組10中又包含有第一儲能電感L1、第一開關單元S1以及第一輸出二極體D1;而第二轉換模組20則包含有第二儲能電感L2、第二開關單元S2以及第二輸出二極體D2。
值得一提的是,第一儲能電感L1的第一繞組N1以及第二儲能電感L2的第二繞組N2是耦合繞製於同一鐵芯30,可以是如第一B圖所示的繞線形式,或是繞製於EE core、EI core等任何的鐵芯繞製形式,並不限定於此。而原則上只要第一繞組N1和第二繞組N2的匝數相等,即可得到電感值相等的第一儲能電感L1和第二儲能電感L2。如此一來,第一轉換模組10與第二轉換模組20便會均分承受輸入電流與輸出電流。而其中第一儲能電感L1與第二儲能電感L2會同時儲能與放電,並且因為鐵芯30的共用,功率因數修正裝置的體積以及製造成本便可降低,實現電路的縮小化。
接著請參閱第二A圖到第二C圖,為單鐵芯雙相功率因數修正裝置的一種實施例之運作示意圖,其運作於邊界導通模式。並請配合參照第三圖的波形圖,其中,VGS1 和VGS2 分別為第一開關單元S1及第二開關單元S2的驅動電壓也就是第一控制訊號VGS1 以及第二控制訊號VGS2 ,高準位時開關導通,反之則截止;iL1 和iL2 分別為流經第一儲能電感L1及第二儲能電感L2電流;iS1 和iS2 分別為流經第一開關單元S1及第二開關單元S2的電流;iD1 和iD2 分別為流經第一輸出二極體D1及第二輸出二極體D2的電流;i1和i2分別為輸入第一轉換模組10及第二轉換模組20的電流;VDS1 和VDS2 分別為第一開關單元S1及第二開關單元S2的開關跨壓;而iLm 為流經第一開關單元S1或第二開關單元S2的電流峰值。
如第二A圖所示,為第三圖的時間t0 到時間t1 期間,單鐵芯雙相功率因數修正裝置的運作示意圖。首先驅動單元40會將第一開關單元S1導通,第二開關單元S2保持截止,如第三圖的第一控制訊號VGS1 及第二控制訊號VGS2 波形所示。此時,第一轉換模組10中,第一繞組N1跨一打點為正之輸入電壓Vin ,使第一儲能電感L1進行儲能。因此,第一儲能電感L1的電流線性上升,第一輸出二極體D1被逆偏截止,如第三圖中iL1 及iD1 的波形圖所示。
而在第二轉換模組20中,第二開關單元S2保持截止,第二繞組N2耦合第一繞組N1之輸入電壓Vin ,一樣打點為正,故第二儲能電感L2亦進行儲能,第二儲能的電流線性上升,如第三圖中iL2 波形圖所示。iL2 的電流路徑為從第二繞組N2非打點處流入,因此,第一繞組N1會耦合到此電流,從打點處流入。由於第二輸出二極體D2被逆偏截止,且第一開關單元S1的開關跨壓VDS1 與第二開關單元S2的開關跨壓VDS2 為零,因此負載RL 所需的能量由輸出電容Co 提供。
接著請參照第二B圖,為第三圖的時間t1 到t2 期間,單鐵芯雙相功率因數修正裝置的運作示意圖。第一開關單元S1導通一段時間之後便被截止,此時在第一轉換模組10中,第一輸出二極體D1會順偏導通,使第一儲能電感L1釋放能量給輸出電容Co 與負載RL ,其中第一繞組N1跨一打點為負之電壓(Vo -Vin )。
而在第二轉換模組20中,第二開關單元S2依然維持截止狀態,第二繞組N2耦合第一繞組N1之跨壓(Vo -Vin ),一樣打點為負,故第二輸出二極體D2被順偏導通而使第二儲能電感L2亦釋放能量給輸出電容Co 與負載RL 。因此,第一儲能電感L1的電流iL1 與第二儲能電感L2的電流iL2 皆呈線性下降,如第三圖中所示,直到時間t2 時第一儲能電感L1與第二儲能電感L2釋能完畢,iL1 與iL2 下降至零。
然後請參照第二C圖,為第三圖的時間t2 到t3 期間,單鐵芯雙相功率因數修正裝置的運作示意圖。當第一儲能電感L1以及第二儲能電感L2電力釋放完畢之後,在第一轉換模組10中的第一開關單元S1依然截止,而此時因為第一儲能電感L1釋能完畢,流經第一輸出二極體D1的電流iD1 也同時降為零,故第一輸出二極體D1自然具有零電流切換截止的機制。而在第二轉換模組20中,第二開關單元S2依然截止,同樣的,第二輸出二極體D2因第二儲能電感L2的電流iL2 下降至零,故亦自然具有零電流切換截止的機制,此時即由輸出電容Co 作負載RL 的供電。
在時間t2 到t3 期間,第一轉換模組10中,其輸入電壓Vin 、第一儲能電感L1與第二儲能電感L2並聯形成之等效電感(L1//L2)、以及第一開關單元S1的寄生電容CS1 會產生串聯共振的現象。同樣地,第二轉換模組20中,輸入電壓Vin 、該等效電感(L1//L2)與第二開關單元S2的寄生電容CS2 也會產生串聯共振。故第一開關單元S1的開關跨壓VDS1 與第二開關單元S2的開關跨壓VDS2 會同時振盪下降,當下降至波谷時,經由驅動單元40檢測到此波谷電壓低於其預設之參考電壓準位時,便觸發第二開關單元S2導通,達到波谷切換的機制,降低第二開關單元S2的切換損失,進入下一半的開關切換週期(也就是如第三圖所示,經過時間t3 、t4 、t5 一直回到t0 ,完成整個開關切換的週期),其運作流程與前述導通第一開關單元S1的流程相同。如此一來,功率因數修正裝置便可運作在邊界導通模式之下。且第一開關單元S1與第二開關單元S2皆具波谷切換,以及第一輸出二極體D1與第二輸出二極體D2皆具自然零電流截止的特性,能減少切換損失,提升整體轉換效率。
在本實施例中,驅動單元40為一零電流偵測控制器,採用的是晶片UCC28060,並另外搭配如第四圖所示之電路,來作第一開關單元S1和第二開關單元S2的驅動控制。由於晶片UCC28060本身為邊界導通模式雙相交錯式功率因數修正器用的控制器,第一轉換模組10與第二轉換模組20透過各自的零電流偵測與來決定開關單元何時導通。但運用在本發明的單鐵芯雙相功率因數修正裝置時,從第三圖可得知,第一開關單元S1的開關跨壓VDS1 與第二開關單元S2的開關跨壓VDS2 兩者波形是相同的,故不可直接使用晶片UCC28060內建之零電流偵測電路,因為會造成兩個開關單元S1和S2同相導通的誤動作。因此便需加入第四圖自製的零電流偵測電路。
請參照第四圖,經由繞製在鐵芯30的零電流偵測繞組Nzcd,來擷取偵測訊號ZCD,透過第一正反器11與第一反及閘13、第二正反器21與第二反及閘23,以及訊號延遲單元31,來產生兩負緣交錯之第一零電流偵測訊號ZCD1與第二零電流偵測訊號ZCD2,並傳送至晶片UCC28060內建之零電流偵測電路。其中,第一正反器11和第二正反器21為D型正反器,分別耦接於零電流偵測繞組Nzcd,以接收偵測訊號ZCD,而該訊號延遲單元31同樣耦接於該零電流偵測繞組Nzcd,並接收偵測訊號ZCD。另外,第一反及閘13耦接於第一正反器11以及訊號延遲單元31,以產生第一零電流偵測訊號ZCD1,而該第二反及閘23則耦接於第二正反器21以及訊號延遲單元31,以產生第二零電流偵測訊號ZCD2。
第四圖中的電路共分成四種動作模式,模式一是偵測訊號ZCD由High邏輯變Low邏輯時,第一零電流偵測訊號ZCD1由High邏輯變Low邏輯,而第二零電流偵測訊號ZCD2則保持High邏輯;模式二是偵測訊號ZCD由Low邏輯變High邏輯時,第一零電流偵測訊號ZCD1由Low邏輯變High邏輯,而第二流電流偵測訊號ZCD2則保持High邏輯;模式三是偵測訊號ZCD再次由High邏輯變Low邏輯時,第一零電流偵測訊號ZCD1保持High邏輯,而第二零電流偵測訊號ZCD2則由High邏輯變Low邏輯;模式四為偵測訊號ZCD再次由Low邏輯變High邏輯時,第一零電流偵測訊號ZCD1保持High邏輯,而第二零電流偵測訊號ZCD2則由Low邏輯變High邏輯;最後,再回到模式一進入下一開關切換週期,如此一直循環。
由上述第四圖之電路的動作模式分析,可得知在一個開關切換週期內,偵測訊號ZCD會有兩次由High邏輯轉變為Low邏輯。在模式一時,第一零電流偵測訊號ZCD由High邏輯變Low邏輯,而第二零電流偵測訊號ZCD2則保持High邏輯不變,因此晶片UCC28060內建之零電流偵測電路便會產生第一控制訊號VGS1 使第一開關單元S1導通,第二開關單元S2則保持截止。反之,在模式三時,第二零電流偵測訊號ZCD2由High邏輯變Low邏輯,而第一零電流偵測訊號ZCD1則保持High邏輯不變,因此晶片UCC28060內建之零電流偵測電路便會產生第二控制訊號VGS2 使第二開關單元S2導通,第一開關單元S1則保持截止。如此一來,便能確保雙相開關單元不會有同時導通之狀態,並且使功率因數修正裝置運作於邊界導通模式。
請參照第五圖,為單鐵芯雙相功率因數修正裝置的驅動方法的一種實施例之流程圖,利用驅動單元40使該單鐵芯雙相功率因數修正裝置運作於邊界導通模式。首先,驅動單元40先導通第一開關單元S1,使第一儲能電感L1和第二儲能電感L2儲能,並使輸出電容Co 供應能量予負載RL (S501)。經過一預設導通時間之後,驅動單元40便截止第一開關單元S1,使第一儲能電感L1和第二儲能電感L2釋放能量給輸出電容Co 以及負載RL (S503)。
在第一儲能電感L1和第二儲能電感L2的能量釋放完畢之後,第一開關單元S1的開關跨壓VDS1 和第二開關單元S2的開關跨壓VDS2 便會產生諧振的現象。因此,驅動單元40便偵測開關跨壓VDS1 或VDS2 (S505),並據以控制第二開關單元S2的導通。當開關跨壓VDS1 或VDS2 震盪到谷底時,驅動單元40便導通第二開關單元S2,使第一儲能電感L1和第二儲能電感L2儲能,並使輸出電容Co 供應能量予負載RL (S507)。同樣的,經由設定預設導通時間,來截止第二開關單元S2,使第一儲能電感L1和第二儲能電感L2釋放能量給輸出電容Co 以及負載RL (S509)。
請參照第六圖,為將單鐵芯雙相功率因數修正裝置驅動於不連續導通模式的一種實施例之波形圖,其運作流程與前述第二A圖到第二C圖的敘述相較,不同的地方在於,不連續導通模式的驅動單元40為PWM控制器,是擷取輸出電壓Vo ,並依據輸出電壓Vo 產生第一控制訊號VGS1 以及第二控制訊號VGS2 來分別控制第一開關單元S1和第二開關單元S2的導通或截止,作定頻的工作週期(duty cycle)調變,使輸出電壓Vo 能夠有穩壓的效果,並使功率因數修正裝置能夠運作於不連續導通模式,輸入電流自然追隨輸入弦波電壓,達到自然功率因數修正功能。在本實施例中,該驅動單元40可以是晶片TL494控制器,將輸出控制(OC)腳位接至參考電壓輸出(Vref)腳位,如此便能使第一開關單元S1與第二開關單元S2在一個開關切換週期內輪流導通。
請參照第七圖,為單鐵芯雙相功率因數修正裝置的驅動方法的一種實施例之流程圖,使該單鐵芯雙相功率因數修正裝置能夠運作於不連續導通模式。其中,驅動單元40會擷取功率因數修正裝置的輸出電壓Vo (S701),來據以決定第一開關單元S1和第二開關單元S2的工作週期。接著,驅動單元40便導通第一開關單元S1,使第一儲能電感L1和第二儲能電感L2儲能,並使輸出電容Co 供應能量予負載RL (S703)。驅動單元40依據輸出電壓Vo 來控制截止第一開關單元S1,使第一儲能電感L1和第二儲能電感L2釋放能量給輸出電容Co 以及負載RL (S705)。
在第一儲能電感L1和第二儲能電感L2的能量釋放完畢之後,第一開關單元S1的開關跨壓VDS1 和第二開關單元S2的開關跨壓VDS2 便會產生諧振的現象。接著驅動單元40再依據所擷取的輸出電壓Vo 來導通第二開關單元S2,使第一儲能電感L1和第二儲能電感L2再次儲能,並使輸出電容Co 供應能量予負載RL (S707),最後,同樣依據輸出電壓Vo 作第二開關單元S2工作週期的調整,來據以截止第二開關單元S2(S709),完成一個開關切換週期驅動流程,並使該單鐵芯雙相功率因數修正裝置運作於不連續導通模式之下。
綜上所述,藉由將兩組運作於不連續導通模式或邊界導通模式的功率因數修正器以提升輸出功率,使其能夠運用在較高功率的場合,並將雙相的儲能電感耦合在同一鐵芯內,藉此達到減少輸入電流漣波、降低電路體積、提昇功率因數與功率密度,並降低輸出電容量的功效。此外,減半之責任週期能降低開關導通損耗與電感繞組之匝數與線徑,更有助於電路體積之縮小化。
以上所述為本發明的具體實施例之說明與圖式,而本發明之所有權利範圍應以下述之申請專利範圍為準,任何在本發明之領域中熟悉該項技藝者,可輕易思及之變化或修飾皆可涵蓋在本案所界定之專利範圍之內。
10...第一轉換模組
11...第一正反器
13...第一反及閘
20...第二轉換模組
21...第二正反器
23...第二反及閘
30...鐵芯
31...訊號延遲單元
40...驅動單元
N1...第一繞組
N2...第二繞組
Nzcd...零電流偵測繞組
L1...第一儲能電感
L2...第二儲能電感
D1...第一輸出二極體
D2...第二輸出二極體
S1...第一開關單元
S2...第二開關單元
CS1 、CS2 ...寄生電容
Co ...輸出電容
RL ...負載
S501~S509...流程圖步驟說明
S701~S709...流程圖步驟說明
第一A圖為本發明單鐵芯雙相功率因數修正裝置的一種實施例之電路圖;
第一B圖為第一A圖之雙相儲能電感繞製於同一鐵芯之示意圖;
第二A圖、第二B圖與第二C圖為本發明單鐵芯雙相功率因數修正裝置運作流程的一種實施例之示意圖;
第三圖為本發明單鐵芯雙相功率因數修正裝置運作於邊界導通模式的一種實施例之波形圖;
第四圖為本發明單鐵芯雙相功率因數修正裝置的驅動單元的一種實施例之示意圖;
第五圖為本發明單鐵芯雙相功率因數修正裝置的驅動方法的一種實施例之流程圖;
第六圖為本發明單鐵芯雙相功率因數修正裝置運作於不連續導通模式的一種實施例之波形圖;及
第七圖為本發明單鐵芯雙相功率因數修正裝置的驅動方法的一種實施例之流程圖。
10...第一轉換模組
20...第二轉換模組
30...鐵芯
40...驅動單元
N1...第一繞組
N2...第二繞組
L1...第一儲能電感
L2...第二儲能電感
D1...第一輸出二極體
D2...第二輸出二極體
S1...第一開關單元
S2...第二開關單元
CS1 、CS2 ...寄生電容
Co ...輸出電容
RL ...負載

Claims (16)

  1. 一種單鐵芯雙相功率因數修正裝置,係接收一輸入電壓並產生一輸出電壓,包括:一第一轉換模組,其中包含:一第一儲能電感,耦接於該輸入電壓,係以作能量的儲存與釋放,以產生該輸出電壓;一第一輸出二極體,耦接於該第一儲能電感;一第一開關單元,耦接於該第一儲能電感及該第一輸出二極體;一第二轉換模組,與該第一轉換模組並聯,其中包含:一第二儲能電感,耦接於該輸入電壓,係以作能量的儲存與釋放,以產生該輸出電壓;一第二輸出二極體,耦接於該第二儲能電感;一第二開關單元,耦接於該第二儲能電感及該第二輸出二極體;一輸出電容,與該第一轉換模組及該第二轉換模組並聯,係以作能量的儲存與釋放,以產生該輸出電壓;以及一驅動單元,耦接於該第一開關單元以及該第二開關單元,係以分別控制該第一開關單元和該第二開關單元的導通或截止;其中該第一儲能電感及該第二儲能電感係耦合於同一鐵芯,藉此減少輸入電流漣波、降低電路體積、提昇功率因數與功率密度,並降低輸出電容量。
  2. 如申請專利範圍第1項所述的單鐵芯雙相功率因數修正裝置,其中該驅動單元為一零電流偵測控制器,係將該單鐵芯雙相功率因數修正裝置驅動於一邊界導通模式。
  3. 如申請專利範圍第2項所述的單鐵芯雙相功率因數修正裝置,其中該零電流偵測控制器包含有:一零電流偵測繞組,係繞製於該鐵芯,以擷取一偵測訊號;一第一正反器,耦接於該零電流偵測繞組,該第一正反器以時脈輸入端接收該偵測訊號,且該第一正反器的反向輸出端的訊號係迴授至該第一正反器的輸入端;一第二正反器,耦接於該零電流偵測繞組,該第二正反器以時脈輸入端接收該偵測訊號,且該第二正反器的反向輸出端的訊號係迴授至該第二正反器的輸入端;一訊號延遲單元,耦接於該零電流偵測繞組,係以延遲該偵測訊號;一第一反及閘,耦接於該第一正反器及該訊號延遲單元,係接收該第一正反器的反向輸出端的訊號,和該訊號延遲單元的輸出訊號,並據以產生一第一零電流偵測訊號;以及一第二反及閘,耦接於該第二正反器及該訊號延遲單元,係接收該第二正反器的反向輸出端的訊號,和該訊號延遲單元的輸出訊號,並據以產生一第二零電流偵測訊號。
  4. 如申請專利範圍第3項所述的單鐵芯雙相功率因數修正裝置,其中該偵測訊號為該第一開關單元或該第二開關單元的一開關跨壓。
  5. 如申請專利範圍第3項所述的單鐵芯雙相功率因數修正裝置,其中該零電流偵測控制器係依據該第一零電流偵測訊號,產生一第一控制訊號以控制該第一開關單元的導通或截止;而該零電流偵測控制器更依據該第二零電流偵測訊號,產生一第二控制訊號以控制該第二開關單元的導通或截止。
  6. 如申請專利範圍第1項所述的單鐵芯雙相功率因數修正裝置,其中該驅動單元為一PWM控制器,係將該單鐵芯雙相功率因數修正裝置驅動於一不連續導通模式。
  7. 如申請專利範圍第6項所述的單鐵芯雙相功率因數修正裝置,其中該PWM控制器係擷取該單鐵芯雙相功率因數修正裝置的該輸出電壓來作脈寬調變,並產生一第一控制訊號以控制該第一開關單元,以及產生一第二控制訊號以控制該第二開關單元,以穩定該輸出電壓。
  8. 一種單鐵芯雙相功率因數修正裝置的驅動方法,該單鐵芯雙相功率因數修正裝置包含一輸出電容、一驅動單元、一第一轉換模組、一第二轉換模組,其中該第一轉換模組包含有一第一儲能電感以及一第一開關單元,該第二轉換模組包含有一第二儲能電感以及一第二開關單元,該方法包括:導通該第一開關單元,使該第一儲能電感和該第二儲能電感儲能,並使該輸出電容供應能量予一負載;截止該第一開關單元,使該第一儲能電感和該第二儲能電感釋放能量給該輸出電容和該負載;導通該第二開關單元,使該第一儲能電感和該第二儲能電感儲能,並使該輸出電容供應能量予該負載;以及截止該第二開關單元,使該第一儲能電感和該第二儲能電感釋放能量給該輸出電容和該負載;其中該第一儲能電感與該第二儲能電感係耦合於同一鐵芯,藉此減少輸入電流漣波、降低電路體積、提昇功率因數與功率密度,並降低輸出電容量。
  9. 如申請專利範圍第8項所述的單鐵芯雙相功率因數修正裝置的驅動方法,其中該第一開關單元與該第二開關單元是以該驅動單元作導通或截止的控制。
  10. 如申請專利範圍第8項所述的單鐵芯雙相功率因數修正裝置的驅動方法,其中該驅動單元係為一零電流偵測控制器,係將該單鐵芯雙相功率因數修正裝置驅動於一邊界導通模式。
  11. 如申請專利範圍第10項所述的單鐵芯雙相功率因數修正裝置的驅動方法,其中該零電流偵測控制器包含有:一零電流偵測繞組,係繞製於該鐵芯,以擷取一偵測訊號;一第一正反器,耦接於該零電流偵測繞組,該第一正反器以時脈輸入端接收該偵測訊號,且該第一正反器的反向輸出端的訊號係迴授至該第一正反器的輸入端;一第二正反器,耦接於該零電流偵測繞組,該第二正反器以時脈輸入端接收該偵測訊號,且該第二正反器的反向輸出端的訊號係迴授至該第二正反器的輸入端;一訊號延遲單元,耦接於該零電流偵測繞組,係以延遲該偵測訊號;一第一反及閘,耦接於該第一正反器及該訊號延遲單元,係接收該第一正反器的反向輸出端的訊號,和該訊號延遲單元的輸出訊號,並據以產生一第一零電流偵測訊號;以及一第二反及閘,耦接於該第二正反器及該訊號延遲單元,係接收該第二正反器的反向輸出端的訊號,和該訊號延遲單元的輸出訊號,並據以產生一第二零電流偵測訊號。
  12. 如申請專利範圍第11項所述的單鐵芯雙相功率因數修正裝置的驅動方法,其中該偵測訊號係該第一開關單元或該第二開關單元的一開關跨壓。
  13. 如申請專利範圍第11項所述的單鐵芯雙相功率因數修正裝置的驅動方法,其中該零電流偵測控制器係依據該第一零電流偵測訊號,產生一第一控制訊號以控制該第一開關單元的導通或截止;而該零電流偵測控制器更依據該第二零電流偵測訊號,產生一第二控制訊號以控制該第二開關單元的導通或截止。
  14. 如申請專利範圍第10項所述的單鐵芯雙相功率因數修正裝置的驅動方法,其中該第一開關單元以及該第二開關單元的導通時間長短,係為固定的一預設導通時間。
  15. 如申請專利範圍第8項所述的單鐵芯雙相功率因數修正裝置的驅動方法,其中該驅動單元為一PWM控制器,係將該單鐵芯雙相功率因數修正裝置驅動於一不連續導通模式。
  16. 如申請專利範圍第15項所述的單鐵芯雙相功率因數修正裝置的驅動方法,其中該PWM控制器係擷取該單鐵芯雙相功率因數修正裝置的一輸出電壓,並分別控制該第一開關單元以及該第二開關單元的導通或截止,以穩定該輸出電壓。
TW098132552A 2009-09-25 2009-09-25 單鐵芯雙相功率因數修正裝置及其驅動方法 TWI401869B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098132552A TWI401869B (zh) 2009-09-25 2009-09-25 單鐵芯雙相功率因數修正裝置及其驅動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098132552A TWI401869B (zh) 2009-09-25 2009-09-25 單鐵芯雙相功率因數修正裝置及其驅動方法

Publications (2)

Publication Number Publication Date
TW201112596A TW201112596A (en) 2011-04-01
TWI401869B true TWI401869B (zh) 2013-07-11

Family

ID=44909316

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098132552A TWI401869B (zh) 2009-09-25 2009-09-25 單鐵芯雙相功率因數修正裝置及其驅動方法

Country Status (1)

Country Link
TW (1) TWI401869B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428922A (zh) * 2001-12-28 2003-07-09 深圳市中兴通讯股份有限公司上海第二研究所 功率因数校正的方法及其装置
TW200636420A (en) * 2004-12-14 2006-10-16 Int Rectifier Corp An EMI noise reduction circuit and method for bridgeless PFC circuit
TW200643679A (en) * 2005-03-31 2006-12-16 Int Rectifier Corp Bridgeless boost converter with pfc circuit
TWI305078B (zh) * 2003-08-11 2009-01-01 Delta Electronics Inc
TW200938988A (en) * 2008-03-11 2009-09-16 Delta Electronics Inc Bridgeless PFC for critical conduction mode and controlling method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428922A (zh) * 2001-12-28 2003-07-09 深圳市中兴通讯股份有限公司上海第二研究所 功率因数校正的方法及其装置
TWI305078B (zh) * 2003-08-11 2009-01-01 Delta Electronics Inc
TW200636420A (en) * 2004-12-14 2006-10-16 Int Rectifier Corp An EMI noise reduction circuit and method for bridgeless PFC circuit
TW200643679A (en) * 2005-03-31 2006-12-16 Int Rectifier Corp Bridgeless boost converter with pfc circuit
TW200938988A (en) * 2008-03-11 2009-09-16 Delta Electronics Inc Bridgeless PFC for critical conduction mode and controlling method thereof

Also Published As

Publication number Publication date
TW201112596A (en) 2011-04-01

Similar Documents

Publication Publication Date Title
CN106169872B (zh) 双向直流至直流变换器
Moon et al. A new control method of interleaved single-stage flyback AC–DC converter for outdoor LED lighting systems
CN106936319B (zh) 一种隔离型三端口双向dc-dc变换器
CN110168896A (zh) Dc到dc变流器和控制方法
CN104010421B (zh) 一种用于led驱动电路的恒流输出控制装置
CN103414342A (zh) 动态电压调节开关变换器的定频恒定通断时间控制方法
CN104868725A (zh) 一种升压型非隔离三端口直流变换器及其控制方法
CN102348319A (zh) 发光二极管灯驱动电源
Pedersen et al. Self-oscillating galvanic isolated bidirectional very high frequency dc-dc converter
CN107493017A (zh) 一种基于cllc的多端口双向dcdc变换器拓扑
Nouri et al. A semiquadratic trans-inverse high step-up DC–DC converter for renewable energy applications
CN110212764A (zh) 一种适用于数据中心电压调节模块的非隔离直流斩波电路
CN104283419A (zh) 一种带有开关电容和耦合电感的二次型高增益升压变换器
CN204168146U (zh) 一种dc-dc推挽电路
CN111934568B (zh) 一种上下交替辅助换流的无桥双Boost功率因数校正整流器
CN106899207A (zh) 高变比直流降压变换器的改进型恒定导通时间控制方法
CN107105543B (zh) 一种背光led驱动电路
CN202679243U (zh) 主开关管驱动损耗小的BJT型自激式Buck变换器
CN106787751A (zh) 轻载模式下的高效移相全桥电路
CN102820780A (zh) 主开关管驱动损耗小的BJT型自激式Zeta变换器
CN102299632A (zh) 一种Buck-Boost直流变换器
CN202310215U (zh) 发光二极管灯驱动电源
CN105186879B (zh) 一种双向高增益非隔离变换器及其控制方法
TWI401869B (zh) 單鐵芯雙相功率因數修正裝置及其驅動方法
CN207460002U (zh) 一种宽输入范围的级联两级式直流变换器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees