[go: up one dir, main page]

TWI499218B - 用以校準具有多個通道之管線類比至數位轉換器的方法與裝置 - Google Patents

用以校準具有多個通道之管線類比至數位轉換器的方法與裝置 Download PDF

Info

Publication number
TWI499218B
TWI499218B TW102105582A TW102105582A TWI499218B TW I499218 B TWI499218 B TW I499218B TW 102105582 A TW102105582 A TW 102105582A TW 102105582 A TW102105582 A TW 102105582A TW I499218 B TWI499218 B TW I499218B
Authority
TW
Taiwan
Prior art keywords
output
digital
channel
analog
code
Prior art date
Application number
TW102105582A
Other languages
English (en)
Other versions
TW201340619A (zh
Inventor
Oystein Moldsvor
Original Assignee
Hittite Microwave Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hittite Microwave Corp filed Critical Hittite Microwave Corp
Publication of TW201340619A publication Critical patent/TW201340619A/zh
Application granted granted Critical
Publication of TWI499218B publication Critical patent/TWI499218B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

用以校準具有多個通道之管線類比至數位轉換器的方法與裝置 相關申請案之交互參考
本申請案主張2012年2月14日申請之題為「METHOD AND APPARATUS FOR DIGITAL CALIBRATION OF ANALOG-TO-DIGITAL CONVERTERS HAVING MULTIPLE CHANNELS」之美國臨時專利申請案第61/598,509號之優先權，該美國臨時專利申請案在此係以引用之方式併入。
本申請案大體上係關於類比至數位轉換，且更特定言之，係關於校準具有多個通道之管線類比至數位轉換器(ADC)中之級。
用以在類比至數位轉換中獲得較高信雜比(SNR)的一種有效方式為並列地執行兩個或兩個以上ADC。該等ADC在同一瞬時對一輸入信號取樣，且對該等ADC之數位輸出資料求和。如題為「ADC WITH ENHANCED AND/OR ADJUSTABLE ACCURACY」之PCT公開案第WO 2011/018711號中所論述，已展示，具有兩個並聯ADC在該兩個ADC中之誤差不相關之情況下可能導致SNR增加3 dB。
需要對ADC進行校準以獲得高準確度及線性度。偏移誤差、電容器失配誤差及增益誤差導致ADC中之積分非線性(INL)誤差及微分非線性(DNL)誤差。本文中所揭示之各種實施例係有關用於識別及量化此等誤差以達成校準目的之技術。該等技術可應用於具有並聯連接之兩個或兩個以上管線式ADC之ADC架構。
根據一或多個實施例，提供一種用以判定一管線類比至數位轉換器中之過渡步長以供校準使用之方法。該管線類比至數位轉換器至少具有並聯連接之用於對一輸入類比信號取樣之一第一通道及一第二通道，每一通道包括一或多個串聯連接之類比至數位管線級以及自一管線級接收一輸出電壓之一後端類比至數位轉換器。該方法包括以下步驟：(a)選擇對應於該輸入類比信號之一特定輸入電壓的來自該第二通道之一給定輸出碼或輸出碼之一範圍，該給定輸出碼或輸出碼之該範圍係選擇為在該第一通道之一第一管線級中的一比較器之一過渡頻帶內；(b)每當在該輸入類比信號之取樣期間偵測到來自該第二通道的該給定輸出碼或在輸出碼之該範圍內之一輸出碼時，識別來自該第一通道之該後端類比至數位轉換器之一對應輸出碼以及來自該第一通道之該第一管線級之一對應輸出碼；(c)判定該後端類比至數位轉換器之該等輸出碼是否對應於來自該第一通道之該第一管線級之一第一輸出碼或一第二輸出碼；(d)執行對應於來自該第一通道之該第一管線級之該第一輸 出碼及該第二輸出碼的來自該第一通道之該後端類比至數位轉換器之輸出碼的一統計分析；以及(e)基於對應於來自該第一通道之該第一管線級之該第一輸出碼及該第二輸出碼的來自該第一通道之該後端類比至數位轉換器之該等輸出碼之間的差而判定一過渡步長。
根據一或多個其他實施例，提供一種用以校準一管線類比至數位轉換器之方法。該管線類比至數位轉換器至少具有並聯連接之用於對一輸入類比信號取樣之一第一通道及一第二通道，每一通道包括一或多個串聯連接之類比至數位管線級以及自一管線級接收一輸出電壓之一後端類比至數位轉換器。該方法包括以下步驟：(a)使用來自該等通道中之一者之輸出資料以產生該輸入類比信號電壓之一統計估計；(b)使用該輸入類比信號電壓之該統計估計以估計一或多個其他通道中之管線級之轉移特性的誤差；以及(c)在一校準常式中使用該等估計之誤差以移除該一或多個其他通道中之該等估計之誤差。
根據一或多個其他實施例，提供一種用以判定級增益誤差以供校準一管線類比至數位轉換器使用之方法。該管線類比至數位轉換器至少具有並聯連接之用於對一輸入類比信號取樣之一第一通道及一第二通道，每一通道包括一或多個串聯連接之類比至數位管線級以及一後端類比至數位轉換器。該方法包括以下步驟：(a)選擇對應於該輸入類比信號之特定輸入電壓的來自該第二通道之兩個給定輸出碼；(b)每當在該輸入類比信號之取樣期間偵測到來自 該第二通道之任一給定輸出碼時，識別來自該第一通道之該後端類比至數位轉換器之一對應輸出碼以及來自該第一通道之該類比至數位管線級之一對應輸出電壓；(c)判定對應於來自該第二通道之該兩個給定輸出碼之平均電壓值，且判定對應於來自該第一通道之該後端類比至數位轉換器之該等輸出碼的來自該第一通道之該類比至數位級之平均輸出電壓值；以及(d)基於以下各者而判定一類比至數位轉換器轉移斜率：對應於來自該第二通道之該兩個給定輸出碼的該等平均電壓值之間的差，及對應於來自該第一通道之該後端類比至數位轉換器之該等輸出碼的來自該第一通道之該類比至數位級之該等平均輸出電壓值之間的差。
根據一或多個其他實施例，提供一種用以判定一管線類比至數位轉換器中之級增益誤差以供校準使用之方法。該管線類比至數位轉換器包括一或多個串聯連接之類比至數位管線級以及一後端類比至數位轉換器的至少一通道。該方法包括以下步驟：(a)藉由使用表示來自該後端類比至數位轉換器及一串聯連接之類比至數位管線級之資料之相對權重的係數來組合資料，而產生該類比至數位轉換器之一數位輸出字；(b)量測該類比至數位轉換器輸出中之碼之出現頻率；(c)獲得該串聯連接之類比至數位管線級使值改變所在之過渡步階；以及(d)調整表示資料之相對權重之係數，直至該資料在該過渡步階周圍的碼之範圍上具有某些給定統計性質為止。
A、B‧‧‧輸出值
ADC‧‧‧類比至數位轉換器
BE-ADC‧‧‧後端類比至數位轉換器
CH1、CH2‧‧‧通道
ST1‧‧‧第一級
圖1示意性地說明根據一或多個實施例之具有兩個ADC通道之代表性管線ADC，其用以說明校準技術。
圖2為說明圖1之ADC中的1.5位元管線級之代表性轉移函數的曲線圖。
圖3為說明代表性之理想及非理想ADC轉移曲線的曲線圖。
圖4為ADC在正弦波輸入下之BE-ADC輸出的直方圖。
圖5為完整ADC輸出之直方圖。
圖6為說明具有雜訊臨限電壓之一比較器位準下的代表性之級轉移曲線的曲線圖。
圖7為說明經標記選定輸出碼的圖6之級轉移曲線的曲線圖。
圖8為說明經標記兩個選定輸出碼的圖6之級轉移曲線的曲線圖。
圖9為說明例示性BE-ADC曲線的曲線圖。
圖1示意性地展示根據各種實施例之經提供以說明校準技術的代表性ADC。該ADC包含並聯連接之兩個同等ADC，被稱作通道CH1及CH2。雖然在此圖中展示了兩個通道，但應理解，本文中所描述之技術亦可用於具有兩個以上通道之ADC中。
通道CH1及CH2係相同的，但為出於說明目的而在圖1中以不同方式繪製。具體言之，繪製通道CH1以明確 地展示第一級ST1以及後端ADC(BE-ADC)，儘管未圖示，但第一級ST1以及後端ADC亦存在於CH2中。
該兩個通道CH1及CH2在同一瞬時對同一輸入信號取樣。因此，除雜訊、增益及偏移誤差之外，輸出值A及B應相等。當對A及B求和時，獲得具有較高解析度之新輸出字，此係因為白色雜訊將在該兩個通道之間進行平均。CH1及CH2之數位輸出值為輸入信號之獨立量化值。或者，以統計術語來表示，吾人可假定輸出值A及B為共同類比輸入電壓之統計估計。
出於說明之目的，通道CH1中之級ST1為1.5位元管線級。該級之轉移函數展示於圖2中。圖中之Y軸表示級輸出。對於理想BE-ADC，來自BE-ADC之數位輸出將為ST1級輸出之數位表示。
BE-ADC對由圖2之Y軸表示的級ST1之輸出取樣，該輸出具有特定數目個位元之解析度。級ST1之數位輸出在輸入信號小於-Vref/4時為00，在零輸入周圍時為01，且在輸入高於Vref/4時為10。級殘餘電壓係由ST1傳遞至BE-ADC。數位延遲及求和元件組合BE-ADC之數位輸出與ST1之數位輸出以產生圖1中之通道輸出A。
為了產生ADC輸出，將來自ST1之輸出碼與來自BE-ADC之結果組合以形成筆直的ADC轉移曲線。即使實際實施可變化，但此情形仍可按以下方式來解釋。
對於來自級ST1之輸出碼00，來自BE-ADC之值將減小等於-Vref/4處之過渡步階(transition step)的一定量 的最低有效位元(LSB)。對於碼01，可直接使用來自BE-ADC之碼。對於碼10，值將增加等於Vref/4處之過渡步階的一定量的LSB。此意謂來自ST1之數位資料與BE-ADC資料根據分別來自ST1及BE-ADC之資料之相對權重而組合以產生ADC輸出碼。
對於普通的未校準管線ADC，假設級ST1之增益恰好等於2，且因此，過渡步階應恰好為Vref(+Vref/2至-Vref/2)。換言之，來自ST1之數位資料之相對權重為來自BE-ADC之資料之權重的兩倍。由於電容器失配誤差、不足之放大器增益或偏移誤差，過渡步階可具有不同於理想值之實際值。此情形將導致如圖3中所示(以實例說明)之非理想轉移曲線。
大部分先前技術校準方案涉及獲得過渡步階之大小或與步長有緊密數學關係之相關值。因此，若可量測到過渡步階之大小，則可在大部分已知校準方案中使用過渡步階之大小。量測過渡步階之大小之已知方法可需要其他額外類比電路。此使類比複雜性顯著增加且限制電路之最大操作速度。
另外，校準循環中所量測之值(常常涉及單獨硬體)必須等於正常操作期間所獲得之值。此要求難以達成且在已具挑戰性之設計循環中引入額外困難的驗證步驟。
求出過渡步長誤差
若將正弦波輸入施加至ADC，則BE-ADC之輸出呈現為如圖4之直方圖所示。紅色點對應於當ST1具有碼00 時之資料，綠色點對應於碼01，且藍色點對應於碼10。若考慮來自ST1之該等碼而重建構直方圖，則直方圖將看上去如圖5所示。
在圖5中，紅色點已向左移動(藉由使值減小)，且藍色點已向右移動(藉由使值增加)。若ADC之INL及DNL係理想的，則直方圖中之點密度在直方圖之碼範圍上應為平滑的。自圖中顯而易見，若用於過渡步階之值過高，則紅色及藍色片段將移動得過遠而達到兩側。且對於大的誤差，遺漏碼會出現在直方圖中，且因此，ADC可能具有遺漏碼及總INL誤差。若用於過渡步階之值過低，則碼會被阻塞在過渡步階周圍，此亦導致總INL誤差。
根據一或多個實施例，可監視圖5中之直方圖之過渡步階周圍的區域中之平均總碼密度，且針對過渡步階之各種值來計算該平均總碼密度。如以上段落中所描述，當碼分佈儘可能均勻時，經重建構波之線性度誤差將最小。可能的演算法將為使用圖5之直方圖且針對正好低於過渡步階、正好高於過渡步階以及在過渡步階中間之片段計算每個碼之平均命中次數。圖5中所展示之直方圖根據定義為展示Y軸上之出現頻率對X軸上之ADC輸出碼的曲線圖。該演算法可如下解釋為用於獲得過渡步階，或換言之，在將來自ST1及BE-ADC之資料重新組合成輸出數位字時所使用之ST數位碼之相對權重。提供此解釋僅用於說明判定過渡步階之一般原理，此係因為存在實際實施之若干替代例。
假設碼2500周圍之過渡步階有待判定。接著，獲得碼2000至2100(紅色點)或另一合適碼範圍之出現頻率之平均值。吾人自圖5可瞭解，在此特定情況下，平均值可正好高於50。接著，獲得碼2900至3000(綠色點)或另一合適碼範圍之出現頻率之平均值。在圖5中所展示之情況下，此平均值可為正好低於50。接著，可獲取此等兩個平均值之間的平均值，從而導致接近於50之值。此值因而將表示過渡頻帶周圍(但不包括過渡頻帶)之出現頻率之平均值。
接著，應獲取包括紅色點及綠色點兩者之過渡頻帶(大致為碼2400至碼2600)內之碼之平均值。接著應調整基於ST1及BE-ADC資料來產生數位輸出字之數位重組中所使用的過渡步階，直至過渡頻帶內之平均值等於過渡頻帶周圍(但不包括過渡頻帶)之平均值為止。此等效於獲得過渡步階值，該值使過渡頻帶周圍(包括紅色點及綠色點)之總出現頻率儘可能為線性或平滑的。吾人可瞭解，若過渡步階之值過低，則紅色曲線將不會充分向左移動，且當對紅色點與綠色點求和時，出現頻率在過渡頻帶中將增加。此將使過渡頻帶內之平均值過高。當過渡步階過高時，相反情況將發生。
然而，此演算法將需要輸入信號之某些性質收斂。輸入信號應具有某些性質，以使得輸出直方圖為在低於過渡頻帶、過渡頻帶中以及在高於過渡頻帶處具有可預測出現頻率之平滑曲線。對於任意輸入信號，該曲線將不收斂。因此，該技術之另一改進可藉由可用以估計共同輸 入信號之性質之並聯ADC CH2來達成。
根據一或多個實施例，提供一方法以便在不使用額外硬體之情況下精確地獲得過渡步階之大小。可藉由基於任意輸入資料而分析來自級ST1、BE-ADC以及通道CH2之輸出資料來獲得過渡步階之大小。任意輸入信號之使用變得可能，此係因為CH2數位輸出為類比輸入信號在每一個取樣瞬時之統計估計。因此，可在各種方案中使用此估計以藉由能夠估計特定類比輸入電壓之理想電壓或信號來估計CH1內之誤差電壓。對於此處所描述之特定方案，輸入信號至少在校準循環之週期中應具有足夠振幅，以跨越ADC之完整輸入信號範圍，或第一級ST1中之所有比較器位準。若(例如)校準之部分係在生產測試期間進行，則可保證此要求。
為了解釋演算法之操作而考慮的直方圖之另一特徵為過渡頻帶之寬度。若-Vref/4及+Vref/4下之比較器係理想的，則過渡將在一特定碼處發生。然而，歸因於-Vref/4及+Vref/4下之比較器中的雜訊及其他隨機誤差源，每當ADC取樣時，實際過渡變化。此情形導致過渡頻帶介於紅色點與綠色點之間及綠色點與藍色點之間。此效應可在如圖6所示之級轉移曲線中進行說明。
比較器隨機誤差本身並沒有問題，此係因為數位校正邏輯使用經設計至管線級架構中之冗餘度來解決此等誤差。可以一替代方式使用此隨機行為以判定步長，如下文所解釋。
用於校準之一已知方法為斷開類比信號與ADC，且使用受數位控制之額外硬體以迫使該級在圖6中之點A及B處產生輸出電壓。接著用BE-ADC量測此等電壓，此等效於判定圖中之點A及B之Y軸值。接著將步長計算為點A及點B之Y軸值之差。
關於根據各種實施例之方法，不使用額外類比硬體。實情為，選擇來自CH2之某一輸出碼(碼Y)。或者，可使用碼Y周圍的小範圍之輸出碼。來自CH2之特定輸出碼對應於CH1之特定輸入電壓，此係因為該兩個通道同時對同一輸入取樣。此對應於選擇給定輸入信號電壓之CH1樣本。在統計術語中，可將此指示為使用CH2輸出作為ADC輸入電壓之估計以及基於該輸入電壓估計來選擇通過CH1之樣本。選擇碼Y以使其在ST1中之比較器中之一者的過渡頻帶內，如圖7所示。每當碼Y出現，將觀察到來自BE-ADC之對應輸出碼。基於此等出現，吾人可建置BE-ADC輸出碼之直方圖，或獲得其他合適方法來分析資料。
取決於ST1之比較器中之決策，輸出碼可在頂部或底部交會點處。可將對應BE-ADC輸出碼標記為D00及D01，如圖中所示。
可接著計算過渡步長StS，StS=D00-D01。由於僅使用了來自CH2 ADC之單一輸出碼，故CH2 ADC中之線性度誤差、偏移誤差及增益誤差並非問題且不影響結果。過渡步長StS之估計之準確度將取決於各種隨機雜訊源。但可藉由增加計算中所使用之樣本之數目來使雜訊達 到平均。因此在擷取樣本所需之時間與所獲得準確度之間存在取捨。亦有可能藉由在對來自CH2之多個輸出碼進行類似操作時考慮過渡頻帶中之所有樣本來計算步長。此可實現該演算法之較快收斂時間，此係因為資料點之總數將顯著增加，從而導致隨機雜訊之較好平均化。
求出級增益誤差
以類似方式，吾人可判定ST1轉移曲線之每一片段中之增益誤差。如圖3所示，對應於輸出碼00、01及10之片段中之每一者的斜率可不同。藉由定義如圖8所示之片段內之兩個CH2輸出碼(碼C及碼D)及單獨地收集此等兩個碼之BE-ADC直方圖，片段內之斜率對應於兩個所得BE-ADC碼DCODE D與DCODE C之間的距離，以及碼C與碼D之間的距離。在此情況下，CH2中之線性度誤差將影響該等量測值。然而，有可能定義兩個以上碼以獲得CH2 ADC之不同區段(section)之若干量測值。較高數目個量測值可用以計算實際斜率之較好估計。
亦有可能同時將碼C及碼D兩者置於過渡頻帶內且因此計算兩個片段之斜率差。此可允許比較該等斜率而不依賴於CH2 ADC中之線性度誤差。
用於步長估計之替代方法
現論述用於分析特性以獲得(例如)過渡步長之替代方法。替代僅針對CH2之一輸出碼分析來自BE-ADC之資料，可對每一個CH2輸出碼重複相同操作。下文之準碼(quasi-code)展示用於此分析之實例演算法。假設CH1及 CH2之兩個ADC中之每一者中存在2N 個碼，其中N為ADC中之位元之數目。進一步假設擷取到為M之樣本大小且M足夠大，則至ADC之輸入信號係使得所有N個輸出碼在CH1及CH2兩者中被命中若干次的輸入信號。例示性演算法如下所述：對於I=1至2^N
獲得命中CH2之碼I的所有樣本之樣本數目(在向量1至M中)
使用統計方法針對相同樣本數目獲得所有BE-ADC樣本之表示
將此統計表示儲存於向量SBE-ADC之索引I中
結束
根據一或多個實施例，該統計方法可(例如)為該等BE-ADC樣本之均值或中值以針對CH2之給定輸出碼定義BE-ADC之預期輸出值。由於CH2之輸出為至兩個ADC CH1及CH2之共同輸入電壓之估計，因此上文之演算法通過ADC之輸入範圍且依據ADC輸入電壓產生BE-ADC輸出碼之估計。向量SBE-ADC中之該等值因此將表示由所選擇之統計方法定義之BE-ADC輸出碼之預期值，且該向量之索引將表示CH2輸出碼。在CH2為理想ADC之情況下，CH2輸出碼將為ADC輸入電壓之理想表示。
BE-ADC之實例曲線展示於圖9中。比較圖9與圖2，可見該演算法可用以在任意輸入信號之情況下產生ST1殘餘曲線之估計。
基於SBE-ADC，將有可能使用各種統計方法像估計每一片段內之過渡步長及增益一樣來估計殘餘曲線之重要特性。此等特性可用以補償ST1中之誤差。
一般而言，上文所描述之所有該等方法可解釋為使用並聯ADC通道來判定共同輸入信號電壓之估計、使用此估計來獲得在CH1 ADC內之預期信號值，以及基於估計與量測之內部信號值之間的差來估計誤差項或校正係數。
亦可藉由獲得適當CH2 ADC碼以觀察BE-ADC碼而將類似方法用於CH1 ADC中之其他級。請注意，BE-ADC在此情況下將不同，此係因為BE-ADC僅含有在處於校準中之該級校準之後的級。亦有可能切換ADC且使用相同方法來校準CH2而非CH1。以此方式，有可能完全校準ACD之所有通道中之所有級，其中至少存在並列地量化同一輸入信號之兩個ADC通道。
為了校準ADC之第一級中之所有過渡步階，輸入信號應至少跨越該級中之所有比較器臨限值。此可以包括以下各者之若干方式來處置：
1.背景校準(在正常操作期間)-由於該方法不需要任何特殊類比操作模式，因此該方法可在ADC之正常操作期間執行而無任何操作中斷。
2.動態收斂時間-該方法在一些實施例中可需要：在進行校準之前，必須收集針對D00及D01的特定數目個命中(或任何碼將在方程式中進行定義)，以便在量測中得到足夠低之雜訊。在此情況下，該演算法將等待，直至在 執行校準之前輸入信號已充分跨越輸入範圍為止。
3.生產測試校準-大部分誤差效應依賴於某一晶片之隨機失配。此等失配不會隨著供應及溫度而顯著地變化。放大器(OTA)增益為具有最大變化之參數。OTA增益將影響轉移曲線之斜率。然而，斜率改變在每一片段中係相等的(或至少非常類似)，且斜率改變在每一級之間將密切相關。
4.僅背景增益校準-可在若干級中監視斜率，且基於自管線改變較遠之級發現之增益改變來進行對增益因數之全域調整。在此等級中，歸因於最前級增益，即使在小輸入信號之情況下，級將很快具有顯著之輸入電壓擺動。
亦有可能藉由監視過渡步階來監視放大器增益變化。若所有過渡步階在操作期間在相同方向上改變了相同振幅，則吾人可斷定OTA增益已改變且相應地調整所有增益係數。
在已如此描述若干例示性實施例後，將瞭解，各種更改、修改及改良將容易被熟習此項技術者想到。此等更改、修改及改良意欲形成本發明之一部分，且意欲在本發明之精神及範疇內。雖然本文中所呈現之一些實例涉及功能或結構元件之特定組合，但應理解，彼等功能及元件可根據本發明以其他方式組合以實現相同或不同目標。詳言之，結合一實施例所論述之動作、元件及特徵不欲將其他實施例中之類似或其他作用排除在外。
另外，本文中所描述之元件及組件可進一步分成 額外組件或接合在一起以形成用於執行相同功能之較少組件。
因此，前述描述及附圖僅以實例說明，且不欲為限制性的。
A、B‧‧‧輸出值
ADC‧‧‧類比至數位轉換器
BE-ADC‧‧‧後端類比至數位轉換器
CH1、CH2‧‧‧通道
ST1‧‧‧第一級

Claims (20)

  1. 一種在管線類比至數位轉換器中使用的用以判定過渡步長以供校準使用之方法，該管線類比至數位轉換器具有並聯連接之用於對一輸入類比信號取樣之至少一第一通道及一第二通道，每一通道包括一或多個串聯連接之類比至數位管線級以及自一管線級接收一輸出電壓之一後端類比至數位轉換器，該方法包含以下步驟：(a)選擇對應於該輸入類比信號之一特定輸入電壓的來自該第二通道之一給定輸出碼或輸出碼之一範圍，該給定輸出碼或輸出碼之該範圍係選擇為在該第一通道之一第一管線級中的一比較器之一過渡頻帶內；(b)每當在該輸入類比信號之取樣期間偵測到來自該第二通道的該給定輸出碼或在輸出碼之該範圍內之一輸出碼時，識別來自該第一通道之該後端類比至數位轉換器之一對應輸出碼以及來自該第一通道之該第一管線級之一對應輸出碼；(c)判定該第一通道之該後端類比至數位轉換器之該等輸出碼是否對應於來自該第一通道之該第一管線級之一第一輸出碼或一第二輸出碼；(d)執行對應於來自該第一通道之該第一管線級之該第一輸出碼及該第二輸出碼的來自該第一通道之該後端類比至數位轉換器之輸出碼的一統計分析；以及(e)基於對應於來自該第一通道之該第一管線級之 該第一輸出碼及該第二輸出碼的來自該第一通道之該後端類比至數位轉換器之該等輸出碼之間的差而判定一過渡步長。
  2. 如請求項1之方法，其中該過渡步長用以校準該管線類比至數位轉換器。
  3. 如請求項1之方法，其中執行輸出碼之一統計分析包含計算該等輸出碼之碼密度之均值或中值。
  4. 如請求項1之方法，其中該一或多個串聯連接之類比至數位管線級包含複數個管線級，且該方法進一步包含針對該等管線級中之每一者判定一過渡步長。
  5. 如請求項1之方法，其進一步包含同時判定該第二通道之一管線級之一過渡步長。
  6. 一種類比至數位轉換器校準之方法，該方法包含以下步驟：接收一類比輸入電壓作為對一管線類比至數位轉換器之一輸入，其中該管線類比至數位轉換器包含並聯連接之一第一通道及一第二通道；使用該第一通道藉由該類比輸入電壓之類比至數位轉換產生一第一數位通道輸出，其中產生該第一數位通道輸出包含以下步驟：使用該第一通道之一第一管線級產生一第一數位級輸出及一第一類比殘餘電壓，該第一管線級包含多個比較器，其包括一第一比較器，其中該第一數位級輸出係部分藉由使用該第一管線級之該 第一比較器來比較該類比輸入電壓與一第一參考電壓而產生；使用該第一通道之一後端類比至數位轉換器，來執行該類比殘餘電壓之一類比至數位轉換以產生一第二數位級輸出；合併該第一數位級輸出與該第二數位級輸出以產生該第一數位通道輸出；使用該第二通道藉由該類比輸入電壓之類比至數位轉換產生一第二數位通道輸出；識別對應於該類比輸入電壓之一電壓位準之該第二數位通道輸出之一輸出碼，該電壓位準係在該第一通道之該第一管線級的該第一比較器之一過渡頻帶內；在一校準循環期間，針對該第二數位通道輸出具有經識別之該輸出碼的多個時刻中之各者，觀察該第一通道之該第一數位級輸出之一碼及該第二數位級輸出之一碼；以及基於該第一數位級輸出之經觀察之該等碼及該第二數位級輸出之經觀察之該等碼，判定該第一通道之該第一管線級的一過渡步長。
  7. 如請求項6之方法，其進一步包含判定該第二數位級輸出之經觀察之該等碼中之各者是否對應於具有一第一比較結果之該第一比較器或對應於具有一第二比較結果之該第一比較器。
  8. 如請求項7之方法，其進一步包含對該第二數位級輸出之經觀察之該等碼執行一統計分析。
  9. 如請求項8之方法，其中執行該統計分析包含產生該第 二數位級輸出之經觀察之該等碼之一直方圖。
  10. 如請求項7之方法，其中判定該第一管線級的該過渡步長進一步包含：判定對應於具有該第一比較結果之該第一比較器的該第二數位級輸出之一第一經觀察碼與對應於具有該第二比較結果之該第一比較器的該第二數位級輸出之一第二經觀察碼間之一差異。
  11. 如請求項6之方法，其中合併該第一數位級輸出與該第二數位級輸出以產生該第一數位通道輸出，包含基於該過渡步長判定該第一數位級輸出相對於該第二數位級輸出的一權重。
  12. 如請求項6之方法，其中產生該第一管線級之該第一數位級輸出包含：在該類比輸入電壓小於該第一參考電壓時控制該第一數位級輸出至一第一碼；在該類比輸入電壓大於一第二參考電壓時控制該第一數位級輸出至一第二碼；以及否則控制該第一數位級輸出至一第三碼。
  13. 如請求項6之方法，其進一步包含在該管線類比至數位轉換器之正常操作期間執行該校準循環。
  14. 如請求項6之方法，其進一步包含在該管線類比至數位轉換器之生產測試期間執行該校準循環。
  15. 一種管線類比至數位轉換器，包含：一第一通道，其組配來接收一類比輸入電壓及產生一第一數位通道輸出，其中該第一通道包含： 一第一管線級，其組配來產生一第一數位級輸出及一第一類比殘餘電壓，其中該第一管線級包含組配來比較該類比輸入電壓與一第一參考電壓之一第一比較器，其中該第一管線級係組配來部份基於該第一比較器之一比較結果產生該第一數位級輸出；一後端類比至數位轉換器，其組配來基於該類比殘餘電壓產生一第二數位級輸出；以及一數位合併電路，其組配來基於合併該第一數位級輸出與該第二數位級輸出而產生該第一數位通道輸出；與該第一通道並聯連接之一第二通道，其中該第二通道係組配來接收該類比輸入電壓與產生一第二數位通道輸出，其中在一校準循環期間，該管線類比至數位轉換器係組配來：(i)識別對應於該類比輸入電壓之一電壓位準之該第二數位通道輸出之一輸出碼，該電壓位準係在該第一通道之該第一管線級的該第一比較器之一過渡頻帶內，(ii)針對該第二數位通道輸出具有經識別之該輸出碼的多個時刻中之各者觀察該第一通道之該第一數位級輸出之一碼及該第二數位級輸出之一碼，以及(iii)基於該第一數位級輸出之經觀察之該等碼及該第二數位級輸出之經觀察之該等碼判定該第一通道之該第一管線級的一過渡步長。
  16. 如請求項15之管線類比至數位轉換器，其中該第一管線級進一步包含一第二比較器，其組配來比較該類比輸入電壓與一第二參考電壓，其中該第一管線級係組配來在該類比輸入電壓小於該第一參考電壓時控制該第一數位級輸出至一第一碼、在該類比輸入電壓大於該第二參考電壓時控制該第一數位級輸出至一第二碼、以及否則控制該第一數位級輸出至一第三碼。
  17. 如請求項15之管線類比至數位轉換器，其中該第一管線級係組配來基於將該類比輸入電壓調整取決於該第一數位級輸出之一碼的一電壓量以產生該類比殘餘電壓。
  18. 如請求項15之管線類比至數位轉換器，其中該數位合併電路係組配來部份基於判定該第一數位級輸出相對於該第二數位級輸出的一權重以產生該第一數位通道輸出，其中該權重係基於該過渡步長來判定。
  19. 如請求項15之管線類比至數位轉換器，其進一步包含和該第一通道與該第二通道並聯連接之一或多個額外通道，其中在該校準循環期間，該管線類比至數位轉換器係進一步組配來基於該第二數位通道輸出同時地判定該一或多個額外通道之一過渡步長。
  20. 如請求項15之管線類比至數位轉換器，其中該第一管線級包含一個1.5位元級。
TW102105582A 2012-02-14 2013-02-18 用以校準具有多個通道之管線類比至數位轉換器的方法與裝置 TWI499218B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261598509P 2012-02-14 2012-02-14

Publications (2)

Publication Number Publication Date
TW201340619A TW201340619A (zh) 2013-10-01
TWI499218B true TWI499218B (zh) 2015-09-01

Family

ID=48326346

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102105582A TWI499218B (zh) 2012-02-14 2013-02-18 用以校準具有多個通道之管線類比至數位轉換器的方法與裝置

Country Status (5)

Country Link
US (1) US8941518B2 (zh)
EP (1) EP2815507A1 (zh)
CN (1) CN104254975B (zh)
TW (1) TWI499218B (zh)
WO (1) WO2013121292A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI673956B (zh) * 2018-10-17 2019-10-01 創意電子股份有限公司 校準方法和校準系統
TWI768549B (zh) * 2020-11-19 2022-06-21 瑞昱半導體股份有限公司 管線式類比數位轉換器與類比數位轉換方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253611B2 (en) * 2010-10-06 2012-08-28 Texas Instruments Incorporated Method for calibrating a pipelined continuous-time sigma delta modulator
US9281831B2 (en) * 2014-03-07 2016-03-08 Integrated Device Technology, Inc. Digital extraction and correction of the linearity of a residue amplifier in a pipeline ADC
US9742424B2 (en) * 2016-01-07 2017-08-22 Nanyang Technological University Analog-to-digital converter
CN109905125B (zh) * 2017-12-07 2022-09-27 华大半导体有限公司 模数转换器以及模数转换方法
CN108599764B (zh) * 2018-04-12 2021-08-27 中国电子科技集团公司第三十八研究所 一种步长可调的比较器失调电压校正电路及方法
CN113364461B (zh) * 2021-06-24 2024-05-03 苏州磐启微电子有限公司 一种待测芯片的模数转换校准方法及系统
CN113311374B (zh) * 2021-07-28 2021-11-09 绅克半导体科技(苏州)有限公司 一种半导体测试机多个测试通道直流参数的校准方法
CN113961036B (zh) * 2021-10-20 2023-12-01 深圳宇凡微电子有限公司 一种adc转换数据的处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047772A (en) * 1990-06-04 1991-09-10 General Electric Company Digital error correction system for subranging analog-to-digital converters
TWI270255B (en) * 2002-02-13 2007-01-01 Ericsson Telefon Ab L M Comparator offset calibration for A/D converters
TWI326984B (en) * 2008-10-22 2010-07-01 Ind Tech Res Inst Calibration device and method thereof for pipelined analog-to-digital converter
WO2011091527A1 (en) * 2010-02-01 2011-08-04 Kapik Inc System and method for digitally correcting mismatches in multipath adcs

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465092A (en) 1994-01-19 1995-11-07 National Semiconductor Corporation Pipelined analog-to-digital converter with curvefit digital correction
US6198423B1 (en) 1997-12-23 2001-03-06 Texas Instruments Incorporated Analog-to-digital converter system having enhanced digital self-calibration
US6184809B1 (en) 1998-08-19 2001-02-06 Texas Instruments Incorporated User transparent self-calibration technique for pipelined ADC architecture
SE516799C2 (sv) 2000-04-25 2002-03-05 Ericsson Telefon Ab L M Ett förfarande och en anordning för kalibrering av A/D- omvandlare
US6366230B1 (en) 2000-06-07 2002-04-02 Texas Instruments Incorporated Pipelined analog-to-digital converter
DE60210972T2 (de) 2001-02-08 2007-05-24 Analog Devices Inc., Norwood Multibit sigma-delta analog-digital-wandler mit variablem spitzenwert
US6489904B1 (en) 2001-07-27 2002-12-03 Fairchild Semiconductor Corporation Pipeline analog-to-digital converter with on-chip digital calibration
US6563445B1 (en) 2001-11-28 2003-05-13 Analog Devices, Inc. Self-calibration methods and structures for pipelined analog-to-digital converters
US6700403B1 (en) 2002-05-15 2004-03-02 Analog Devices, Inc. Data driver systems with programmable modes
US7035756B2 (en) 2003-12-17 2006-04-25 Texas Instruments Incorporated Continuous digital background calibration in pipelined ADC architecture
US6975950B2 (en) 2003-12-18 2005-12-13 Analog Devices, Inc. Variable resolution digital calibration
US7221299B2 (en) 2004-06-12 2007-05-22 Nordic Semiconductor Asa Method and apparatus for an ADC circuit with wider input signal swing
JP4011041B2 (ja) 2004-06-16 2007-11-21 Ｎｅｃエレクトロニクス株式会社 アナログ・デジタル変換システムと補正回路及び補正方法
TW200629738A (en) 2004-10-12 2006-08-16 Sony Corp Sample hold circuit, and pipeline ad converter using the circuit
US7015842B1 (en) 2005-01-12 2006-03-21 Teranetics, Inc. High-speed sampling architectures
US7312734B2 (en) 2005-02-07 2007-12-25 Analog Devices, Inc. Calibratable analog-to-digital converter system
TWI327824B (en) 2005-11-29 2010-07-21 Mstar Semiconductor Inc Dual gate oxide analog circuit architecture with dual voltage supplies and associated method
KR100843554B1 (ko) 2006-08-31 2008-07-04 삼성전자주식회사 멀티-채널 파이프라인드 신호 변환기
US7551114B2 (en) 2007-05-15 2009-06-23 Texas Instruments Incorporated Reducing power consumption in the early stages of a pipeline sub-ADC used in a time-interleaved ADC
US7573417B2 (en) 2007-11-20 2009-08-11 Agere Systems Inc. Multi-bit per stage pipelined analog to digital converters
US7786910B2 (en) * 2008-08-12 2010-08-31 Analog Devices, Inc. Correlation-based background calibration of pipelined converters with reduced power penalty
EP2465201A1 (en) 2009-08-11 2012-06-20 Arctic Silicon Devices As Adc with enhanced and/or adjustable accuracy
EP2494694A1 (en) 2009-10-29 2012-09-05 Arctic Silicon Devices As Calibration scheme for analog-to-digital converter
CN101777913B (zh) * 2009-12-22 2013-10-09 上海迦美信芯通讯技术有限公司 校准模数转换器的增益误差和输入失调的方法
CN101777917B (zh) * 2010-01-14 2013-04-03 上海迦美信芯通讯技术有限公司 一种流水线模数转换器及其电容失配的快速校准方法
CN102118167B (zh) * 2010-04-09 2012-05-09 复旦大学 一种多通道模数转换器
CN102006073B (zh) * 2010-12-24 2012-08-01 复旦大学 一种快速收敛多通道时间交织模数转换器及其校准系统
US8451152B2 (en) * 2011-02-22 2013-05-28 Texas Instruments Incorporated Pipelined ADC inter-stage error calibration
CN102291141B (zh) * 2011-04-22 2014-03-12 合肥工业大学 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047772A (en) * 1990-06-04 1991-09-10 General Electric Company Digital error correction system for subranging analog-to-digital converters
TWI270255B (en) * 2002-02-13 2007-01-01 Ericsson Telefon Ab L M Comparator offset calibration for A/D converters
TWI326984B (en) * 2008-10-22 2010-07-01 Ind Tech Res Inst Calibration device and method thereof for pipelined analog-to-digital converter
WO2011091527A1 (en) * 2010-02-01 2011-08-04 Kapik Inc System and method for digitally correcting mismatches in multipath adcs

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI673956B (zh) * 2018-10-17 2019-10-01 創意電子股份有限公司 校準方法和校準系統
TWI768549B (zh) * 2020-11-19 2022-06-21 瑞昱半導體股份有限公司 管線式類比數位轉換器與類比數位轉換方法

Also Published As

Publication number Publication date
CN104254975A (zh) 2014-12-31
EP2815507A1 (en) 2014-12-24
TW201340619A (zh) 2013-10-01
US20130207818A1 (en) 2013-08-15
CN104254975B (zh) 2017-11-03
US8941518B2 (en) 2015-01-27
WO2013121292A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
TWI499218B (zh) 用以校準具有多個通道之管線類比至數位轉換器的方法與裝置
US9071261B2 (en) Accuracy enhancement techniques for ADCs
CN102739252B (zh) 用于时间交织模数转换器的后台校准的系统和方法
US8368571B2 (en) Pipelined ADC having error correction
US8665125B2 (en) Electronic device and method for measuring differential non-linearity (DNL) of an SAR ADC
CN109756226B (zh) 参考dac的背景校准和adc中的量化非线性
US9157939B2 (en) System and device for determining electric voltages
US9362938B2 (en) Error measurement and calibration of analog to digital converters
KR20140031869A (ko) Adc 교정
CN114584139B (zh) 用于测试模数转换器的系统和方法
CN103475369B (zh) 基于信号源误差一次性校准识别的高精度adc测试方法
US11323128B2 (en) Calibration technique for time-interleaved analog-to-digital converters
US20100073207A1 (en) Delta-Sigma Analog-to-Digital Converters and Methods to Calibrate Delta-Sigma Analog-to-Digital Converters
US8284091B2 (en) Flash analog-to-digital converter
KR20090085283A (ko) 아날로그 디지털 변환기의 오차 보정 장치 및 방법
JPWO2014038198A1 (ja) 逐次比較型ａｄ変換器
JP5458046B2 (ja) パイプライン型ａ／ｄ変換器、パイプライン型ａ／ｄ変換器用校正装置
Huang et al. A self-testing and calibration method for embedded successive approximation register ADC
JP2008295016A (ja) Ａｄ変換器の校正システム
Vasan et al. Linearity testing of ADCs using low linearity stimulus and Kalman filtering
CN114448434A (zh) 流水线adc的级间增益误差校准方法及其电路、流水线adc
Sivakumar et al. Design of digital built-in self-test for analog to digital converter
Chang et al. Calibration as a Functional Test: An ADC Case Study
Sheng et al. Algorithms for ADC multi-site test with digital input stimulus
Jędrzejewski Drift-like errors compensation in intelligent cyclic A/D converters