TWI499001B - Substrate processing methods and memory media - Google Patents
Substrate processing methods and memory media Download PDFInfo
- Publication number
- TWI499001B TWI499001B TW100101878A TW100101878A TWI499001B TW I499001 B TWI499001 B TW I499001B TW 100101878 A TW100101878 A TW 100101878A TW 100101878 A TW100101878 A TW 100101878A TW I499001 B TWI499001 B TW I499001B
- Authority
- TW
- Taiwan
- Prior art keywords
- processing
- gas
- substrate
- film
- wafer
- Prior art date
Links
Classifications
-
- H10P72/72—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
- H01J37/32155—Frequency modulation
- H01J37/32165—Plural frequencies
-
- H10P95/00—
-
- H10W20/081—
-
- H10W20/085—
-
- H10W20/096—
-
- H10P50/283—
-
- H10P72/0421—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Description
本發明關於一種基板處理方法及記憶有該方法之記憶媒體,其係對基板上之含有碳及氧之低介電率膜的露出面所形成之損傷層進行修復處理。
半導體裝置之多層配線構造的形成步驟中,為了形成將介隔著半導體晶圓上之層間絕緣膜(其係由例如SiOCH(含有矽、氧、碳及氫之化合物)等所構成)而層積於上下之例如Cu等配線層彼此相連接之導電層,而有利用含有例如有機物之光阻膜等來對該層間絕緣膜進行形成溝槽或介層孔洞所構成的鑲嵌結構(damascene)之電漿蝕刻處理的情況。此外,由於SiCOH膜的介電率較SiO2
膜要低,因此便稱為低介電率膜。
於該層間絕緣膜與下層側的配線層之間,為了在晶圓面內而於層間絕緣膜形成深度均勻的凹部,又,為了抑制對Cu表面所造成的損傷,便形成有例如SiCN(碳氮化矽)膜等停止膜。然後,於層間絕緣膜形成凹部後,為了使下層側的Cu(配線層)露出,係如專利文獻1所記載般,使用含有例如F(氟)之處理氣體來對該停止膜進行所謂的顯影(break)等之電漿蝕刻處理。又,亦有利用含有O(氧)之處理氣體來進行電漿處理的情況。之後,經過使用例如藥液之洗淨步驟,來將導電層埋入於層間絕緣膜所形成之凹部內。
然而,因上述電漿處理,而使得與電漿接觸之部位處的層間絕緣膜如專利文獻2所記載,會因例如C(碳)的脫離而形成有懸浮鍵(dangling bond)殘留之損傷層。該懸浮鍵會因之後在真空氛圍或大氣氛圍中搬送晶圓而附著有氛圍中所含的少量水分,而有使得例如OH基等鍵結在Si導致層間絕緣膜的比介電率上昇之情況。於是,已知有一種修復處理方法,其係於層間絕緣膜形成凹部後,在相異於進行例如電漿處理的處理室之別的熱處理裝置中,一邊加熱晶圓一邊對晶圓供應含有例如Si與C(碳)之有機氣體,而以例如甲基來置換上述OH基等。
然而,因停止膜的蝕刻處理而露出之Cu會有該蝕刻處理所使用之處理氣體中的例如O或F進入之情況,又,亦有含F沉積物及上述水分附著在表面的情況。因此,將導電層埋入於該凹部時,導電層的一部分會氧化或氟化成為氧化銅或氟化銅,於是導電層的電阻值便會增加,而導致半導體裝置的電性特性惡化。又,利用藥液來對形成有該氧化銅或氟化銅之晶圓進行洗淨時,該等氧化銅或氟化銅會被去除而導致配線層變薄。再者,會因含有氟化銅或F之沉積物與環境氣體中或藥液中的水分反應,而產生HF(氟化氫),使得銅配線溶出而引起導電線路的斷線。又再者,對附著有水分之晶圓進行上述修復處理時,會有修復處理用氣體與上述水分反應而產生例如矽烷醇(silanol)等疏水性生成物之虞。該矽烷醇難以利用洗淨處理來去除,因此便會導致電阻增加。於是,為了獲得層間絕緣膜的損傷部分較少且配線層中的氧化物較少之半導體裝置,便必須進行煩雜的處理,而有導致產能降低之虞。
專利文獻3及4雖記載了該配線層的還原技術等,但針對上述問題則未有記載。
專利文獻1:日本特開2007-250861
專利文獻2:日本特開2007-80850(段落0008)
專利文獻3:日本特開2006-19601
專利文獻4:日本特開2009-164471
本發明係鑑於上述情事所發明者,其目的在於提供一種可以高產能來獲得含有碳及氧之低介電率膜的損傷部分較少且金屬配線中的氧化物較少的半導體裝置之基板處理方法及記憶有該方法之記憶媒體。
本發明之基板處理方法係處理用以製造半導體裝置之基板,其特徵在於包含有以下步驟:還原步驟,係將還原氣體供應至收納有基板的處理容器內,來使金屬層的氧化物還原,其中該基板係露出有含有碳及氧之低介電率膜與表面部被氧化之該金屬層,而在包含有低介電率膜的露出面之部位處形成有碳脫落後的損傷層;及修復處理步驟,係將含有碳之修復處理用氣體供應至該基板,來進行該損傷層的修復處理;該還原步驟及該修復處理步驟係在共通的處理容器內連續地進行。
該基板係從上層側依序層積有形成有開口部之該低介電率膜、包含矽之停止膜與該金屬層;在進行該還原步驟及該修復處理步驟前,係進行經由該開口部來將含有氧及氟之處理氣體的電漿供應至該停止膜,而將該停止膜蝕刻以使該金屬層露出之蝕刻步驟;該蝕刻步驟較佳係在相異於進行該還原處理及修復處理的處理容器之別的處理容器內進行。
該修復處理用氣體及該低介電率膜係含有矽時,該還原之步驟較佳係在修復處理前進行。
本發明之記憶媒體係收納有使用於對基板進行處理的基板處理裝置之電腦程式,其中該基板係露出有含有碳及氧之低介電率膜與表面部被氧化之金屬層,而在包含有低介電率膜的露出面之部位處形成有碳脫落後的損傷層,其特徵在於:該電腦程式係寫入有實施上述基板處理方法的步驟。
由於本發明係對露出有含有碳及氧之低介電率膜與表面部被氧化之金屬層,而於含有低介電率膜的露出面之部位處形成有碳脫落後的損傷層之基板,在共通的處理容器內進行還原氣體的供應與含有碳之修復處理用氣體的供應,因此能夠以高產能來獲得低介電率膜的損傷部分較少且金屬配線中的氧化物較少之半導體裝置。又,當修復處理用氣體及該低介電率膜含有矽時,由於係依序連續進行還原處理及修復處理,因此可抑制修復處理用氣體中所含有的矽與氛圍中的水分反應而產生疏水性矽烷醇,從而可抑制半導體裝置的電阻增加。
[晶圓的結構]
在說明本發明實施型態的基板處理方法前,針對利用該基板處理方法來對用以製造半導體裝置之基板(半導體晶圓;以下稱為「晶圓」)W進行處理的一例,參照圖1來加以說明。
該圖1係顯示於晶圓W上所形成之下層側(第n)的電路層層積有上層側(第(n+1))的電路層之樣態,其係將晶圓W剖面的一部分放大顯示。該下層側電路層的結構為例如於含有矽、碳、氧及氫之SiCOH所構成的層間絕緣膜1內,橫列(例如於2部位處)且相互分離地埋入有例如Cu(銅)等金屬(配線2)。該配線2(層間絕緣膜1)的上層側為了在遍佈晶圓W面內形成深度尺寸均勻的後述孔洞21,又,為了抑制因埋入於該孔洞21內之有機膜7而導致配線2的腐蝕,係形成有例如SiCN(碳氮化矽)等的含Si之停止膜3。此外,配線2雖與被埋入於該配線2下層側(第(n-1))的電路層之配線(圖中未顯示)相連接,但此處省略圖示。又,SiCOH膜1與配線2之間雖形成有用以抑制金屬的擴散之阻絕膜,但此處省略圖示。
停止膜3的上層係從下側依序層積有SiCOH所構成的低介電率膜(層間絕緣膜4)、例如氧化矽所構成的無機膜5及有機物(光阻膜6),而光阻膜6係形成有為了在配線2上側之層間絕緣膜4形成後述孔洞21之開口部6a。
[處理流程]
接下來,參照圖2~圖5來針對該晶圓W所進行之處理流程加以說明。首先,於進行電漿處理之處理容器內,將含有例如CF4
氣體、O2
(氧)氣體及Ar(氬)氣體之處理氣體電漿化,並將該電漿供應至晶圓W。如圖2(a)所示,藉由該電漿並以光阻膜6作為遮罩來蝕刻層間絕緣膜4及無機膜5而形成孔洞(開口部)21。該蝕刻係在層間絕緣膜4相對於停止膜3的蝕刻比要來得大(層間絕緣膜4的蝕刻速度較停止膜3的蝕刻速度要快)之條件下進行。因此,孔洞21的深度位置會在晶圓W面內於停止膜3的上端位置處對齊。
接著,藉由使例如O2
氣體電漿化並進行灰化處理,來去除光阻膜6。接下來,塗布例如有機膜7來將孔洞21的內部區域及晶圓W表面加以覆蓋並使其硬化,而如圖2(b)所示般,於該有機膜7表面從下側依序層積有例如氧化矽膜8、反射防止膜9及光阻膜10。
然後,如同圖(c)所示,於光阻膜10形成例如橫跨2個孔洞21、21的上方位置之溝狀開口部所在位置之圖案24,並利用含有例如F之處理氣體的電漿而透過圖案24來蝕刻氧化矽膜8,以使光阻膜10(反射防止膜9)下層側的有機膜7露出。此外,該反射防止膜9由於例如膜厚較薄,因此會連同氧化矽膜8一起被蝕刻。
接下來,切換成例如含有O之處理氣體來進行電漿蝕刻處理後,晶圓W表面的光阻膜10會被去除,而露出已轉印有上述圖案24之氧化矽膜8。又,因上述蝕刻處理而在氧化矽膜8的下層側中露出之有機膜7會以該氧化矽膜8作為遮罩而被蝕刻。進行蝕刻處理直到該有機膜7表面的高度位置在例如孔洞21深度方向中到達約略中央位置,接著利用含F處理氣體來進行電漿蝕刻處理後,露出於表面之氧化矽膜8、無機膜5及層間絕緣膜4便會被去除。然後,如圖2(d)所示,進行該層間絕緣膜4之蝕刻處理以使得孔洞21內之有機膜7的高度位置與層間絕緣膜4的高度位置對齊,而於2個孔洞21、21上側形成有線狀的溝槽22。此外,連同該氧化矽膜8、無機膜5及層間絕緣膜4,反射防止膜9亦會一起被蝕刻去除。
接下來,如圖2(e)所示,利用含有O之處理氣體的電漿來進行灰化處理,以去除晶圓W表面及孔洞21內的有機膜7。因該灰化處理,而於層間絕緣膜4形成有孔洞21與溝槽22所構成的凹部23。此時,當層間絕緣膜4接觸含有O之電漿時,便會在該層間絕緣膜4表面(露出面)形成有C脫離後的損傷層15。此外,上述圖2(d)之溝槽22的形成步驟中,與電漿接觸之層間絕緣膜4亦會同樣地形成有損傷層15,但此處省略說明。
之後,使用含有F與O之處理氣體的電漿來對止膜3進行蝕刻處理直到凹部23(孔洞21)的下端位置接近配線2表面為止。然後,如圖2(f)所示,切換成例如含有CF4
氣體、CHF3
氣體、CH2
F2
氣體及C4
F8
氣體的至少其中1種,O2
(氧)氣體及CO2
(二氧化碳)氣體的至少其中1種,與Ar(氬)氣體之處理氣體,並在儘可能不會讓F進入(擴散)至配線2,且儘可能不會產生含有F的沉積物之處理條件下,使該處理氣體電漿化來對停止膜3進行過蝕刻。亦即,係在停止膜3相對於配線2的蝕刻比較大(停止膜3的蝕刻速度較快,配線2的蝕刻速度較慢)之蝕刻條件下蝕刻停止膜3,以在晶圓W面內使孔洞21的下端位置與配線2的上端對齊。
此時,由於處理氣體係含有F,因此含F沉積物會欲附著在例如凹部23內,但因處理條件係設定為如上所述,故含F沉積物不會堆積在晶圓W表面(凹部23內),或沉積物的量會極少。又,由於處理氣體係含有O與F,因此藉由停止膜3的蝕刻來使配線2露出時,該等O或F會進入至配線2表面,而在該配線2表面如圖3亦有顯示般,形成有含有氧化銅或氟化銅之氧氟化層16。由於該氧氟化層16係如上所述地調整處理條件來使氟儘可能不會殘留在晶圓W內部,因此氟的含量極少。此外,由於處理氣體係含有F,因此層間絕緣膜4上層之含有Si的無機膜5亦會被蝕刻而變薄。又,上述圖3係將一個孔洞21放大加以描繪。
接下來,在例如真空氛圍中將該晶圓W搬送至進行例如修復處理之處理容器後,如上述圖3所示,該氛圍中的水分會附著在配線2(氧氟化層16)表面,並且氛圍中的水分會與損傷層15中的Si反應而生成例如Si-OH。於該處理容器中,一邊供應H2
(氫)氣體一邊將晶圓W加熱至例如250℃來進行還原處理後,如圖4所示,附著在配線2(氧氟化層16)表面的水分便會蒸發,且氧氟化層16會被還原而使得O或F被排出。
然後,於進行上述還原處理之處理容器中,接連著該還原處理而連續進行晶圓W(層間絕緣膜4)的修復處理。亦即,一邊將晶圓W加熱至例如150~300℃一邊供應含有Si與CH3
基之修復處理用氣體(例如TMSDMA(N-Trimethylsilyldimethylamine)氣體)後,如圖5(a)、(b)所示,損傷層15中的例如OH基會因修復處理用氣體所含有之含有CH3
基的有機物而被置換,以進行損傷層15的修復處理。
之後,從已進行一連串處理之基板處理裝置將晶圓W搬出至外部,並使用藥液來進行洗淨後,藉由例如濺鍍法並透過防止金屬擴散之阻絕膜來將金屬膜埋入至凹部23。
[裝置構成]
接下來,針對進行上述處理之基板處理裝置的一例,參照圖6~圖8來加以說明。首先,針對進行蝕刻處理或灰化處理等電漿處理之平行平板型電漿處理裝置70加以說明。該電漿處理裝置70係具備有用以進行電漿處理之處理容器71、設置於該處理容器71內而用以載置晶圓W之載置台30、及對向於該載置台30上的晶圓W而設置於處理容器71的頂面並兼作為氣體噴淋頭之上部電極40。
從處理容器71底面的排氣口72延伸之排氣管73係透過蝶閥等壓力調整機構74而連接有包含有真空幫浦等之真空排氣裝置75。處理容器71的壁面係設置有係藉由閘閥G而開閉之晶圓W的搬送口76。此外,處理容器71為接地狀態。
載置台30係由下部電極31與從下方支撐該下部電極31之支撐體32所構成,且透過絕緣組件33而配設於處理容器71的底面。載置台30的上部係設置有藉由從高壓直流電源35所施加之電壓來將晶圓W靜電吸附在載置台30上之靜電夾具34。
圖6中元件符號37為用以供調整載置台30上之晶圓W溫度的調溫媒體通過之調溫流道,元件符號38為從下面側將He(氦)氣體等熱傳導性氣體作為內面側氣體(back side gas)氣體而供應至載置台30上的晶圓W之氣體流道。藉由該等調溫流道37及氣體流道38,進行電漿處理時的晶圓W便會被調整為例如20℃左右。
該下部電極31係透過高通濾波器(HPF;high pass filliter)30a而為接地狀態,為了藉由對晶圓W施加偏壓電功率來將電漿中的離子吸引至晶圓W表面,因此係透過匹配器31b而連接有例如頻率為2MHz之高頻電源31a。為了使電漿聚集到載置台30上的晶圓W,下部電極31的外周緣便配置有圍繞靜電夾具34之聚焦環39。
上部電極40係形成為中空狀,其下面於複數部位處配置有將處理氣體分散供應至處理容器71內之多個氣體噴出孔41。又,上部電極40的上面中央處係設置有氣體供應道(氣體導入管42),該氣體導入管42係於上游側分支為5根,而透過閥門43與流量控制部44分別連接於氣體供應源45A~45E。氣體供應源45A~45E分別為例如CF4
氣體源、CHF3
氣體源、CO2
氣體源、O2
氣體源及Ar氣體源。圖6中元件符號77為形成於氣體導入管42與處理容器71之間的絕緣組件。上部電極40係透過低通濾波器(LPF;low pass filliter)47而為接地狀態,並透過匹配器40b連接於將處理氣體電漿化之例如60MHz的高頻電源40a。
接下來參照圖7,針對進行還原處理及修復處理之熱處理裝置50加以說明。該熱處理裝置50係具備有處理容器51與設置於該處理容器51內而用以載置晶圓W之載置台52。載置台52設置有加熱機構(加熱器52a),該加熱器52a的結構可藉由從電源52b所供應之電功率來將晶圓W加熱至例如50℃~200℃。該載置台52的結構為設置有未圖示之昇降銷等,藉由該昇降銷並透過處理容器51側壁的搬送口53,而在載置台52與未圖示之搬送機構之間進行晶圓W的傳遞。此外,元件符號G為閘閥。
又,處理容器51的下面處,氣體供應道54的一端側係圍繞載置台52周圍方向而等間隔地(例如於4個部位處)具有開口,而氣體供應道54的另一端側則連接有氣化器55。此氣化器55上游側的結構係分別透過流量調整部56a、57a而連接有上述TMSDMA源56及氮氣源57,並在氣化器55中使液體狀的TMSDMA氣化,以氮氣作為載送氣體而將修復處理用有機氣體(TMSDMA氣體)供應至處理容器51內。又,氣體供應道54係透過閥門V及流量調整部58a而連接有儲存有還原處理用氣體(例如H2
(氫)氣體)之氣體源58。處理容器51的頂壁係對向於載置台52上的晶圓W,而透過排氣路59連接有具備壓力調整部(未圖示)之真空幫浦60。
電漿處理裝置70及熱處理裝置50如圖8所示,係構成為多處理室系統(基板處理裝置)。該基板處理裝置係具備有載置有FOUP(其收納有例如複數片晶圓W)之載置台61、大氣氛圍的第1搬送室62、裝載室63及真空氛圍的第2搬送室64。第2搬送室64係於例如3個部位處分別氣密地連接有電漿處理裝置70及熱處理裝置50。
第1搬送室62係設置有在載置台61上的FOUP與裝載室63之間進行晶圓W的傳遞之第1搬送機構(搬送臂65),而第2搬送室64則設置有在裝載室63與電漿處理裝置70及熱處理裝置50之間進行晶圓W的傳遞之第2搬送機構(搬送臂66)。
該基板處理裝置係設置有例如電腦所構成的控制部67,此控制部67係具有程式、記憶體、CPU所構成的資訊處理部等。該程式係寫入有將控制訊號從控制部67傳送至基板處理裝置的各部以進行後述各步驟之指令。又,記憶體設置有一區域,其係寫入有例如處理壓力、處理溫度、處理時間、氣體流量或電功率值等處理參數的值。該程式(亦包含關於處理參數的輸入操作或顯示之程式)被收納於電腦記憶媒體(例如軟碟、光碟、硬碟MO(磁光碟))等記憶部68而被安裝在控制部67。
接下來,針對該基板處理裝置中的晶圓W處理流程簡單說明。首先,將收納有晶圓W之FOUP載置於載置台61,而藉由搬送臂65來將晶圓W從FOUP取出並搬送至裝載室63。接下來,藉由搬送臂66來將晶圓W載置於電漿處理裝置70的載置台30上,並將閘閥G氣密地封閉。然後,藉由真空排氣裝置75來將處理容器71內真空排氣,以將處理容器71內保持在特定的真空度,並從氣體導入管42供應處理氣體。接下來,將特定電功率的高頻供應至上部電極來將處理氣體電漿化,並以特定的電功率來將偏壓用高頻供應至下部電極31而將電漿中的離子吸引至晶圓W側。將該處理氣體的電漿供應至晶圓W後,進行上述蝕刻處理。
接下來,停止高頻及處理氣體的供應,並將處理容器71內真空排氣。然後,切換處理氣體來進行上述灰化處理,並藉由搬送臂66來將晶圓W從處理容器71內取出,以進行上述光阻膜10等的成膜處理。之後,使晶圓W回到基板處理裝置內而進行接連一連串的電漿處理後,將晶圓W搬入至熱處理裝置50的處理容器51內。又,於載置台52上,將晶圓W加熱至特定的設定溫度(例如250℃),並一邊將處理容器51內保持在特定壓力,一邊對晶圓W供應還原氣體(H2
氣體)來進行還原處理。
之後,停止還原氣體的供應,將處理容器51內真空排氣,並將處理氣體切換成修復處理用氣體,而在特定的壓力中將上述修復處理用氣體供應至加熱至例如250℃後的晶圓W。如此便可在共通的處理容器51中連續對晶圓W進行還原處理與修復處理。針對晶圓W的一連串處理結束後,或為了於晶圓W上形成光阻膜10等而搬出至外部時,係透過搬送臂66、65來將晶圓W搬送至原先的FOUP。
依據上述實施型態,由於係在共通的處理容器51內對分別於層間絕緣膜4與配線2的露出面形成有碳脫落後的損傷層15及氧氟化層16之晶圓W,進行還原氣體的供應與含有碳之修復處理用氣體的供應,因此相較於在上述處理溫度(電漿供應時的溫度)較低的電漿處理用處理容器71內進行該等還原處理及修復處理的情況,可縮短晶圓W昇溫(溫度調整)的所需時間,又,可較例如分別於不同的處理容器內進行還原處理及修復處理的情況要更縮短晶圓W搬送的所需時間。因此,便能夠以高產能來獲得層間絕緣膜4的損傷部分較少,且配線2中的氧化物較少之半導體裝置。又,藉由於共通的處理容器51中連續進行還原處理及修復處理,可抑制例如晶圓W的搬送時氛圍中水分的影響,又,可謀求該處理容器51的有效利用。從而便可快速地獲得層間絕緣膜4的比介電率上昇及配線2的電阻增加受到抑制之半導體裝置。
又,當使用含有Si之處理氣體於修復處理時,雖然該Si會與附著在晶圓W表面的水分反應,而有產生即使進行洗淨處理仍難以去除的疏水性矽烷醇之虞,但藉由於修復處理前進行還原處理,便可抑制該矽烷醇的生成所導致之電阻增加。
又,即使因在例如第2搬送室64內搬送晶圓W而導致氛圍中的水分附著在配線2上之情況,由於進行還原處理時會加熱晶圓W,因此便可去除上述水分。於是,由於可抑制水分與例如氧氟化層16或沉積物中的F反應而產生氟化氫(HF),因此可抑制埋入於配線2或凹部23內的金屬層溶出至該氟化氫而導致導電線路斷線。再者,由於係將氧氟化層16還原,因此即使是在修復處理後使用藥液來進行洗淨處理的情況,仍可抑制該氧氟化層16(氧化銅)的溶出,從而便可抑制配線2的寬度變細。
此處,習知方法在蝕刻停止膜3時,為了儘量不對層間絕緣膜4及配線2造成損傷(來自層間絕緣膜4之碳的脫離或配線2的氧化),係使用O(O2
氣體或CO2
氣體)的含量較少或幾乎不含之處理氣體(例如CF系氣體)。因此上述習知方法會有很多F進入配線2表面,而產生很多鍵結較強(難以還原)的氟化物,並且晶圓W表面會附著有含F沉積物。
另一方面,由於本發明係以進行還原處理為前提,因此能夠以會產生很多較氟化物容易還原的氧化物之條件來進行停止膜3的蝕刻處理。亦即,由於含有Si之停止膜3的蝕刻必需使用含F處理氣體,因此本發明便將處理條件調整成盡量減少F的使用量,而藉由O連同F一起對停止膜3進行蝕刻。此處,相較於習知方法,雖然會因增加O而造成對層間絕緣膜4的損傷增加之傾向,但該損傷可藉由後續進行的修復處理來加以去除。又,關於配線2,由於可產生含有很多容易還原的氧化物之氧氟化層16,因此可容易地使該氧氟化層16還原。又,藉由如上所述地調整處理條件,晶圓W表面便幾乎不會產生含F沉積物,因此可抑制該沉積物中的F與水分反應而導致氟化氫產生,從而便可抑制沉積物所導致導電線路之電阻值的增加。
又,藉由在共通的處理容器51內進行上述還原處理及修復處理,可較分別設置有專用的處理容器之情況,要更縮減裝置的佔置空間。
上述層間絕緣膜4可使用例如以SOD(Spin on Dielectric)裝置所形成之MSQ(methyl-hydrogen-SilsesQuioxane)(多孔質或緻密質),或以CVD(Chemical Vapor Deposition)所形成之無機絕緣膜的其中一種SiOC系膜等(係將甲基(-CH3
)導入習知SiO2
膜的Si-O鍵結而存在有Si-CH3
鍵結,舉例有Black Diamond(Applied Materials公司)、Coral(Novellus公司)、Aurora(ASM公司)等,並且有緻密質與多孔質(porous)2種)。又,亦可使用SiLK等未含有Si而具有C、O及H者來作為層間絕緣膜4,此情況同樣地可應用本發明之技術。又,停止膜3可為含有Si之薄膜,例如SiC膜或SiN膜等。再者,構成配線2之金屬材料除了Cu以外亦可為例如W(鎢)等。
又,進行修復處理所使用之處理氣體除了上述TMSDMA以外,亦可使用具有甲基(-CH3
)的氣體(例如DMSDMA(Dimethylsilyldimethylamine)、TMDS(1,1,3,3-Tetramethyldisilazane)、TMSPyrole(1-Trimethylsilylpyrole)、BSTFA(N,O-Bis(trimethylsilyl)trifluoroacetamide)、BDMADMS(Bis(dimethyl amino)dimethylsilane)等矽基化劑等,抑或DPM(Dipivaloyl Methane)或DMC(Dimethylcarbonate),或乙醯丙酮等。因此,使用不含Si之處理氣體來進行修復處理時,由於不會伴隨著修復處理而產生矽烷醇,因此亦可在還原處理前進行修復處理。又,進行還原處理所使用之還原氣體可取代氫氣,或連同氫氣一起使用CO(一氧化碳)氣體。
又,雖係使用共通的熱處理裝置50來進行還原處理及修復處理,但亦可分別使用不同的熱處理裝置50來進行處理。
上述範例雖係針對於上下的層間絕緣膜1、4間介在有停止膜3之晶圓W進行處理的情況加以說明,但如圖9所示,本發明亦可適用於針對未形成有上述停止膜3之晶圓W進行處理的情況。此情況下,於上層側的層間絕緣膜4形成孔洞21時,亦使用含有F與O之處理氣體,而分別於層間絕緣膜4及配線2形成損傷層15及氧氟化層16。
G...閘閥
V...閥門
W...晶圓
1...層間絕緣膜
2...配線
3...停止膜
4...層間絕緣膜
5...無機膜
6...光阻膜
6a...開口部
7...有機膜
8...氧化矽膜
9...反射防止膜
10...光阻膜
15...損傷層
16...氧氟化膜
21...孔洞
22...溝槽
23...凹部
30...載置台
30a...高通濾波器
31...下部電極
31a...高頻電源
31b...匹配器
32...支撐體
33...絕緣組件
34...靜電夾具
35...高壓直流電源
37...調溫流道
38...氣體流道
39...聚焦環
40...上部電極
40a...高頻電源
40b...匹配器
41...氣體噴出孔
42...氣體導入管
43...閥門
44...流量控制部
45A~45E...氣體供應源
47...低通濾波器
50...熱處理裝置
51...處理容器
52...載置台
52a...加熱器
52b...電源
53...搬送口
54...氣體供應道
55...氣化器
56...TMSDMA源
56a、57a...流量調整部
57...氮氣源
58...還原處理用氣體之氣體源
58a...流量調整部
59...排氣路
60...真空幫浦
61...載置台
62...第1搬送室
63...裝載室
64...第2搬送室
65、66...搬送臂
67...控制部
68...記憶部
70...電漿處理裝置
71...處理容器
72...排氣口
73...排氣管
74...壓力調整機構
75...真空排氣裝置
76...搬送口
77...絕緣組件
圖1係顯示應用本發明基板處理方法之基板的一例之縱剖面圖。
圖2(a)~(f)係顯示該基板處理方法的處理流程之示意圖。
圖3係顯示該基板處理方法的處理流程之示意圖。
圖4係顯示該基板處理方法的處理流程之示意圖。
圖5(a)、(b)係顯示該基板處理方法的處理流程之示意圖。
圖6係顯示使用於該基板處理方法之裝置的一例之縱剖面圖。
圖7係顯示使用於該基板處理方法之裝置的一例之縱剖面圖。
圖8係顯示使用於該基板處理方法之裝置的一例之平面圖。
圖9係顯示應用該基板處理方法之基板的其他範例之縱剖面圖。
W...晶圓
1...層間絕緣膜
2...配線
3...停止膜
4...層間絕緣膜
15...損傷層
16...氧氟化膜
Claims (4)
- 一種基板處理方法,係處理用以製造半導體裝置之基板,其特徵在於包含有以下步驟:還原步驟,係將還原氣體供應至收納有基板的處理容器內,來使金屬層的氧化物還原,其中該基板係露出有含有碳及氧之低介電率膜與表面部被氧化之該金屬層,而在包含有低介電率膜的露出面之部位處形成有碳脫落後的損傷層;及修復處理步驟,係將含有碳之修復處理用氣體供應至該基板,來進行該損傷層的修復處理;該還原步驟及該修復處理步驟係在共通的處理容器內連續地進行。
- 如申請專利範圍第1項之基板處理方法,其中該基板係從上層側依序層積有形成有開口部之該低介電率膜、包含矽之停止膜與該金屬層;在進行該還原步驟及該修復處理步驟前,係進行經由該開口部來將含有氧及氟之處理氣體的電漿供應至該停止膜,而將該停止膜蝕刻以使該金屬層露出之蝕刻步驟;該蝕刻步驟係在相異於進行該還原處理及修復處理的處理容器之別的處理容器內進行。
- 如申請專利範圍第1或2項之基板處理方法,其中該修復處理用氣體及該低介電率膜係含有矽;該還原之步驟係在修復處理前進行。
- 一種記憶媒體,係收納有使用於對基板進行處理的基板處理裝置之電腦程式,其中該基板係露出有含有碳及氧之低介電率膜與表面部被氧化之金屬層,而在包含有低介電率膜的露出面之部位處形成有碳脫落後的損傷層,其特徵在於:該電腦程式係寫入有實施申請專利範圍第1至3項中任一項之基板處理方法的步驟。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010010278A JP5544893B2 (ja) | 2010-01-20 | 2010-01-20 | 基板処理方法及び記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201201321A TW201201321A (en) | 2012-01-01 |
| TWI499001B true TWI499001B (zh) | 2015-09-01 |
Family
ID=44277886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100101878A TWI499001B (zh) | 2010-01-20 | 2011-01-19 | Substrate processing methods and memory media |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8870164B2 (zh) |
| JP (1) | JP5544893B2 (zh) |
| KR (1) | KR101671316B1 (zh) |
| TW (1) | TWI499001B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103377989B (zh) * | 2012-04-18 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | 大马士革结构的制作方法 |
| CN105448749B (zh) * | 2014-08-20 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 引线焊垫结构的制造方法 |
| KR20180000124U (ko) | 2016-07-01 | 2018-01-10 | 전홍수 | 수도배관 동파 방지장치 |
| KR102733881B1 (ko) | 2016-09-12 | 2024-11-27 | 삼성전자주식회사 | 배선 구조체를 갖는 반도체 소자 |
| JP6752357B2 (ja) | 2017-03-31 | 2020-09-09 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
| JP7267015B2 (ja) * | 2019-01-09 | 2023-05-01 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
| US11380536B2 (en) * | 2020-05-05 | 2022-07-05 | Applied Materials, Inc. | Multi-step pre-clean for selective metal gap fill |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200805493A (en) * | 2006-03-27 | 2008-01-16 | Tokyo Electron Ltd | Method of repairing damaged film having low dielectric constant, semiconductor device fabricating system and storage medium |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4226699B2 (ja) * | 1998-09-11 | 2009-02-18 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US20030181034A1 (en) * | 2002-03-19 | 2003-09-25 | Ping Jiang | Methods for forming vias and trenches with controlled SiC etch rate and selectivity |
| US6713402B2 (en) * | 2002-05-31 | 2004-03-30 | Texas Instruments Incorporated | Methods for polymer removal following etch-stop layer etch |
| JP2006019601A (ja) | 2004-07-05 | 2006-01-19 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置の製造装置 |
| JP2006303179A (ja) * | 2005-04-20 | 2006-11-02 | Fujitsu Ltd | 埋込導電体の形成方法 |
| JP4911936B2 (ja) | 2005-09-09 | 2012-04-04 | 東京エレクトロン株式会社 | プラズマアッシング方法 |
| US20070275560A1 (en) * | 2006-02-22 | 2007-11-29 | Eiichi Nishimura | Method of manufacturing semiconductor device |
| JP4684924B2 (ja) | 2006-03-16 | 2011-05-18 | 東京エレクトロン株式会社 | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 |
| JP5100057B2 (ja) * | 2006-08-18 | 2012-12-19 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP4999419B2 (ja) * | 2006-10-12 | 2012-08-15 | 東京エレクトロン株式会社 | 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体 |
| JP4800235B2 (ja) * | 2007-02-14 | 2011-10-26 | 東京エレクトロン株式会社 | 処理方法 |
| JP5135905B2 (ja) * | 2007-06-19 | 2013-02-06 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2009010043A (ja) * | 2007-06-26 | 2009-01-15 | Tokyo Electron Ltd | 基板処理方法,基板処理装置,記録媒体 |
| JP4924245B2 (ja) * | 2007-07-02 | 2012-04-25 | 東京エレクトロン株式会社 | 半導体製造装置、半導体装置の製造方法及び記憶媒体 |
| JP5304033B2 (ja) * | 2007-08-31 | 2013-10-02 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2009164471A (ja) | 2008-01-09 | 2009-07-23 | Panasonic Corp | 高信頼性銅配線及びその製造方法 |
| JP2009170547A (ja) * | 2008-01-11 | 2009-07-30 | Tokyo Electron Ltd | 基板処理方法,基板処理装置,記録媒体 |
| JP5425404B2 (ja) * | 2008-01-18 | 2014-02-26 | 東京エレクトロン株式会社 | アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法 |
-
2010
- 2010-01-20 JP JP2010010278A patent/JP5544893B2/ja not_active Expired - Fee Related
-
2011
- 2011-01-18 US US13/008,133 patent/US8870164B2/en active Active
- 2011-01-18 KR KR1020110004982A patent/KR101671316B1/ko not_active Expired - Fee Related
- 2011-01-19 TW TW100101878A patent/TWI499001B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200805493A (en) * | 2006-03-27 | 2008-01-16 | Tokyo Electron Ltd | Method of repairing damaged film having low dielectric constant, semiconductor device fabricating system and storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| US8870164B2 (en) | 2014-10-28 |
| KR20110085909A (ko) | 2011-07-27 |
| JP5544893B2 (ja) | 2014-07-09 |
| TW201201321A (en) | 2012-01-01 |
| JP2011151141A (ja) | 2011-08-04 |
| US20110177695A1 (en) | 2011-07-21 |
| KR101671316B1 (ko) | 2016-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8492287B2 (en) | Substrate processing method | |
| TWI430397B (zh) | A manufacturing method of a semiconductor device, a manufacturing apparatus for a semiconductor device, and a substrate processing device | |
| US7332426B2 (en) | Substrate processing method and fabrication process of a semiconductor device | |
| CN101728320B (zh) | 半导体器件的制造方法和半导体器件的制造装置 | |
| TWI774688B (zh) | 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法 | |
| TWI499001B (zh) | Substrate processing methods and memory media | |
| US8383519B2 (en) | Etching method and recording medium | |
| TWI775839B (zh) | 具有選擇性阻隔層的結構 | |
| CN101448580B (zh) | 具有室去氟化和晶片去氟化中间步骤的等离子体蚀刻和光刻胶剥离工艺 | |
| US8187981B2 (en) | Substrate processing method, substrate processing system, and computer-readable storage medium | |
| US20090075479A1 (en) | Method of manufacturing semiconductor device | |
| TWI751326B (zh) | 自對準通孔處理流程 | |
| KR100870997B1 (ko) | 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체 | |
| JP4924245B2 (ja) | 半導体製造装置、半導体装置の製造方法及び記憶媒体 | |
| US8524101B2 (en) | Method and apparatus for manufacturing semiconductor device, and storage medium | |
| US20130330920A1 (en) | Method and apparatus for substrate preclean with hydrogen containing high frequency rf plasma | |
| CN101809716A (zh) | 低k电介质和金属工艺集成的方法 | |
| KR20190092310A (ko) | 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층 | |
| TWI758464B (zh) | 含矽間隔物的選擇性形成 | |
| JP4940722B2 (ja) | 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体 | |
| JP5011782B2 (ja) | 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。 | |
| KR20190015132A (ko) | 피처리체를 처리하는 방법 | |
| JP2008085297A (ja) | 半導体装置の製造方法 | |
| JP2007227529A (ja) | 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |