TWI496261B - 電子元件封裝結構及其製作方法 - Google Patents

Description

電子元件封裝結構及其製作方法

本發明是有關於一種元件封裝結構及其製作方法，且特別是有關於一種電子元件封裝結構及其製作方法。

近年來，隨著電子技術的日新月異，高科技電子產業的相繼問世，使得更人性化、功能更佳的電子產品不斷地推陳出新。在這些電子產品內通常會配置用來安裝電子元件於其上的線路板。隨著電子產品持續朝向輕、薄、短、小的趨勢設計，線路板的厚度朝向薄型化發展。

然而，在習知技術中，製造者會先分別製作電子元件及用以承載電子元件之線路板。之後，在將電子元件封裝在線路板上，以形成電子元件封裝結構。此作法不但費工費時，且電子元件封裝結構的整體厚度不易降低。承上述，如何開發出一種可製作出薄型化之電子元件封裝結構的方法，實為研發者所欲達成的目標之一。

本發明提供一種電子元件封裝方法，其可製作出整體厚度小的電子元件封裝結構。

本發明提供一種電子元件封裝結構，其整體厚度小。

本發明之一實施例提出一種電子元件封裝方法，其包括下列步驟：提供線路基板，線路基板包括基底以及配置 於基底上的第一導電圖案，將電子元件配置於線路基板上，其中電子元件具有至少一電極，形成介電層於線路基板上，以覆蓋電子元件、電極以及第一導電圖案，其中第一導電圖案在介電層上形成第一凹陷圖案。圖案化介電層，以形成延伸至第一導電圖案的貫孔以及連通貫孔且暴露出電極的第二凹陷圖案。填入導電材料於貫孔以及第二凹陷圖案中，以在貫孔中形成導電通孔且在第二凹陷圖案中形成第二導電圖案，並移除基底。將第一防焊層及第二防焊層分別形成於第一導電圖案以及第二導電圖案上，其中第一防焊層暴露出部分的第一導電圖案，且第二防焊層暴露出部分的第二導電圖案。

本發明之一實施例提出一種電子元件封裝結構，其包括介電層、電子元件、第一導電圖案、第二導電圖案、導電通孔、第一防焊層以及第二防焊層。介電層具有第一表面、相對於第一表面之第二表面、配置於第一表面上且凹陷於第一表面的第一凹陷圖案、配置於第二表面上且凹陷於第二表面的至少一第二凹陷圖案以及由第一凹陷圖案延伸至第二凹陷圖案的至少一貫孔。電子元件埋在介電層中並具有至少一電極，電極暴露於第二凹陷圖案。第一導電圖案填入第一凹陷圖案，第二導電圖案填入第二凹陷圖案而與電子元件的電極連接，且導電通孔填入貫孔而連接第一導電圖案以及第二導電圖案。第一防焊層配置於介電層的第一表面以及第一導電圖案上，並暴露出部分的第一導電圖案。第二防焊層配置於介電層的第二表面以及第二導電圖案上，並暴露出部分的第二導電圖案。

基於上述，在本發明中，可將電子元件埋入介電層中，以大幅縮減電子元件封裝結構的整體厚度。此外，藉由在介電層的凹陷圖案中填入導電材料以形成導電圖案亦可使電子元件封裝結構的整體厚度更進一步地降低。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

電子元件封裝方法

圖1A至圖1K為本發明一實施例之電子元件封裝方法的剖面示意圖。請先參照圖1A及圖1B，首先，提供線路基板110(繪於圖1B)，其中線路基板110包括基底112以及配置於基底112上的第一導電圖案114。在本實施例中，基底112包括基材112a以及覆蓋基材112a相對二表面的阻障層112b。基材112a之材質例如為金屬或高分子聚合物，阻障層112b之材質例如為金屬(包括鋁或鎳)或聚合物(polymer)，但本發明不以此為限。

在本實施例中，提供線路基板110的方法包括下列步驟。首先，如圖1A所示，提供基底112以及配置於基底112上的第一導電層116。接著，如圖1B所示，圖案化第一導電層116，以形成電鍍種子層118及位在電鍍種子層118上的第一導電圖案114。進一步而言，在本實施例中，圖案化第一導電層116以形成第一導電圖案114的步驟包括進行半加成工序(Semi-additive Process)。本實施例之 電鍍種子層118及第一導電圖案114的材質可相同，電鍍種子層118及第一導電圖案114的材質例如為銅。

然而，本發明之提供線路基板的方法並不限於上段所述。圖2A及圖2B繪示本發明另一實施例之提供線路基板的方法。請參照圖2A及圖2B，首先，提供線路基板110A(繪於圖2B)，其中線路基板110包括基底112以及配置於基底112上的第一導電圖案114。特別是，第一導電圖案114暴露出部分的基底112。詳言之，如圖2A所示，可先提供基底112以及配置於基底112上的第一導電層116。接著，如圖2B所示，圖案第一導電層116，以形成第一導電圖案114。在此實施例中，圖案化第一導電層116，以形成第一導電圖案114的步驟包括進行減成工序(Subtractive Process)。簡言之，在其他實施例中，可不形成電鍍種子層118，而形成第一導電圖案114。如此一來，在電子元件封裝方法中，便可省去移除電鍍種子層118的步驟(如圖1H)，而使電子元件封裝方法更為簡單。此外，需說明的是，以圖2A及圖2B所示方法而提供的線路基板亦適用於下述的製程步驟(如圖1C至圖1G以及圖1J、圖1K)，進而形成電子元件封裝結構。此領域具有通常知識者可推知，因此於後續段落中便不再逐一詳述。

請參照圖1C，接著，將電子元件120配置於線路基板110上。電子元件120具有至少一電極122。在本實施例中，在將電子元件120配置於線路基板110上的步驟中，電子元件120可配置於電鍍種子層118上。請參照圖1D， 接著，形成介電層130於線路基板110上，以覆蓋電子元件120、電極122以及第一導電圖案114，其中第一導電圖案114在介電層130上形成第一凹陷圖案132。

在本實施例中，介電層130可全面性覆蓋電子元件120以及第一導電圖案114。形成介電層130於線路基板110上的目的之一是使電子元件120固定於線路基板110上。在本實施例中，介電層130的材質例如是高分子聚合物。

請參照圖1E，接著，圖案化介電層130，以形成延伸至第一導電圖案114的貫孔134以及連通貫孔134且暴露出電極122的第二凹陷圖案136。在本實施例中，第二凹陷圖案136可具有第一凹陷136a以及位於第一凹陷136a相對二側的二第二凹陷136b，且第二凹陷136b之任一的深度大於第一凹陷136a的深度。在本實施例中，圖案化介電層130的步驟包括將雷射光束(未繪示)照射介電層130，以形成貫孔134以及第二凹陷圖案136。更進一步地說，由於所欲形成之貫孔134與第二凹陷圖案136的凹陷程度不一，在本實施例中，可將雷射光束通過灰階光罩(未繪示)而照射至介電層130，以形成貫孔134以及第二凹陷圖案136。舉例而言，灰階光罩可具有高透光度的第一透光區、中透光度的第二透光區以及低透光度的第三透光區，部份之雷射光束通過具有高透光度的第一透光區後可於介電層130中形成凹陷程度較深之貫孔134，部份之雷射光束通過具有中透光度的第二透光區後可於介電層130中形成凹陷程度次深之第二凹陷136b，而部份之雷射光束 通過具有低透光度的第三透光區後可於介電層130中形成凹陷程度淺之第一凹陷136a。

請參照圖1F及圖1G，接著，填入導電材料140於貫孔134以及第二凹陷圖案136中，以在貫孔134中形成導電通孔142，且在第二凹陷圖案136中形成第二導電圖案144(繪於圖1G)。詳言之，如圖1F所示，可先形成第二導電層140a於第二凹陷圖案136上，其中第二導電層140a延伸至貫孔134以及第二凹陷圖案136內，且第二導電層140a全面性覆蓋介電層130。在本實施例中，可利用電鍍工序在第二凹陷圖案136上形成第二導電層140a。但本發明不以此為限。接著，如圖1G所示，移除部分的第二導電層140a而留下填入貫孔136的導電通孔142以及填入在第二凹陷圖案136中的第二導電圖案144。

請參照圖1G及圖1H，接著，移除基底112。如圖1H所示，在本實施例中，於移除基底112後，更可進一步地移除電鍍種子層118。在本實施例中，可利用蝕刻工序(Etching Process)移除電鍍種子層118。請參照圖1J，接著，將第一防焊層152及第二防焊層154分別形成於第一導電圖案114以及第二導電圖案144上。第一防焊層152暴露出部分的第一導電圖案114。第二防焊層154暴露出部分的第二導電圖案144。在本實施例中，第二防焊層154可暴露出與導電通孔142連接的部分第二導電圖案144。

請參照圖1K，接著，形成保護層160，其中第一防焊層152暴露出的部分第一導電圖案114以及被第二防焊層 154暴露出的部分第二導電圖案114形成多個接墊P，且保護層160覆蓋至少一接墊P。在本實施例中，保護層160之材質例如為金。然後，形成銲料球170，其中銲料球170連接至少一接墊P。於此便完成了本實施例之電子元件封裝結構100。

電子元件封裝結構

請參照圖1K，本實施例之電子元件封裝結構100包括介電層130、電子元件120、第一導電圖案114、第二導電圖案144、導電通孔142、第一防焊層152以及第二防焊層154。

介電層130具有第一表面130a、相對於第一表面130a之第二表面130b、配置於第一表面130a上且凹陷於第一表面130a的第一凹陷圖案132、配置於第二表面130b上且凹陷於第二表面130b的至少一第二凹陷圖案136以及由第一凹陷圖案132延伸至第二凹陷圖案136的至少一貫孔134。電子元件120埋在介電層130中並具有至少一電極122。電極122暴露於第二凹陷圖案136。

第一導電圖案114填入第一凹陷圖案132。第二導電圖案144填入第二凹陷圖案136而與電子元件120的電極122連接。在本實施例中，第一導電圖案114實質上與第一表面130a切齊，而第二導電圖案144實質上與第二表面130b切齊。值得注意的是，在本實施例中，第二凹陷圖案136可具有第一凹陷136a以及位於第一凹陷136a相對二 側的二第二凹陷136b，且第二凹陷136b之任一的深度大於第一凹陷136a的深度。填入第二凹陷136b之部分第二導電圖案144可被填入第一凹陷136a之部分第二導電圖案144所屏蔽。因此，藉由填入第一凹陷136a之部分第二導電圖案144的屏蔽效應，在填入第二凹陷136b之部分第二導電圖案144中傳遞的電訊號被外界雜訊干擾之機率可大幅降低。

導電通孔142填入貫孔134而連接第一導電圖案114以及第二導電圖案144。第一防焊層152配置於介電層130的第一表面130a以及第一導電圖案114上，並暴露出部分的第一導電圖案114。第二防焊層154配置於介電層130的第二表面130b以及第二導電圖案144上，並暴露出部分的第二導電圖案144。在本實施例中，被第二防焊層154暴露出的部分第二導電圖案114與導電通孔142連接。

本實施例之電子元件封裝結構100可進一步包括保護層160。被第一防焊層152暴露出的部分第一導電圖案114以及被第二防焊層154暴露出的部分第二導電圖案144形成多個接墊P。保護層160覆蓋至少一接墊P。本實施例之電子元件封裝結構100可選擇性地包括銲料球170。銲料170球連接至少一接墊P。

值得一提的是，在本實施例之電子元件封裝結構100中，由於第一導電圖案114、第二導電圖案144以及電子元件120是內埋在介電層130中，因此電子元件封裝結構100整體的厚度可大幅縮減，進而使得採用電子元件封裝 結構100的電子裝置可具有外型輕薄短小的優勢。

綜上所述，在本發明中，可將電子元件埋入介電層中，以大幅縮減電子元件封裝結構的整體厚度。此外，藉由在介電層的凹陷圖案中填入導電材料以形成導電圖案亦可使電子元件封裝結構的整體厚度更進一步地降低。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧電子元件封裝結構

110‧‧‧線路基板

112‧‧‧基底

112a‧‧‧基材

112b‧‧‧阻障層

114‧‧‧第一導電圖案

116‧‧‧第一導電層

118‧‧‧電鍍種子層

120‧‧‧電子元件

122‧‧‧電極

130‧‧‧介電層

130a‧‧‧第一表面

130b‧‧‧第二表面

132‧‧‧第一凹陷圖案

134‧‧‧貫孔

136‧‧‧第二凹陷圖案

136a‧‧‧第一凹陷

136b‧‧‧第二凹陷

140‧‧‧導電材料

140a‧‧‧第二導電層

142‧‧‧導電通孔

144‧‧‧第二導電圖案

152‧‧‧第一防焊層

154‧‧‧第二防焊層

160‧‧‧保護層

170‧‧‧銲料球

圖1A至圖1K為本發明一實施例之電子元件封裝方法的剖面示意圖。

圖2A及圖2B繪示本發明另一實施例之提供線路基板的方法。

100‧‧‧電子元件封裝結構

114‧‧‧第一導電圖案

120‧‧‧電子元件

122‧‧‧電極

130‧‧‧介電層

130a‧‧‧第一表面

130b‧‧‧第二表面

132‧‧‧第一凹陷圖案

134‧‧‧貫孔

136‧‧‧第二凹陷圖案

136a‧‧‧第一凹陷

136b‧‧‧第二凹陷

140‧‧‧導電材料

142‧‧‧導電通孔

144‧‧‧第二導電圖案

152‧‧‧第一防焊層

154‧‧‧第二防焊層

160‧‧‧保護層

170‧‧‧銲料球

Claims (6)

1. 一種電子元件封裝方法，包括：提供一線路基板，該線路基板包括一基底以及配置於該基底上的一第一導電圖案；將一電子元件配置於該線路基板上，該電子元件具有至少一電極；形成一介電層於該線路基板上，以覆蓋該電子元件、該電極以及該第一導電圖案，其中該第一導電圖案在該介電層上形成一第一凹陷圖案；圖案化該介電層，以形成延伸至該第一導電圖案的一貫孔以及連通該貫孔且暴露出該電極的一第二凹陷圖案；在形成該貫孔以及該第二凹陷圖案之後，填入導電材料於該貫孔以及該第二凹陷圖案中，以在該貫孔中形成一導電通孔且在該第二凹陷圖案中形成一第二導電圖案；移除該基底；以及將一第一防焊層及一第二防焊層分別形成於該第一導電圖案以及該第二導電圖案上，其中該第一防焊層暴露出部分的該第一導電圖案，且該第二防焊層暴露出部分的該第二導電圖案。
2. 如申請專利範圍第1項所述之電子元件封裝方法，其中提供該線路基板的方法包括：提供該基底以及配置於該基底上的一第一導電層；以及圖案化該第一導電層，以形成一電鍍種子層及位在該 電鍍種子層上的該第一導電圖案。
3. 如申請專利範圍第1項所述之電子元件封裝方法，其中在形成該介電層的步驟中，該介電層形成於該線路基板上以全面性覆蓋該電子元件以及該第一導電圖案。
4. 如申請專利範圍第1項所述之電子元件封裝方法，其中該第二凹陷圖案具有一第一凹陷以及位於該第一凹陷相對二側的二第二凹陷，且該些第二凹陷之任一的深度大於該第一凹陷的深度。
5. 如申請專利範圍第1項所述之電子元件封裝方法，其中在填入導電材料於該貫孔以及該第二凹陷圖案中的步驟包括：形成一第二導電層於該第二凹陷圖案上，其中該第二導電層延伸至該貫孔以及該第二凹陷圖案內且全面性覆蓋該介電層；移除部分的該第二導電層而留下填入該貫孔的該導電通孔以及填入在該第二凹陷圖案中的該第二導電圖案。
6. 如申請專利範圍第1項所述之電子元件封裝方法，其中提供該線路基板的方法包括：提供該基底以及配置於該基底上的一第一導電層；以及圖案化該第一導電層，以形成該第一導電圖案，其中該第一導電圖案暴露出部分的該基底。