TWI492371B - 電阻式隨存記憶體之製作方法 - Google Patents
電阻式隨存記憶體之製作方法 Download PDFInfo
- Publication number
- TWI492371B TWI492371B TW099100900A TW99100900A TWI492371B TW I492371 B TWI492371 B TW I492371B TW 099100900 A TW099100900 A TW 099100900A TW 99100900 A TW99100900 A TW 99100900A TW I492371 B TWI492371 B TW I492371B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- resistive memory
- forming
- electrode
- process temperature
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 51
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 38
- 230000008569 process Effects 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 11
- 230000003068 static effect Effects 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims 2
- 230000000052 comparative effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本發明是有關於一種非揮發性記憶體(nonvolatile memory，簡稱NVM)的製作方法，特別是指一種電阻式隨存記憶體(resistive random access memory，簡稱RRAM)的製作方法。
電阻式隨存記憶體的記憶包(memory cell)，基本上是一由一個電晶體(transistor)及一個電阻器(resistor)所組成之1T1R的整合結構，或是由一個二極體(diode)及一個電阻器(resistor)所組成之1D1R的整合結構。此電阻器主要是一上電極/絕緣層/下電極的三明治結構。
前述絕緣層一般是使用具有可變電阻特性之氧化物，如，NiO、CuO、ZrO2
、TiO2
、HfO2
等。當一脈衝偏壓訊號被施加於此可變電阻特性之絕緣層時，此絕緣層則產生立即性的電阻值的改變，即，所謂的電阻轉換效應(resistive switching effect)。因此，電阻式隨存記憶體主要是利用前述電阻轉換效應來達到寫入(write)與抹除(erase)的功能，致使其成為用來取代下一世代之NVM的快閃記憶體(flash memory)的選擇。
一般於讀取(read)資料時，主要是給予一小偏壓來讀取其電流值。當電阻式隨存記憶體處於低阻態(low resistance state，簡稱LRS)時，則低阻態的電流值便成為寫入的記憶訊號。當電阻式隨存記憶體處於高電阻狀態(high resistance state，簡稱HRS)時，則高阻態的電流值便成為抹除的記憶訊號。因此，當高電阻狀態(HRS)之電流對低電阻狀態(LRS)之電流的比值越高時，便表示記憶體的辨識度越高。
本案發明人曾揭示出一種電阻式隨存記憶體之傳統的製作方法，其相關說明是節錄自Chih-Yang Lin,Chen-Yu Wu,Chung-Yi Wu,Tzyh-Cheang Lee,Fu-Liang Yang,Chenming Hu,and Tseung-Yuen Tseng,“Effect of Top Electrode Material on Resistive Switching Properties of ZrO2
Film Memory Devices”,IEEE ELECTRON DEVICE LETTERS,VOL. 28,NO. 5,PP. 366~368,MAY 2007.。該傳統的製作方法，包括以下步驟：
(A)在一矽(Si)基材上形成一SiO2
層；
(B)於該SiO2
層上依序形成一Ti層與一Pt層以做為該傳統製作方法之RRAM的一下電極；
(C)將所完成的下電極放置於一射頻磁控濺鍍系統(radio-frequency magnetron sputtering system)中以於其上方形成一厚度約70nm的ZrO2
層；及
(D)使用該射頻磁控濺鍍系統在該ZrO2
層上形成一Ti層以做為前述RRAM的一上電極。
該ZrO2
層之製程條件說明如後：O2
與Ar所構成之混合氣體的比例為6：12(O2
：Ar)；製程溫度為250℃；工作壓力為10mTorr。
在該1T1R之整合結構或1D1R之整合結構的製程中，一般是在實施完電晶體或二極體的製程後，再進一步地完成電阻器(即，RRAM)。然而，使用250℃的製程溫度來製作該ZrO2
層，對於前段已完成的電晶體或二極體之元件性能而言，皆有不利的影響。
經上述說明可知，降低電阻式隨存記憶體的製程溫度以利於將電阻式隨存記憶體整合至積體電路製程中，是此技術領域者所需改進的課題。
因此，本發明之目的，即在提供一種電阻式隨存記憶體之製作方法。
本發明之另一目的，即在提供另一種電阻是隨存記憶體之製作方法。
於是，本發明之電阻式隨存記憶體之製作方法，包含：(a)於一基材上形成一第一電極；(b)於該第一電極上以一175℃至225℃的製程溫度形成一氧化鋯之可變電阻層；及(c)於該可變電阻層上形成一Ti的第二電極；其中，該步驟(b)之可變電阻層的形成是經由濺鍍技術來完成；及其中，相較於在一250℃之製程溫度下所製得之氧化鋯之可變電阻層，該步驟(b)在該175℃至225℃之製程溫度下所製作的氧化鋯之可變電阻層於寫入態與抹除態之間的靜態電阻轉換循環次數，能在+1.5V至-2.5V之直流電壓與10次/V之收集頻率的測試條件下，至少提升至6800次。
此外，本發明另一種電阻式隨存記憶體之製作方法，該電阻式隨存記憶體包含電晶體或二極體，該電阻式隨存記憶體之製作方法實質由以下步驟所組成：(a)於一基材上形成一第一電極；(b)於該第一電極上以一175℃至225℃的製程溫度形成一氧化鋯之可變電阻層；及(c)於該可變電阻層上形成一Ti的第二電極；其中，該步驟(b)之可變電阻層的形成是經由濺鍍技術來完成；及其中，相較於在一250℃之製程溫度下所製得之氧化鋯之可變電阻層，該步驟(b)在該175℃至225℃之製程溫度下所製作的氧化鋯之可變電阻層於寫入態與抹除態之間的靜態電阻轉換循環次數，能在+1.5V至-2.5V之直流電壓與10次/V之收集頻率的測試條件下，至少提升至6800次。
本發明之功效在於：降低電阻式隨存記憶體的製程溫度以利於將電阻式隨存記憶體整合至積體電路中。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一個較佳實施例、三個具體例與兩個比較例的詳細說明中，將可清楚的呈現。
本發明電阻式隨存記憶體之製作方法之一較佳實施例，包含：(a)於一基材上形成一第一電極；
(b)於該第一電極上以一175℃至225℃的製程溫度形成一氧化鋯之可變電阻層；及(c)於該可變電阻層上形成一Ti的第二電極。
較佳地，該步驟(b)之可變電阻層的形成是經由濺鍍技術來完成。
較佳地，該步驟(a)、(c)之第一、二電極的形成是經由蒸鍍(evaporation)技術來實施。
較佳地，該步驟(a)的第一電極具有一形成於該基材上的Ti層及一形成於該Ti層上的Pt層。
本發明之電阻式隨存記憶體之製作方法的一具體例1，是先利用濕氧化法(wet oxidation)在一Si基材上形成一厚度約200nm的SiO2
層。進一步地，在2×10-6
Torr的工作壓力(working pressure)下利用電子束蒸鍍法(electron beam evaporation)於該SiO2
層上依序形成一厚度約20nm的Ti層及一厚度約80nm的Pt層以做為一下電極。接著，將前述完成有該下電極的Si基材放置於一射頻磁控濺鍍系統中(radio-frequency magnetron sputtering system)，以175℃的製程溫度、10mTorr的工作壓力以及150W之靶材濺鍍功率等濺鍍參數在該下電極上形成一厚度約40nm的氧化鋯之可變電阻層；其中，O2
與Ar所構成之混合氣體的比例為6：12(O2
：Ar)。最後，在2×10-6
Torr的工作壓力下利用電子束蒸鍍法於該氧化鋯層上形成一厚度約150nm的Ti之上電極。
本發明之電阻式隨存記憶體之製作方法的一具體例2，大致上是相同於該具體例1，其不同處是在於，該氧化鋯之可變電阻層的製程溫度為200℃。
本發明之電阻式隨存記憶體之製作方法的一具體例3，大致上是相同於該具體例1，其不同處是在於，該氧化鋯之可變電阻層的製程溫度為225℃。
用來與本發明該等具體例相比較的一比較例1，大致上是相同於該具體例1，其不同處是在於，濺鍍該氧化鋯之可變電阻層的製程溫度為150℃。
用來與本發明該等具體例相比較的一比較例2，大致上是相同於該具體例1，其不同處是在於，濺鍍該氧化鋯之可變電阻層的製程溫度為250℃。
圖1顯示有本發明該具體例2之電阻式隨存記憶體的耐久性測試(endurance test)結果。本發明該具體例2之測試結果是在+1.5V至-2.5V之直流電壓的測試條件下，利用數據收集器(Agilent 4155C)以10次/V的收集頻率(scanning rate)與0.3V的電壓來讀取寫入態(on-state)與抹除態(off-state)的電流值；其中，該具體例2所量測取得的靜態電阻轉換循環(switching cycle)可達10599次。此外，該具體例
1、3在相同的測試條件下所量測取得之靜態電阻轉換循環亦分別可達6800次與7300次；然而，該等比較例之隨存記憶體在相同的測試條件下所量測取得的靜態電阻轉換循環分別僅為4000次與6100次(見表1.)。
圖2顯示有本發明該具體例2之電阻式隨存記憶體的電流對電壓曲線圖(I-V curve)，圖2中的I-V曲線是取自圖1之第1、100、1000與10000次的數據。由圖2顯示可知，圖2中之第1、100、1000與10000次的I-V曲線重疊性高；因此，本發明該具體例2之靜態電阻轉換循環穩定性高。
圖3顯示有本發明該具體例2之電阻式隨存記憶體的動態電阻轉換循環測試(write/erase cycle test)結果。其動態電阻轉換循環測試是以Agilent 81110A交替地對該具體例2之電阻式隨存記憶體提供一寫入態的電壓脈衝(switch-on voltage pulse)與一抹除態的電壓脈衝(switch-off voltage pulse)來做為測試條件；其中，寫入態與抹除態的電壓分別為+6V與-3V，且脈衝寬度為50ns。測試結果是利用Agilent 4155C以0.3V的電壓來讀取寫入態(on-state)與抹除態(off-state)的電流值；其中，所量測取得的動態電阻轉換循環可達1000次。
經前述各電性測試結果顯示可知，本發明以175℃至225℃之製程溫度所製備的氧化鋯之可變電阻層，其靜態電阻轉換循環(耐久性測試)可趨近7000次至10000次。此外，該等具體例之電阻式隨存記憶體的HRS/LRS之比值高；因此，具有優異的記憶辨識度。又，由本發明該具體例2的動態電阻轉換循環顯示可知，其電阻式隨存記憶體的切換速度快，達到50ns。
綜上所述，本發明之電阻式隨存記憶體之製作方法可在較低的製程溫度下完成來得到較佳性能的記憶元件並有利於被整合至積體電路中，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之較佳實施例與具體例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
圖1是一電流對靜態電阻轉換循環關係圖，說明本發明一具體例2之耐久性測試結果；圖2是一I-V曲線圖，說明本發明該具體例2之靜態電
阻轉換循環的穩定性；及圖3是一電流對動態電阻轉換循環關係圖，說明本發明該具體例2之動態電阻轉換循環的測試結果。
Claims (6)
- 一種電阻式隨存記憶體之製作方法，包含：(a)於一基材上形成一第一電極；(b)於該第一電極上以一175℃至225℃的製程溫度形成一氧化鋯之可變電阻層；及(c)於該可變電阻層上形成一Ti的第二電極；其中，該步驟(b)之可變電阻層的形成是經由濺鍍技術來完成；其中，相較於在一250℃之製程溫度下所製得之氧化鋯之可變電阻層，該步驟(b)在該175℃至225℃之製程溫度下所製作的氧化鋯之可變電阻層於寫入態與抹除態之間的靜態電阻轉換循環次數，能在+1.5V至-2.5V之直流電壓與10次/V之收集頻率的測試條件下，至少提升至6800次。
- 依據申請專利範圍第1項所述之電阻式隨存記憶體之製作方法，其中，該步驟(a)、(c)之第一、二電極的形成是經由蒸鍍技術來實施。
- 依據申請專利範圍第2項所述之電阻式隨存記憶體之製作方法，其中，該步驟(a)的第一電極具有一形成於該基材上的Ti層及一形成於該Ti層上的pt層。
- 一種電阻式隨存記憶體之製作方法，該電阻式隨存記憶體包含電晶體或二極體，該電阻式隨存記憶體之製作方法實質由以下步驟所組成： (a)於一基材上形成一第一電極；(b)於該第一電極上以一175℃至225℃的製程溫度形成一氧化鋯之可變電阻層；及(c)於該可變電阻層上形成一Ti的第二電極；其中，該步驟(b)之可變電阻層的形成是經由濺鍍技術來完成；其中，相較於在一250℃之製程溫度下所製得之氧化鋯之可變電阻層，該步驟(b)在該175℃至225℃之製程溫度下所製作的氧化鋯之可變電阻層於寫入態與抹除態之間的靜態電阻轉換循環次數，能在+1.5V至-2.5V之直流電壓與10次/V之收集頻率的測試條件下，至少提升至6800次。
- 依據申請專利範圍第4項所述之電阻式隨存記憶體之製作方法，其中，該步驟(a)、(c)之第一、二電極的形成是經由蒸鍍技術來實施。
- 依據申請專利範圍第5項所述之電阻式隨存記憶體之製作方法，該步驟(a)的第一電極具有一形成於該基材上的Ti層及一形成於該Ti層上的Pt層。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099100900A TWI492371B (zh) | 2010-01-14 | 2010-01-14 | 電阻式隨存記憶體之製作方法 |
| US12/793,833 US8470637B2 (en) | 2010-01-14 | 2010-06-04 | Method for fabricating a resistor for a resistance random access memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099100900A TWI492371B (zh) | 2010-01-14 | 2010-01-14 | 電阻式隨存記憶體之製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201125114A TW201125114A (en) | 2011-07-16 |
| TWI492371B true TWI492371B (zh) | 2015-07-11 |
Family
ID=44258868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099100900A TWI492371B (zh) | 2010-01-14 | 2010-01-14 | 電阻式隨存記憶體之製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8470637B2 (zh) |
| TW (1) | TWI492371B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101897280B1 (ko) * | 2012-01-04 | 2018-09-11 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치, 이를 포함하는 시스템 및 메모리 장치의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6602805B2 (en) * | 2000-12-14 | 2003-08-05 | Macronix International Co., Ltd. | Method for forming gate dielectric layer in NROM |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353414A (ja) * | 2001-05-22 | 2002-12-06 | Oki Electric Ind Co Ltd | 誘電体キャパシタおよびその製造方法 |
-
2010
- 2010-01-14 TW TW099100900A patent/TWI492371B/zh not_active IP Right Cessation
- 2010-06-04 US US12/793,833 patent/US8470637B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6602805B2 (en) * | 2000-12-14 | 2003-08-05 | Macronix International Co., Ltd. | Method for forming gate dielectric layer in NROM |
Non-Patent Citations (1)
| Title |
|---|
| Chih-Yang Lin, et. al., "Effect of top electrode material on resistive switching properties of ZrO2 Film memory devices", IEEE ELECTRON DEVICE LETTERS, VOL. 28, NO.5, MAY, 2007. pages 1 to 3. * |
Also Published As
| Publication number | Publication date |
|---|---|
| US8470637B2 (en) | 2013-06-25 |
| US20110171811A1 (en) | 2011-07-14 |
| TW201125114A (en) | 2011-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4698630B2 (ja) | 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子 | |
| KR100718155B1 (ko) | 두 개의 산화층을 이용한 비휘발성 메모리 소자 | |
| CN101106171B (zh) | 包括可变电阻材料的非易失存储器 | |
| JP5230955B2 (ja) | 抵抗性メモリ素子 | |
| JP5154138B2 (ja) | ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子 | |
| KR101176542B1 (ko) | 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 | |
| US8791444B2 (en) | Resistive random access memory (RRAM) using stacked dielectrics and method for manufacturing the same | |
| CN108831992B (zh) | 一种铪掺杂氧化锌阻变层的阻变存储器及其制备方法 | |
| US9978941B2 (en) | Self-rectifying resistive random access memory cell structure | |
| CN101064359A (zh) | 包括可变电阻材料的非易失存储器件 | |
| JP2007311798A (ja) | 酸素欠乏金属酸化物を利用した不揮発性メモリ素子及びその製造方法 | |
| KR20080064353A (ko) | 저항 메모리 소자 및 그 제조 방법 | |
| CN101577308A (zh) | 一种掺杂ZrO2阻变存储器及其制作方法 | |
| CN102005536A (zh) | 一种改进的NiO基电阻式随机存储器及其制备方法 | |
| Mondal et al. | High-Performance Flexible ${\rm Ni}/{\rm Sm} _ {2}{\rm O} _ {3}/{\rm ITO} $ ReRAM Device for Low-Power Nonvolatile Memory Applications | |
| CN102157686B (zh) | 一种表面阻态随电畴变化的存储器及其制备方法 | |
| CN101894910B (zh) | 基于非化学剂量比的氮氧硅的双极阻变存储器及制备方法 | |
| CN101577311A (zh) | 一次编程存储器及其制造方法 | |
| TWI492371B (zh) | 電阻式隨存記憶體之製作方法 | |
| KR101307253B1 (ko) | 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자 | |
| Huang et al. | A TaO x based threshold switching selector for the RRAM crossbar array memory | |
| TWI500193B (zh) | 記憶體元件與其製程 | |
| CN108232011A (zh) | 一种非晶钛酸锶薄膜器件及其制备方法 | |
| KR100989180B1 (ko) | 저항변화기록소자 및 그 제조방법 | |
| Zhang et al. | Complementary metal oxide semiconductor compatible Hf-based resistive random access memory with ultralow switching current/power |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |