TWI489752B - 一種可控制共用電晶體接通時間之電荷泵 - Google Patents
一種可控制共用電晶體接通時間之電荷泵 Download PDFInfo
- Publication number
- TWI489752B TWI489752B TW098130101A TW98130101A TWI489752B TW I489752 B TWI489752 B TW I489752B TW 098130101 A TW098130101 A TW 098130101A TW 98130101 A TW98130101 A TW 98130101A TW I489752 B TWI489752 B TW I489752B
- Authority
- TW
- Taiwan
- Prior art keywords
- switch
- control signal
- common
- source
- absorption
- Prior art date
Links
- 238000010521 absorption reaction Methods 0.000 claims description 94
- 230000003111 delayed effect Effects 0.000 claims description 8
- 230000009471 action Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000001934 delay Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011532 electronic conductor Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Electronic Switches (AREA)
Description
本發明係有關一種電荷泵(CP:Charge Pump)，特別是一種可控制共用電晶體接通時間之電荷泵，其經調整使控制源開關動作之控制信號和控制共用電晶體動作之控制信號具有一定時間差，先接通共用電晶體使其達到一定電壓電平，防止斷開源開關之後產生之反向電流，維持載入於環路濾波器之動態電流(Dynamic Current)穩定性，可廣泛用於需用電子電路實現之多數電子/半導體元件。
通常，電荷泵為根據脈衝信號增加或減少特定量之電荷，調整環路濾波器(Loop filter)中電壓之電子電路，所述脈衝信號為在鎖相環(PLL:Phase Locked Loop)中，將反饋並分頻標準分頻器之標準頻率和電壓控制振盪器之輸出信號所得之主分頻器輸出頻率，在相位檢測器(PFD:Phase Frequency Detector)中進行比較之後輸出。
因此，若所述相位檢測器(PFD)輸出正脈衝，電荷泵向具備於環路濾波器之電容器，供應相當於其脈衝寬度之電荷量之電流，聚積電荷增加電壓；若所述相位檢測器(PFD)輸出負脈衝，所述電荷泵從所述電容器，逆向吸收相當於其脈衝寬度之電荷量之電流，減少電荷降低電壓。
所述先前電荷泵，如圖1所示，包括：電流源部，向環路濾波器供應電流；電流吸收部，從所述環路濾波器吸收電流；標準電流供應部，供應一定偏置電流；及共用部(sharing)，其兩端子各連接至具備於所述電流源部和電流吸收部之源開關和吸收開關。
此時，所述電流源部為由PMOS電晶體構成之電流鏡(Current mirror)結構，而電流吸收部為由NMOS電晶體構成之電流鏡(Current mirror)結構。
所述電流源部連接於電壓源(Vdd)和輸出端子(Vout)之間，包括：源開關(P3)，將所述相位檢測器(PFD)所生成之源控制信號(UP_b)載入於門；第一控制開關(P1、P2)，在所述標準電流供應部，將恒定電流(IUP,REF
)作為控制信號載入於門。此時，所述源開關(P3)，在源控制信號(UP_b)為0時接通(turn on)，使源電流從電壓源(Vdd)經輸出端子(Vout)流向環路濾波器，從而聚積電荷。
另外，所述電流吸收部連接於所述輸出端子(Vout)和接地電壓(GND)之間，包括：吸收開關(N3)，將所述相位檢測器(PFD)所生成之吸收控制信號(DN)載入於門；第二控制開關(N1、N2)，在所述標準電流供應部，將恒定電流(IDN,REF
)作為控制信號載入於門。此時，所述吸收開關(N3)，在吸收控制信號(DN)為1時接通(turn on)，使吸收電流從輸出端子(Vout)流向接地電壓(GND)，從而擠出電荷。
另外，所述共用部(sharing)，包括：第一共用電晶體(N5)，其一端子連接於所述源開關之一端子，另一端子連接於接地電源，由其閘上載入所述源控制信號(UP_b)之NMOS電晶體構成；第二共用電晶體(P5)，其一端子連接於所述吸收開關之一端子，另一端子連接於電壓源，由其閘上載入所述吸收控制信號(DN)之PMOS電晶體構成。
所述先前源開關型(Source switch type)電荷泵中，所述源開關(P3)和第一共用電晶體(N5)之門相互形成共同節點，並載入相同源控制信號(UP_b)；而所述吸收開關(N3)和第二共用電晶體(P5)之門相互形成共同節點，並載入相同吸收控制信號(DN)。
這樣，因向源開關(P3)和第一共用電晶體(N5)同時載入相同源控制信號(UP_b)，在所述源控制信號(UP_b)從1轉換至0時，所述第一共用電晶體(N5)保持斷開(Turn off)狀態，但所述源開關(P3)將接通(Turn on)，源電流(I1
)從所述電壓源(Vdd)通過輸出端子(Vout)流動，在環路濾波器聚積電荷。
但是，聚積相當於所述相位檢測器輸出脈衝寬度之電荷之後，所述源控制信號(UP_b)從0轉換至1，則所述源開關(P3)斷開，切斷電壓源(Vdd)之供應，而所述第一共用電晶體(N5)接通，連接至接地電源，從而切斷源電流(I1
)供應。
此時，因所述源控制信號(UP_b)同時載入至源開關(P3)和第一共用電晶體(N5)，在所述源開關(P3)之切斷時間之內，所述第一共用電晶體(N5)接通，電壓源通過所述源開關(P3)和第一共用電晶體(N5)流向接地電源，降低a節點之電壓。
因此，所述輸出端子(Vout)電壓高於a節點電壓，反向電流從輸出端子(Vout)通過第一控制開關(P2)、a節點及第一共用電晶體(N5)流動，如圖2所示，將降低供應至所述環路濾波器之動態電流(Dynamic current,I3
)值，輸出端子之輸出電壓逐漸減少，從而不能將電壓調整至所述環路濾波器所需值。
另外，因向吸收開關(N3)和第二共用電晶體(P5)同時載入相同吸收控制信號(DN)，在所述吸收控制信號(DN)從0轉換至1時，所述第二共用電晶體(P5)保持斷開(Turn off)狀態，但所述吸收開關(N3)將接通(Turn on)，吸收電流(I2
)從所述環路濾波器通過輸出端子(Vout)流向接地電源(GND)，從而擠出電荷。
但是，放射相當於所述相位檢測器輸出脈衝寬度之電荷之後，所述吸收控制信號(DN)從1轉換至0，則所述吸收開關(N3)斷開，切斷輸出端子(Vout)之供應，而所述第二共用電晶體(P5)接通，連接至電壓源(Vdd)，從而切斷吸收電流(I2
)供應。
此時，因所述吸收控制信號(DN)同時載入至吸收開關(N3)和第二共用電晶體(P5)，在所述吸收開關(N3)之切斷時間之內，所述第二共用電晶體(P5)接通，電壓源(Vdd)通過所述吸收開關(N3)和第二共用電晶體(P5)流向接地電源，提高b節點之電壓。
因此，所述輸出端子(Vout)電壓低於b節點電壓，反向電流從b節點通過第二控制開關(N2)流向輸出端子(Vout)，將改變供應至所述環路濾波器之動態電流(Dynamic current,I3
)值，從而不能將電壓調整至所述環路濾波器所需值。
這樣，所述第一及第二共用電晶體所導致之源開關(P3)和吸收開關(N3)一端子節點電壓不穩定引起之反向電流，將改變供應至所述環路濾波器之動態電流，出現非正常運行情況，不能向電壓控制振盪器傳遞根據相位檢測器之相位比較結果正確校準相位差之電壓，從而在鎖相環(PLL)中經常發生亂真(spurious)現象。
本發明之目的在於，提供一種可控制共用電晶體接通時間之電
荷泵，其經調整使切斷源開關和吸收開關之控制信號和接通共用電晶體之控制信號之轉換時間各不相同，在源開關和吸收開關接通之前，先接通第一共用電晶體和第二共用電晶體，使共用電晶體之一端子達到一定電壓電平，從而防止因源開關和吸收開關切斷導致之反向電流所引起之動態電流非正常運行。
本發明之目的是這樣實現的：提供一種可控制共用電晶體接通時間之電荷泵，在根據經相位檢測器比較之標準頻率和輸出頻率之脈衝信號，通過增加或減少電荷調整環路濾波器電壓之電荷泵中，包括：電流源部，具備將由所述相位檢測器生成，經定時控制器調整之源控制信號，載入於其閘之源開關；電流吸收部，具備將由所述相位檢測器生成，經定時控制器調整之吸收控制信號，載入於其閘之吸收開關；共用部，由連接於所述源開關和吸收開關之共用電晶體構成；及定時控制器，生成並供應控制信號，以調整使所述共用電晶體之運行時間和所述源開關、吸收開關之運行時間各不相同。另外，本發明共用部之特徵是，包括：第一共用電晶體，其一端子連接於由PMOS電晶體構成之源開關，另一端子連接於接地電源，由其閘上載入所述定時控制器所生成之第一共用控制信號之NMOS電晶體構成；第二共用電晶體，其一端子連接於由NMOS電晶體構成之吸收開關，另一端子連接於電
壓源，由其閘上載入所述定時控制器所生成之第二共用控制信號之PMOS電晶體構成。
另外，本發明共用控制器之特徵是，生成第一共用控制信號，以在所述源開關切斷之前，先接通所述第一共用電晶體；生成第二共用控制信號，以在所述吸收開關切斷之前，先接通所述第二共用電晶體。
另外，本發明定時控制器之特徵是，包括：第一延遲單元，延遲所述相位檢測器所生成之信號；及觸發器，將所述第一延遲單元之輸出信號作為輸入，輸出所述第一及第二共用控制信號。
另外，本發明所述第一延遲單元之特徵是，輸出端連接於所述源開關和吸收開關，將經延遲之源控制信號載入至源開關之門，並將經延遲之吸收控制信號載入至吸收開關之門，識別所述源控制信號和吸收控制信號之轉換時間，決定第一及第二共用電晶體之接通時間。
另外，本發明之特徵是，觸發器輸出端(Q)將先於所述源開關之切斷時間轉換之第一共用控制信號，載入至所述第一共用電晶體之門接通；將先於所述吸收開關之切斷時間轉換之第二共用控制信號，載入至所述第二共用電晶體之門接通。
另外，本發明之特徵是，還包括第二延遲單元，連接於所述觸發器輸出端(Qb)和復位端(Rn)之間，將輸出信號載入為觸發
器之重定信號，再次轉換所述第一及第二共用控制信號，決定所述第一及第二共用電晶體保持接通狀態之時間。
本發明使接通共用電晶體之共用控制信號，先於源控制信號及吸收控制信號轉換，從而先接通共用電晶體之後，再切斷源開關和吸收開關，預先將源開關和吸收開關一端子之電壓電平保持在一定值，減少與輸出端子之間之電壓差，以此防止切斷源開關和吸收開關時來自輸出端子之反向電流，增補動態電流之上、下電流不匹配(mismatch)使之變穩定，明顯減少鎖相環(PLL)之亂真(spurious)現象。
下面，結合附圖對本發明之具體實施例進行詳細說明。
本發明一實施例一種可控制共用電晶體接通時間之電荷泵，如圖3所示，包括：電流源部100，向環路濾波器供應電流聚積電荷；電流吸收部200，從所述環路濾波器得到電流供應並吸收電荷；標準電流供應部300，供應一定偏置電流；共用部(sharing)400，連接於具備在所述電流源部和電流吸收部之源開關和吸收開關；定時控制器500，生成並供應用於調整電晶體接通(turn on)時間之控制信號。
所述電流源部100為由PMOS電晶體構成之電流鏡(Current mirror)結構，連接於電壓源(Vdd)和輸出端子(Vout)之間，包括：源開關(MP3)，將由相位檢測器(PFD)生成(UP_b)，
經定時控制器500調整之源控制信號(UP_bbb)載入至其閘；第一控制開關(MP1、MP2)，在標準電流供應部300中，標準電流(Iref
)作為控制信號載入至其閘。此時，所述源開關(MP3)，在源控制信號(UP_bbb)為0時接通(turn on)，使源電流從電壓源(Vdd)經輸出端子(Vout)流向環路濾波器，從而聚積電荷。在所述源控制信號中，英文字母“b”表示“bar”。
所述源開關(MP3)之一端子連接於所述電壓源(Vdd)，另一端子連接於所述第一控制開關(MP2)之一端子，而所述源開關(MP3)和第一控制開關(MP2)之共同連接端子，連接於將要後述之第一共用電晶體(MN5)之一端子。另外，所述第一控制開關(MP2)之另一端子，連接於輸出端子(Vout)。
所述電流吸收部200為由NMOS電晶體構成之電流鏡(Current mirror)結構，連接於所述輸出端子(Vout)和接地電壓(GND)之間，包括：吸收開關(MN3)，將由相位檢測器(PFD)生成(DN)，經定時控制器500調整之吸收控制信號(DN_bb)載入至其閘；第二控制開關(MN1、MN2)，在標準電流供應部300中，標準電流(Iref
)作為控制信號載入至其閘。
此時，所述吸收開關(MN3)，在所述吸收控制信號(DN_bb)為1時接通，使吸收電流從所述輸出端子(Vout)流向輸出端子(Vout)，從而擠出電荷。
所述吸收開關(MN3)之一端子連接於所述接地電壓(GND)，另一端子連接於所述第二控制開關(MN2)之一端子，而所述吸收開關(MN3)和第二控制開關(MN2)之共同連接端子，連接於將要後述之第二共用電晶體(MP5)之一端子。另外，所述第二控制開關(MN2)之另一端子，連接於輸出端子(Vout)。
另外，所述共用部(sharing)400，包括：第一共用電晶體(MN5)，其一端子連接於所述源開關(MP3)和第一控制開關(MP2)之共同端子，另一端子連接於接地電源，由其閘上載入第一共用控制信號(SHP)之NMOS電晶體構成；第二共用電晶體(MP5)，其一端子連接於所述吸收開關(MN3)和第二控制開關(MN2)之共同端子，另一端子連接於電壓源，由其閘上載入第二共用控制信號(SHN)之PMOS電晶體構成。
如圖4所示，所述定時控制器500，為經調整使所述源開關(MP3)切斷(turn off)時間和所述第一共用電晶體(MN5)接通(turn on)時間各不相同，並使所述吸收開關(MN3)切斷時間和所述第二共用電晶體(MP5)接通時間各不相同，包括：第一延遲單元(Delay Cell A)510，延遲所述相位檢測器(PFD)所生成之源控制信號(DU_b)和吸收控制信號(DN)；觸發器520，將經所述第一延遲單元延遲之信號作為輸入，輸出所述第一及第二共用控制信號(SHP、SHN)；及第二延遲單元(Delay Cell B)
530，再次延遲經所述第一延遲單元延遲之信號，載入為觸發器之重定信號。
此時，所述第一延遲單元510之輸出端連接於所述源開關(MP3)和吸收開關(MN3)，將延遲一定時間之源控制信號(UP_bbb)載入至源開關(MP3)之門，並將吸收控制信號(DN_bb)載入至吸收開關(MN5)之門。
另外，所述觸發器520之輸出端(Q)連接至所述第一共用電晶體(MN5)，載入第一共用控制信號(SHP)，並連接至所述第二共用電晶體(MP5)，載入第二共用控制信號(SHN)。
此时，经所述定时控制器(Timing Controller)500之调整，所述第一共享控制信号(SHP)先於所述源控制信號(UP_bbb)轉換，而所述第二共用控制信號(SHN)先於所述吸收控制信號(DN_bb)轉換。因此，所述第一共用電晶體(MN5)，在源開關(MP3)切斷之前，預先接通，而所述第二共用電晶體(MP5)，在吸收開關(MN3)切斷之前，預先接通。
另外，第二延遲單元530，決定所述第一及第二共用電晶體(MN5、MP5)保持接通狀態之時間，並連接於所述觸發器520之輸出端(Qb)和復位端(Rn)之間，將經延遲之信號載入為觸
發器之重定信號，從而轉換所述第一及第二共用控制信號(SHP、SHN)，接通所述第一及第二共用電晶體。
下面，將說明所述構成之本發明可控制共用電晶體接通時間之電荷泵之作用。
圖5為根據本發明在定時控制器控制電晶體接通時間之控制信號時距圖。
如圖5所示，首先在相位檢測器(PFD)中，若正脈衝之源控制信號(UP_b)載入至所述定時控制器之第一延遲單元(Delay Cell A)，則將輸出延遲一定時間之源控制信號(UP_bbb)並載入至源開關(MP3)。
此時，在所述源控制信號(UP_bbb)保持1之時間內，所述源開關(MP3)和第一共用電晶體(MN5)都處於切斷狀態，而若所述源控制信號(UP_bbb)從1轉換至0，則所述第一共用電晶體(MN5)仍保持切斷狀態，但所述源開關(MP3)將接通，使源電流(I1
)從電壓源(Vdd)通過源開關(MP3)和第一控制開關(MP2)，流向輸出端子(Vout)。所述流動之源電流(I1
)為動態電流(I3
)，將傳遞至環路濾波器(Loop Filter)，在電容器中聚積電荷並調整電壓。
之後，聚積相當於所述相位檢測器(PFD)之輸出脈衝之電荷之後，在切斷所述源開關(MP3)之前，經所述定時控制器調整
之第一共用控制信號(SHP)，首先從0轉換為1。因此，所述第一共用電晶體(MN5)將被接通，原來通過源開關(MP3)流動之電流之一部分(I4
)流入，提高節點A(node A)之電壓電平。
另外，所述第一共用電晶體(MN5)被接通並提高節點A之電壓電平之後，載入從0轉換至1之所述源控制信號(UP_bbb)，從而切斷所述源開關(MP3)。此時，切斷所述源開關之後，因所述節點A已提高至一定電壓電平，不與輸出端子(Vout)產生電壓差，從而不會產生反向電流或其值很小。
另外，在相位檢測器(PFD)中，若負脈衝之吸收控制信號(DN)載入至所述定時控制器之第一延遲單元(Delay Cell A)，則將輸出延遲一定時間之吸收控制信號(DN_bb)並載入至吸收開關(MN3)。
此時，在所述吸收控制信號(DN_bb)保持0之時間內，所述吸收開關(MN3)和第二共用電晶體(MP5)都處於切斷狀態，而若所述吸收控制信號(DN_bb)從0轉換至1，則所述第二共用電晶體(MP5)仍保持切斷狀態，但所述吸收開關(MN3)將接通，並為擠出聚積於所述環路濾波器之電荷，吸收電流(I2
)從輸出端子(Vout)通過第二控制開關(MN2)和吸收開關(MN3)，流向接地電源(GND)。所述流動之吸收電流(I2
)為動態電流(I3
)，將放射聚積於電容器之電荷並調整電壓。
之後，放射相當於所述相位檢測器(PFD)之輸出脈衝之電荷之後，在切斷所述吸收開關(MN3)之前，經所述定時控制器調整之第二共用控制信號(SHN)，首先從1轉換為0。因此，所述第二共用電晶體(MP5)將被接通，電流(I5
)從電壓源(Vdd)通過第二共用電晶體(MP5)和吸收開關(MN3)流動，提高節點B(node B)之電壓電平。
另外，所述第二共用電晶體(MP5)被接通並提高節點B之電壓電平之後，載入從1轉換至0之所述吸收控制信號(DN_bb)，從而切斷所述吸收開關(MN3)。此時，切斷所述吸收開關之後，因所述節點B已提高至一定電壓電平，不與輸出端子(Vout)產生電壓差，從而不會產生反向電流或其值很小。
如上所述，所述定時控制器預先識別來自相位檢測器之源控制信號(UP_b)和吸收控制信號(DN)之轉換狀態，在切斷源開關(MP3)或吸收開關(MN3)之前，首先接通第一共用電晶體(MN5)或第二共用電晶體(MP5)，使節點A或節點B保持一定電壓電平，防止源開關(MP3)或吸收開關(MN3)切斷之後，反向電流所導致之動態電流之變動。
另外，通過將具備於所述定時控制器之第二延遲單元(Delay Cell B)530之輸出作為輸入之觸發器520，經過一定時間之後，所述第一共用控制信號(SHP)將重新轉換為0，而所述第二共用
控制信號(SHN)將重新轉換為1，從而切斷第一及第二共用電晶體(MN5、MP5)。
因此，如上所述，先於切斷所述源開關(MP3)和吸收開關(MN3)之控制信號，載入接通第一及第二電晶體(MN5、MP5)之共用控制信號，使第一及第二控制開關之一端子保持一定電壓電平，防止源控制信號及吸收控制信號轉換時所產生之反向電流，從而如圖6之圖表所示，即使輸出端子(Vout)之電壓高或低，也可保持穩定之動態電流，可更準確地模擬輸出端子(Vout)之定量資訊，獲得接近於理論之結果。
即，先前技術中，在切斷源開關和吸收開關之後，直至節點A(node A)和節點B(node B)達到一定電壓電平之前，在輸出端子(Vout)和節點A及節點B之間發生電壓分配，從而產生反向電流，出現如圖6所示之源電流(I1
)、吸收電流(I2
)及動態電流(I3
)中虛線示出之波形，但若根據本發明預先接通第一及第二共用電晶體(MN5、MP5)，使節點A和節點B首先達到一定電壓電平，則在切斷所述源開關(MP3)和吸收開關(MN3)之後，不會產生反向電流，從而使所述源電流(I1
)、吸收電流(I2
)及動態電流(I3
)，只表現出用直線示出之波形。
本發明已由所述相關實施例加以描述，然而所述實施例僅為實施本發明之範例。必需指出的是，已揭露之實施例並未限制本發
明之範圍。相反地，包含於申請專利範圍之精神及範圍之修改及均等設置均包含于本發明之範圍內。
100‧‧‧電流源部
200‧‧‧電流吸收部
300‧‧‧標準電流供應部
400‧‧‧共用部
500‧‧‧定時控制器
510‧‧‧第一延遲單元
520‧‧‧觸發器
530‧‧‧第二延遲單元
圖1為先前電荷泵電路圖；圖2為利用先前電荷泵之輸出電壓和電流圖表；圖3為本發明可控制共用電晶體接通時間之電荷泵電路圖；圖4為本發明定時控制器結構圖；圖5為根據本發明在定時控制器控制電晶體接通時間之控制信號時距圖；圖6為本發明可控制共用電晶體接通時間之電荷泵之輸出電壓和電流圖表。
100．．．電流源部
200．．．電流吸收部
300．．．標準電流供應部
400．．．共用部
500．．．定時控制器
Claims (5)
- 一種可控制共用電晶體接通時間之電荷泵，在根據經相位檢測器比較之標準頻率和輸出頻率之脈衝信號，通過增加或減少電荷調整環路濾波器電壓之電荷泵中，包括：電流源部，具備將源控制信號載入於其閘之源開關；電流吸收部，具備將吸收控制信號載入於其閘之吸收開關；第一共用電晶體，其一端子連接於該源開關，另一端子連接於接地電源，門上載入第一共用控制信號；第二共用電晶體，其一端子連接於該吸收開關，另一端子連接於電壓源，門上載入第二共用控制信號；及定時控制器，生成該控制信號、該吸收控制信號、該第一控制信號及該第二共用控制信號供應至該源開關、該吸收開關、該第一共用晶體管及該第二共用晶體管通過該定時控制器的動作，當該源控制信號的狀態將該源開關從切斷變成接通時，該第一共用控制信號的狀態切斷該源開關，而當該源控制信號的狀態將該源開關從接通變成切斷時，該第一共用控制信號的狀態在該源開關切斷之前，先接通該第一共用開關，以防止該源開關切斷之後由逆電流導致的動態電流的變動； 通過該定時控制器的動作，當該吸收控制信號的狀態將該吸收開關從切斷變成接通時，該第二共用控制信號的狀態切斷該吸收開關，而當該吸收控制信號的狀態將該源開關從接通變成切斷時，該第二共用控制信號的狀態在該吸收開關切斷之前，先接通該第二共用開關，以防止該吸收開關切斷之後由逆電流導致的動態電流的變動。
- 如申請專利範圍第1項所述之一種可控制共用電晶體接通時間之電荷泵，其中，該源開關由PMOS電晶體構成；該吸收開關由NMOS電晶體構成；該第一共用電晶體由NMOS電晶體構成；該第二共用電晶體由PMOS電晶體構成。
- 如申請專利範圍第1項所述之一種可控制共用電晶體接通時間之電荷泵，其中，該定時控制器，包括：第一延遲單元，延遲該相位檢測器所生成之信號；及觸發器，將該第一延遲單元之輸出信號作為輸入，輸出該第一及第二共用控制信號。
- 如申請專利範圍第4項所述之一種可控制共用電晶體接通時間之電荷泵，其中，該第一延遲單元，輸出端連接於該源開關和吸收開關，將經延遲之源控制信號載入至源開關之門，並將經延遲之吸收控制信號載入至吸收開關之門，識別該源控制信號和吸收控制信號之轉換時間，決定第一及第二共用電晶體之接 通時間。
- 如申請專利範圍第4項所述之一種可控制共用電晶體接通時間之電荷泵，其中，還包括第二延遲單元，連接於該觸發器輸出端(Qb)和復位端(Rn)之間，將輸出信號載入為觸發器之重定信號，再次轉換該第一及第二共用控制信號，決定該第一及第二共用電晶體保持接通狀態之時間。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098130101A TWI489752B (zh) | 2009-09-07 | 2009-09-07 | 一種可控制共用電晶體接通時間之電荷泵 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098130101A TWI489752B (zh) | 2009-09-07 | 2009-09-07 | 一種可控制共用電晶體接通時間之電荷泵 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201110521A TW201110521A (en) | 2011-03-16 |
| TWI489752B true TWI489752B (zh) | 2015-06-21 |
Family
ID=44836309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098130101A TWI489752B (zh) | 2009-09-07 | 2009-09-07 | 一種可控制共用電晶體接通時間之電荷泵 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI489752B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW513846B (en) * | 2000-03-31 | 2002-12-11 | Sanyo Electric Co | Charge pump-type power source circuit, display device driving apparatus using such power source circuit and display device |
| US20040130364A1 (en) * | 2002-12-26 | 2004-07-08 | Norihito Suzuki | Charge pump circuit and PLL circuit using same |
-
2009
- 2009-09-07 TW TW098130101A patent/TWI489752B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW513846B (en) * | 2000-03-31 | 2002-12-11 | Sanyo Electric Co | Charge pump-type power source circuit, display device driving apparatus using such power source circuit and display device |
| US20040130364A1 (en) * | 2002-12-26 | 2004-07-08 | Norihito Suzuki | Charge pump circuit and PLL circuit using same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201110521A (en) | 2011-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI691171B (zh) | 混合式鎖相迴路 | |
| CN103931103B (zh) | 具有突波消除的集成式锁相与倍增延迟锁定环路 | |
| TWI465046B (zh) | 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法 | |
| US20150194891A1 (en) | Voltage converter | |
| US20230238966A1 (en) | Duty-cycle corrector circuit | |
| US6946887B2 (en) | Phase frequency detector with programmable minimum pulse width | |
| US8854099B1 (en) | Method and apparatus for high resolution delay line | |
| US20140266361A1 (en) | Duty cycle correction circuit | |
| CN106933296B (zh) | 振荡电路 | |
| US7719331B2 (en) | PLL circuit | |
| KR20120012386A (ko) | 락 검출 회로 및 이를 포함하는 위상 동기 루프 | |
| US8786334B2 (en) | Lock detection circuit and phase-locked loop circuit including the same | |
| US7375557B2 (en) | Phase-locked loop and method thereof and a phase-frequency detector and method thereof | |
| US8901974B2 (en) | Phase locked loop and method for operating the same | |
| CN105723620A (zh) | 用于补偿电子设备中的工艺变化的装置和方法 | |
| US9083359B2 (en) | Lock detector based on charge pump | |
| JP2011130518A (ja) | チャージポンプ回路 | |
| TWI489752B (zh) | 一種可控制共用電晶體接通時間之電荷泵 | |
| CN110061739B (zh) | 一种对工艺引起mos电容栅极漏电不敏感的pll电路 | |
| KR101196449B1 (ko) | 듀얼 피드백 루프를 포함한 하이브리드 듀티 사이클 보정회로 | |
| US20070109032A1 (en) | Charge pump circuit and method thereof | |
| US7009436B2 (en) | Pulsewidth control loop device with complementary signals | |
| JP5799828B2 (ja) | 位相ロックループ回路 | |
| US7777541B1 (en) | Charge pump circuit and method for phase locked loop | |
| US20080218278A1 (en) | Means to control pll phase slew rate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |