TWI489239B

TWI489239B - 電壓調節器

Info

Publication number: TWI489239B
Application number: TW099103851A
Authority: TW
Inventors: Takao Nakashimo
Original assignee: Seiko Instr Inc
Priority date: 2009-02-23
Filing date: 2010-02-08
Publication date: 2015-06-21
Also published as: US20100213909A1; CN101813957B; JP2010218543A; CN101813957A; US8384370B2; KR101435238B1; KR20100096014A; JP5580608B2; TW201042413A

Description

電壓調節器

本發明係關於具備有過電流保護電路之電壓調節器。

針對以往之電壓調節器予以說明。第3圖為表示以往之電壓調節器的圖式。

當輸出電壓Vout高於特定電壓時，即是分壓電路91之分壓電壓Vfb高於基準電壓Vref時，放大器92之輸出訊號(輸出電晶體84之閘極電壓)變高，輸出電晶體84成為斷開，輸出電壓Vout變低。再者，當輸出電壓Vout低於特定電壓時，如上述般，輸出電壓Vout變高。即是，輸出電壓Vout成為一定。

在此，將電壓調節器之輸出端子和接地端子設為短路。如此一來，輸出電流Iout變多，成為最大輸出電流Im。因應該最大輸出電流Im，流通於與輸出電晶體84電流鏡連接之感測電晶體83之電流變多，此時之PMOS電晶體82接通，僅發生於電阻87之電壓變高，NMOS電晶體85成接通，發生在電阻86之電壓變高，PMOS電晶體81成接通，輸出電晶體84之閘極、源極間電壓變低，輸出電晶體84成斷開。依此，輸出電流Iout不會多於最大輸出電流Im，而固定在最大輸出電流Im，輸出電壓Vout變低。在此，因藉由僅發生在電阻87之電壓，輸出電晶體84之閘極、源極間電壓變低，輸出電晶體84成斷開。輸出電流Iout固定於最大輸出電流Im，故最大輸出電流Im係藉由僅有電阻87的電阻值來決定。

當藉由輸出電壓Vout變低，PMOS電晶體82之閘極、源極間電壓低於臨界值電壓之絕對值Vtp時，PMOS電晶體82則斷開。如此一來，不僅電阻87，發生在電阻87及88雙方之電壓變高，NMOS電晶體85又成接通，發生在電阻86之電壓又變高，PMOS電晶體81又成接通，輸出電晶體84之閘極、源極間電壓又變低，輸出電晶體84又成斷開。依此，輸出電流Iout變少，成為短路時輸出電流Is。之後，輸出電壓Vout變低，成為0伏特。在此，因藉由發生在電阻87及88之雙方的電壓，輸出電晶體84之閘極、源極間電壓變低，輸出電晶體84成斷開，輸出電流Iout成為短路時輸出電流Is，故短路時輸出電流Is係藉由電阻87及88之雙方之電阻值來決定(例如，參照專利文獻1)。

[先行技術文獻]

[專利文獻]

[專利文獻1]日本特開2003-216252號公報(第5圖)

但是，在以往之技術中，最大輸出電流Im及短路時輸出電流Is對輸出電流Iout正確被設定時，因最大輸出電流Im及短路時輸出電流Is係藉由電阻87及88之雙方的電阻值來決定，故需要電阻87及88雙方之電阻值的修整工程。依此，其部份則造成電壓調節器之製造工程複雜化。

本發明係鑑於上述課題，提供可以容易正確設定最大輸出電流及短路時輸出電流的電壓調節器。

本發明為了解決上述課題，提供一種電壓調節器，屬於具備過電流保護電路之電壓調節器，作為決定過電流保護電路之最大輸出電流Im及短路時輸出電流Is之電流值的電路，具備使用映射因應輸出電流之電流的電流鏡電路而利用電流控制之電路。

本發明之具備過電流保護電路之電壓調節器，因為了決定最大輸出電流Im及短路時輸出電流Is之電流值，具備映射因應輸出電流之電流的電流鏡電路，故可以對輸出電流正確設定最大輸出電流Im及短路時輸出電流Is。

以下，參照圖面說明本發明之實施型態。

首先，針對電壓調節器之構成予以說明。第1圖為表示本發明之電壓調節器的電路圖。

電壓調節器具備感測電路10、控制電路20、控制電路30、輸出電晶體40、分壓電路50及放大器60。

感測電路10具有感測電晶體11和NMOS電晶體12。控制電路20具有PMOS電晶體22及23和NMOS電晶體21。控制電路20具有PMOS電晶體32及33和NMOS電晶體31。

放大器60之非反轉輸入端子係連接於分壓電路50之輸出端子，反轉輸入端子係連接於基準電壓輸入端子，輸出端子係連接於感測電路10之輸入端子和控制電路20之輸出端子和控制電路30之輸出端子和輸出電晶體40之閘極。輸出電晶體40之源極及背閘極連接於電源端子，汲極連接於電壓調節器之輸出端子。分壓電路50係被設置在電壓調節器之輸出端子和接地端子之間。

感測電晶體11之閘極係連接於放大器60之輸出端子，源極及背閘極連接於電源端子。NMOS電晶體12之閘極係連接於汲極和NMOS電晶體21之閘極和NMOS電晶體31之閘極和感測電晶體11之汲極，源極及背閘極連接於接地端子。PMOS電晶體22之閘極係連接於汲極和PMOS電晶體23之閘極和NMOS電晶體21之汲極，源極及背閘極連接於電源端子。PMOS電晶體23之源極及背閘極連接於電源端子，汲極連接於放大器60之輸出端子。NMOS電晶體21之源極及背閘極連接於接地端子。PMOS電晶體32之閘極係連接於汲極和PMOS電晶體33之閘極和NMOS電晶體31之汲極，源極及背閘極連接於電源端子。PMOS電晶體33之源極及背閘極連接於電源端子，汲極連接於放大器60之輸出端子。NMOS電晶體31之源極及背閘極連接於電壓調節器之輸出端子。

PMOS電晶體22和PMOS電晶體23係電流鏡連接。PMOS電晶體32和PMOS電晶體33係電流鏡連接。輸出電晶體40和感測電晶體11係電流鏡連接。使流入至感測電晶體11之電流流通的NMOS電晶體12和NMOS電晶體21和NMOS電晶體31係電流鏡連接。

分壓電路50係分壓輸出電壓Vout，輸出分壓電壓Vfb。放大器60係比較基準電壓Vref和分壓電壓Vfb，以輸出電壓Vout成為一定之方式，控制輸出電晶體40之閘極電壓。輸出電晶體40係根據放大器60之輸出訊號及電源電壓VDD，輸出輸出電壓Vout。感測電路10具有藉由感測電晶體11而感測輸出電晶體40之輸出電流Iout。當輸出電流Iout成為最大輸出電流Im時，控制電路20根據流通於NMOS電晶體21之電流動作成輸出電晶體40變成斷開，當輸出電流Iout成為最大輸出電流Im，輸出電壓Vout成為特定電壓Va以下時，則以輸出電流Iout成為短路時輸出電流Is之方式，控制電路30係根據流通於NMOS電晶體31之電流動作成輸出電晶體40又變成斷開。

接著，針對電壓調節器之動作予以說明。第2圖為表示電壓調節器之輸出電壓輸出電流特性的圖式。

當輸出電壓Vout高於特定電壓時，即是分壓電壓Vfb高於基準電壓Vref時，放大器60之輸出訊號(輸出電晶體40之閘極電壓)變高，輸出電晶體40成為斷開，輸出電壓Vout變低。再者，當輸出電壓Vout低於特定電壓時，則執行與上述相反之動作，輸出電壓Vout變高。即是，輸出電壓Vout成為一定。

在此，當電壓調節器之輸出端子和接地端子短路時，輸出電流Iout增加。當輸出電流Iout成為最大輸出電流Im時，因應最大輸出電流Im，流入與輸出電晶體40電流鏡連接之感測電晶體11之電流變多，流至NMOS電晶體12之電流也變多。流至與NMOS電晶體12電流鏡連接之NMOS電晶體21的電流也變多，流至PMOS電晶體22之電流也變多。與PMOS電晶體22電流鏡連接之PMOS電晶體23之接通電阻變低，輸出電晶體40之閘極、源極間電壓變低，輸出電晶體40變成斷開。依此，輸出電流Iout之流動不會多於最大輸出電流Im，輸出電壓Vout變低。在此，因藉由流至NMOS電晶體21之電流，輸出電晶體40之閘極、源極間電壓變低，輸出電晶體40成斷開，輸出電流Iout固定於最大輸出電流Im，故最大輸出電流Im係藉由流至NMOS電晶體21之電流來決定。

輸出電壓Vout變低，成為特定電壓Va以下。如此一來，NMOS電晶體31之閘極、源極間電壓成為臨界值電壓Vtn以上，NMOS電晶體31接通。如此一來，流至PMOS電晶體32之電流變多，與PMOS電晶體32電流鏡連接之PMOS電晶體33之接通電阻變低，輸出電晶體40之閘極、源極間電壓又變低，輸出電晶體40又變成斷開。依此，輸出電流Iout變少，成為短路時輸出電流Is。該短路時輸出電流Is係藉由流至NMOS電晶體31之電流來決定。之後，輸出電壓Vout變低，成為0伏特。在此，因藉由流至NMOS電晶體31之電流，輸出電晶體40之閘極、源極間電壓變低，輸出電晶體40成斷開，輸出電流Iout成為短路時輸出電流Is，故短路時輸出電流Is係藉由流至NMOS電晶體31之電流來決定。

如此一來，輸出電晶體40和感測電晶體11係電流鏡連接，並且因流通流至感測電晶體11之電流的NMOS電晶體12和NMOS電晶體21和NMOS電晶體31係電流鏡連接，故根據該些電流鏡比，即使無電阻之電阻之修整工程等，流至NMOS電晶體21及NMOS電晶體31之電流對流至輸出電晶體40之輸出電流Iout正確被設定。即是，因最大輸出電流Im及短路時輸出電流Is藉由NMOS電晶體21及NMOS電晶體31之電流各被決定，故最大輸出電流Im及短路時輸出電流Is對輸出電流Iout正確被設定。

再者，因控制電路20及控制電路30無電阻，故也無其電阻之電阻值的修整工程。依此，因也不用在其修整工程中所使用之熔絲，故電壓調節器之面積變小。

並且，雖然無圖示，但是PMOS電晶體22和PMOS電晶體23即使變更成對PMOS電晶體22之閘極供給在線形區域動作之電壓的電路，以取代電流鏡連接亦可。PMOS電晶體32和PMOS電晶體33也相同。

再者，NMOS電晶體31之背閘極係在第1圖中，雖然連接於電壓調節器之輸出端子，雖無圖示，但是即使連接於接地端子亦可。如此一來，NMOS電晶體31難以接通，因應此，第2圖之波形被微調整。

[第二實施型態]

第4圖為表示第二實施型態之電壓調節器的電路圖。

與第1圖不同的係刪除PMOS電晶體22，追加PMOS電晶體401、402和偏壓電流源403之點。就以連接而言，偏壓電流源403係一方連接於接地端子，另一方連接於PMOS電晶體401之汲極。PMOS電晶體401係閘極及汲極連接於PMOS電晶體402之閘極，源極連接於電源端子。PMOS電晶體402係汲極連接於PMOS電晶體23之閘極及NMOS電晶體21之汲極，源極連接於電源端子。

接著，針對第二實施型態之電壓調節器之動作予以說明。

於輸出電壓為一定時，藉由偏壓電流源403電流流至PMOS電晶體401。PMOS電晶體401和PMOS電晶體402因構成電流鏡，故電流流至PMOS電晶體402，節點411成為電源電壓VDD附近之電壓。因節點411為電源電壓VDD附近之電壓，故PMOS電晶體23位於斷開狀態。

在此，當電壓調節器之輸出端子和接地端子短路時，輸出電流Iout增加。當輸出電流Iout成為最大輸出電流Im時，因應最大輸出電流Im，流至與輸出電晶體40電流鏡連接之感測電晶體11之電流變多，流至NMOS電晶體12之電流也變多。如此一來，流至與NMOS電晶體12電流鏡連接之NMOS電晶體21之電流也變多。在此，當流至NMOS電晶體21之電流多於流至PMOS電晶體402之電流時，節點411之電壓則從電源電壓VDD附近之電壓變化至接地電壓VSS附近之電壓。當節點411成為接地電壓VSS附近之電壓時，PMOS電晶體23則成接通，輸出電晶體40之閘極、源極間電壓變低。如此一來，輸出電晶體40成斷開。

輸出電晶體40和感測電晶體11係電流鏡連接。並且，NMOS電晶體12和NMOS電晶體21係電流鏡連接。因此，流入NMOS電晶體21之電流，可以根據該些電流鏡比，以正確比對輸出電流Iout來設定。最大輸出電流Im係藉由流入NMOS電晶體21之電流和流入PMOS電晶體402之電流來決定。因此，可藉由調節該兩個電流值，容易調節最大輸出電流Im。

如上述記載般，第二實施型態之電壓調節器可藉由流入NMOS電晶體21之電流和流入PMOS電晶體402之電流而容易及調節最大輸出電流Im。

[第三實施型態]

第5圖為表示第三實施型態之電壓調節器的電路圖。

與第1圖不同的係刪除PMOS電晶體32、33、NMOS電晶體12，追加NL電晶體501之點。就以連接而言，NL電晶體501係閘極及汲極連接於NMOS電晶體21之閘極及NMOS電晶體31之閘極，源極連接於接地端子。PMOS電晶體31係汲極連接於NMOS電晶體21之汲極和PMOS電晶體22之汲極及閘極，源極連接於輸出端子。

接著，針對第三實施型態之電壓調節器之動作予以說明。NL電晶體係指臨界值較NMOS電晶體低的電晶體。

當輸出電壓Vout高於特定電壓時，分壓電壓Vfb高於基準電壓Vref時，放大器60之輸出訊號(輸出電晶體40之閘極電壓)變高，輸出電晶體40成為斷開，輸出電壓Vout變低。再者，當輸出電壓Vout低於特定電壓時，則執行與上述相反之動作，輸出電壓Vout變高。即是，輸出電壓Vout成為一定。

在此，當電壓調節器之輸出端子和接地端子短路時，輸出電流Iout增加。當輸出電流Iout成為最大輸出電流Im時，因應最大輸出電流Im，流入與輸出電晶體40電流鏡連接之感測電晶體11之電流變多。如此一來，流至與NL電晶體501之電流也變多，流至電流鏡連接之NMOS電晶體21之電流也變多。當電流流入至NMOS電晶體21時，電流也流至PMOS電晶體22，且電流也流至電流鏡連接之PMOS電晶體23。如此一來，輸出電晶體40之閘極、源極間電壓變低，輸出電晶體40成斷開。最大輸出電流Im係藉由流至NMOS電晶體21之電流而被決定。

輸出電壓Vout變低，成為特定電壓Va以下。如此一來，NMOS電晶體31之閘極、源極間電壓成為臨界值電壓Vtn以上，NMOS電晶體31接通。如此一來，流入至PMOS電晶體22之電流變多，與PMOS電晶體22電流鏡連接之PMOS電晶體23之接通電阻變低。如此一來，輸出電晶體40之閘極、源極間電壓變低，輸出電晶體40又成斷開。當輸出電晶體40又成斷開時，輸出電流Iout變少，被限制至短路時輸出電流Is為止。該短路時輸出電流Is可以藉由流至NMOS電晶體31之電流來決定。之後，輸出電壓Vout變低，成為0伏特。

輸出電晶體40和感測電晶體11係電流鏡連接。並且，NL電晶體501和NMOS電晶體21和NMOS電晶體31係電流鏡連接。因此，流入NMOS電晶體21及NMOS電晶體31之電流，可以根據該些電流鏡比，以正確比對輸出電流Iout來設定。最大輸出電流Im及短路時輸出電流Is係藉由流至NMOS電晶體21及NMOS電晶體31之電流來決定。因此，最大輸出電流Im及短路時輸出電流Is可以對輸出電流Iout正確設定。

再者，因刪除PMOS電晶體32、33，故可以又縮小電壓調節器之面積。

NL電晶體501係用於防止輸出電流Iout成為最大輸出電流Im之前輸出電壓下降之情形。當輸出端子和接地端子短路，輸出電流Iout上升時，藉由感測電晶體11感測電流，使輸出電晶體40斷開。此時，即使最大輸出電流Im以下，感測電晶體11正確檢測出電流，電流流入至PMOS電晶體23。因此，如第7圖之虛線所示般，於到達至最大輸出電流Im之前，使輸出電晶體40斷開之動作開始，輸出電壓則下降。為了防止此，藉由對NL電晶體501和NMOS電晶體21之臨界值設置差使鏡比偏移，而成為在最大輸出電流Im以下不執行動作。

並且，雖無圖示，但是即使NL電晶體501使用NMOS電晶體亦可。

如上述記載般，第三實施型態之電壓調節器係可藉由流至NMOS電晶體21及NMOS電晶體31之電流來設定及調節最大輸出電流Im及短路時輸出電流Is。再者，因減少電晶體數量，故可以以小面積來實現。

[第四實施型態]

第6圖為表示第四實施型態之電壓調節器的電路圖。

與第1圖不同的係刪除PMOS電晶體32、33、追加NMOS電晶體601之點。就以連接而言，NMOS電晶體601係閘極及汲極連接於NMOS電晶體21之源極，源極連接於接地端子。

接著，針對第四實施型態之電壓調節器之動作予以說明。

藉由在NMOS電晶體21之源極追加NMOS電晶體601，可以使NMOS電晶體12和NMOS電晶體21之鏡比偏移。藉由使該鏡比偏移，可以防止在最大輸出電流Im以下輸出電壓下降之情形。再者，因不使用NL電晶體，故可以省略NL電晶體用之光罩或工程，並可以進行刪減製造成本。

再者，雖然無圖示，但是為了使鏡比偏移即使NMOS電晶體12使用NL電晶體亦可。

如上述記載般，第四實施型態之電壓調節器係可藉由流至NMOS電晶體21及NMOS電晶體31之電流來設定及調節最大輸出電流Im及短路時輸出電流Is。再者，因不使用NL電晶體而使NMOS電晶體12和NMOS電晶體21之鏡比偏移，故可以進行刪減製造成本。

10．．．感測電路

20、30．．．控制電路

40．．．輸出電晶體

50．．．分壓電路

60．．．放大器

403．．．偏壓電流源

501．．．NL電晶體

第1圖為表示本發明之電壓調節器的電路圖。

第2圖為表示電壓調節器之輸出電壓輸出電流特性的圖式。

第3圖為表示以往之電壓調節器的電路圖。

第4圖為表示第二實施型態之電壓調節器的電路圖。

第5圖為表示第三實施型態之電壓調節器的電路圖。

第6圖為表示第四實施型態之電壓調節器的電路圖。

第7圖為表示第三實施型態之電壓調節器之輸出電壓輸出電流特性的圖式。

10．．．感測電路

11．．．感測電晶體

12．．．NMOS電晶體

20、30．．．控制電路

21．．．NMOS電晶體

22．．．PMOS電晶體

23．．．PMOS電晶體

31．．．NMOS電晶體

32．．．PMOS電晶體

33．．．PMOS電晶體

40．．．輸出電晶體

50．．．分壓電路

60．．．放大器

Vref．．．基準電壓

Vfb．．．分壓電壓

Vout．．．輸出電壓

VDD．．．電源電壓

VSS．．．接地電壓

Claims

一種電壓調節器，具備有放大器，該放大器係用以放大基準電壓和根據輸出電壓之電壓之差，並以輸出端子之輸出電壓成為一定之方式，控制輸出電晶體之閘極電壓，該電壓調節器之特徵為具備：感測電晶體，其係與上述輸出電晶體電流鏡連接，感測上述輸出電晶體之輸出電流；第1電晶體，其係流通流入上述感測電晶體之電流；第1控制電路，其係源極被連接於接地端子，具有與上述第1電晶體電流鏡連接之第2電晶體，當上述輸出電流成為最大輸出電流時，根據流至上述第2電晶體之電流控制成上述輸出電晶體成為斷開；及第2控制電路，其係源極被連接於上述輸出端子，具有與上述第1電晶體電流鏡連接之第5電晶體，當上述輸出電流成為上述最大輸出電流，且上述輸出電壓成為特定電壓以下時，以上述輸出電流成為短路時輸出電流之方式，根據流至上述第5電晶體之電流控制成上述輸出電晶體又成為斷開。
如申請專利範圍第1項所記載之電壓調節器，其中上述第1控制電路具有：上述第2電晶體，其係源極連接於接地端子；第3電晶體，其係被設置在電源端子和上述第2電晶體之汲極之間，順向二極體連接；及第4電晶體，其係與上述第3電晶體電流鏡連接，汲極連接於上述輸出電晶體之閘極，上述第2控制電路具有：上述第5電晶體，其係源極連接於上述輸出端子；第6電晶體，其係被設置在上述電源端子和上述第5電晶體之汲極之間，順向二極體連接；及第7電晶體，其係與上述第6電晶體電流鏡連接，汲極連接於上述輸出電晶體之閘極。
如申請專利範圍第1項所記載之電壓調節器，其中上述第1控制電路具有：上述第2電晶體，其係源極連接於接地端子；第3電晶體，其係被設置在電源端子和上述第2電晶體之汲極之間，閘極被施加在線形區域動作之電壓；及第4電晶體，其係閘極與上述第3電晶體之汲極連接，源極與上述電源端子連接，汲極與上述輸出電晶體之閘極連接，上述第2控制電路具有：上述第5電晶體，其係源極連接於上述輸出端子；第6電晶體，其係被設置在上述電源端子和上述第5電晶體之間，閘極被施加在線形區域動作之電壓；及第7電晶體，其係與上述第6電晶體電流鏡連接，汲極連接於上述輸出電晶體之閘極。
如申請專利範圍第3項所記載之電壓調節器，其中上述第1控制電路具有：偏壓電流源，其係一方之端子連接於上述接地端子；及第8電晶體，其係被設置在電源端子和上述偏壓電流源之另一端子之間，順向二極體連接，且與上述第3電晶體電流鏡連接。
一種電壓調節器，具備有放大器，該放大器係用以放大基準電壓和根據輸出電壓之電壓之差，並以輸出端子之輸出電壓成為一定之方式，控制輸出電晶體之閘極電壓，該電壓調節器之特徵為具有：感測電晶體，其係與上述輸出電晶體電流鏡連接，感測上述輸出電晶體之輸出電流；第1電晶體，其係流通流入上述感測電晶體之電流；及控制電路，其係具有：第2電晶體，其係與上述第1電晶體電流鏡連接，且源極連接於接地端子；第3電晶體，其係被設置在電源端子和上述第2電晶體之汲極之間，順向二極體連接；第4電晶體，其係與上述第3電晶體電流鏡連接，且汲極連接於上述輸出電晶體之閘極；及第5電晶體，其係與上述第1電晶體電流鏡連接，且汲極連接於上述第2電晶體之汲極，源極連接於上述輸出端子，當上述輸出電流成為最大輸出電流時，根據流入上述第2電晶體之電流控制成上述輸出電晶體成為斷開，當上述輸出電流成為上述最大輸出電流，且上述輸出電壓成為特定電壓以下時，以上述輸出電流成為短路時輸出電流之方式，根據流入上述第5電晶體之電流控制成上述輸出電晶體又成為斷開。
如申請專利範圍第5項所記載之電壓調節器，其中上述第1電晶體係由臨界值較其他電晶體低之電晶體所構成。
如申請專利範圍第5或6項所記載之電壓調節器，其中在接地端子和上述第2電晶體之間，具備正向二極體連接之第6電晶體。