[go: up one dir, main page]

TWI488307B - Power transistor structure and manufacturing method - Google Patents

Power transistor structure and manufacturing method Download PDF

Info

Publication number
TWI488307B
TWI488307B TW100145688A TW100145688A TWI488307B TW I488307 B TWI488307 B TW I488307B TW 100145688 A TW100145688 A TW 100145688A TW 100145688 A TW100145688 A TW 100145688A TW I488307 B TWI488307 B TW I488307B
Authority
TW
Taiwan
Prior art keywords
conductivity type
region
gate
regions
isolation structure
Prior art date
Application number
TW100145688A
Other languages
English (en)
Other versions
TW201244092A (en
Inventor
Qin Huang
Yuming Bai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of TW201244092A publication Critical patent/TW201244092A/zh
Application granted granted Critical
Publication of TWI488307B publication Critical patent/TWI488307B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/662—Vertical DMOS [VDMOS] FETs having a drift region having a doping concentration that is higher between adjacent body regions relative to other parts of the drift region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

功率電晶體結構及製作方法
本發明係為一種功率電晶體的結構及其製作方法，尤其涉及一種金屬氧化物半導體場效應管(MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor)和一種絕緣柵雙極型電晶體(IGBT，Insulated Gate Bipolar Transistor)及相關製作工藝，屬於半導體物件和物件製造技術領域。
縱向雙擴散場效應管(VDMOS)和絕緣柵雙極型電晶體(IGBT)是兩種目前常用的功率電晶體。IGBT由BJT雙極型三極管和MOS場效應管組成，兼有MOSFET的高輸入阻抗和BJT的低導通壓降兩方面的優點，非常適合應用於交流電機、變頻器、開關電源、照明電路、牽引傳動等領域，VDMOS是一種電壓控制型物件，在合適的柵極電壓的控制下，半導體表面反型，會形成導電溝道，於是漏極和源極之間縱向流過適量的電流，VDMOS兼有雙極電晶體和普通MOS物件的優點，與雙極電晶體相比，它的開關速度快、開關損耗小、輸入阻抗高、驅動功率小、頻率特性好及跨導高度線性，特別值得注意的是，它具有負的溫度係數，沒有雙極功率的二次穿問題，安全工作出了區大，因此，不論是開關應用還是線性應用，VDMOS都是理想的功率物件，目前，VDMOS物件已廣泛應用於各種領域，包括電機調速、逆變器、不間熠電源、開關電源、電子開關及汽車電器和電子鎮流器等。
一般而言，VDMOS物件採用傳統的一體式柵區，在工作時，溝道僅形成於柵區兩側，該結構由於矽晶柵與漏極之間有較大的重疊部分，會造成矽晶柵與漏極的相對非溝道面積較大，所以柵極電荷Qgd較高，而該傳統結構的製造方法也比較複雜，通常需要六至七步掩膜加工程序，因此生產成本較高。
有鑒於此，為了提高物件性能、簡化製作程序及降低生產成本，本發明將提出一種創新的平面型功率電晶體結構。
本發明主要係在提供一種功率電晶體結構及其製作方法，分別有其結構部份及製作方法兩部份，在結構方面，還包括有兩種結構，第一種結構主要包括有一漏極，在該漏極上設有一第一導電類型襯底，並於該第一導電類型襯底的上方設有一第一導電類型漂移區(後稱漂移區)；有兩個第一導電類型源區，分別位於所述漂移區上方的兩側，並於位於兩個第一導電類型源區與漂移區之間設有兩個第二導電類型體區，同時位於兩個第二導電類型體區的上方設有兩個柵區單元；有一隔離結構，係覆蓋於該兩個柵區單元的表面，並使該兩個柵區單元之間的電被隔離；有一源極，係覆蓋於該隔離結構的表面，並同時與兩個第一導電類型源區和兩個第二導電類型體區的電相互導通，其中，該柵區單元係包括有柵介質層和位於柵介質層上的柵極層，更佳者則在柵極層上還設有絕緣層，另外，更佳者係在該漂移區中還設有一個第一導電類型區域，而該第一導電類型區域係位於兩個第二導電類型體區之間；第二種結構則是包括有一集電極，在該集電極上方設有一第二導電類型襯底，並於該第二導電類型襯底之上還設有一第一導電類型漂移區(後稱漂移區)；有兩個第一導電類型發射區，分別位於該漂移區上方的兩側，並於位於兩個第一導電類型發射區與漂移區之間設有兩個第二導電類型體區，同時有兩個柵區單元，分別位於該兩個第二導電類型體區之上；有一隔離結構，係覆蓋於該兩個柵區單元的表面，並使該兩個柵區單元之間的電被隔離；有一發射極，覆蓋於該隔離結構的表面，並同時與兩個第一導電類型發射區和兩個第二導電類型體區形成電的導通；其中，該柵區單元包括有柵介質層和位於柵介質層上的柵極層；較佳者，在該柵極層上還設有絕緣層；本發明較佳的展現方式則為在該漂移區中還設有一個第一導電類型區域，而該第一導電類型區域位於兩個第二導電類型體區之間；一種製作上述功率電晶體結構的方法，包括以下步驟：步驟一：在該半導體襯底上形成淺摻雜的第一導電類型的外延層，該外延層厚度可變，並在該外延層上分別製作兩個柵區單元；步驟二：在該兩個柵區單元周圍製作有隔離結構，並使該隔離結構覆蓋該兩個柵區單元的表面，並使兩個柵區單元之間的電形成隔離；步驟三：在該隔離結構兩側的外延層中分別形成有兩個重摻雜的第一導電類型區和兩個第二導電類型區，剩餘的外延層則作為漂移區，其中，該隔離結構每側各有一個重摻雜的第一導電類型區和一個第二導電類型區，每側重摻雜的第一導電類型區分別向內延伸至該隔離結構的下方，且每側的第二導電類型區分別延伸至與之鄰近的柵區單元的下方，將重摻雜的第一導電類型區與漂移區予以隔開；步驟四：刻蝕掉未被該隔離結構遮擋的部分第一導電類型區；步驟五：製作上電極，並使該上電極同時與該隔離結構兩側的第一導電類型區和第二導電類型區相互接觸；步驟六：在該半導體襯底下製作下電極；其中，在製作場效應管時，步驟一的半導體襯底採用第一導電類型襯底；製作絕緣柵雙極型電晶體時，步驟一的半導體襯底採用第二導電類型襯底；其中，該柵區單元包括有柵介質層和位於柵介質層上的柵極層；較佳者，在該柵極層上還設有絕緣層；其中，步驟一中，還可採用第一導電類型離子注入的方法，增強外延層上部的第一導電類型離子濃度，用於在漂移區中形成一個額外的第一導電類型離子注入區，以增強漂移區的離子濃度，以減小阻抗；其中，步驟三採用離子注入的方法，在所述隔離結構兩側的外延層中分別形成兩個重摻雜第一導電類型區和兩個第二導電類型區；其中，步驟三採用熱處理擴散的方法，擴大重摻雜第一導電類型區和第二導電類型區，使每側的重摻雜第一導電類型區分別向內延伸至所述隔離結構下方，且每側的第二導電類型區分別延伸至與之鄰近的柵區單元下方，將重摻雜第一導電類型區與漂移區予以隔開；有關本發明效益在於：本發明的功率電晶體中採用了一個隔離結構包圍兩個柵區單元的新穎結構，該新穎結構與傳統的整體式柵區結構相比，實際的柵極覆蓋面積可以製作的更小、，因而可以通過減小柵極覆蓋面積從而減小柵極電荷Qg；並且該結構中柵區與襯底下方的電極(漏極)的實際相對面積數傳統的整體式柵區結構相對更小，所以可有效的減少柵漏電荷Qgd；此外，通過對漂移區進行額外的離子注入，還可以有效的減少源漏導通電阻Rdson，進一步改善物件的FOM(品質因數)；其製作方式較為簡單，僅需要在製作柵區、刻蝕源區和製作源極時採用掩模版，且僅採用三道掩膜版即可完成物件結構的製作，使得生產成本大幅降低。
有關本發明之功率電晶體結構及製作方法，下列結合附圖進一步說明本發明的結構特徵。
請參閱第一圖所示，主要係提供一種功率金屬氧化物半導體場效應管(MOSFET)的結構內容，該結構包括有一漏極110、一位於漏極110之上的第一導電類型襯底120、一位於第一導電類型襯底120之上的漂移區130、分別位於漂移區130上方兩側的兩個第一導電類型源區150、分別位於兩個第一導電類型源區150與漂移區130之間的兩個第二導電類型體區140、分別位於兩個第二導電類型體區140之上的兩個柵區單元160、覆蓋於兩個柵區單元160表面並使兩個柵區單元160之間形成電隔離的隔離結構170，以及覆蓋於隔離結構170表面的源極180，其中，源極180同時與兩個第一導電類型源區150和兩個第二導電類型體區140形成電的導通；以NMOS為例，如果第一導電類型襯底120採用N+型半導體襯底，則漂移區130可以是N-型，而第二導電類型體區140為P型體區，則第一導電類型源區150為N+型源區；柵區單元160包括有柵介質層161和位於柵介質層161上的柵極層162，較佳者，在柵極層162上還設有絕緣層163；通常柵介質層的材料可以為二氧化矽、氮氧矽化合物、或鉿基的高介電常數材料等，柵極層的材料可以為傳統的多晶矽，或者鈦、鎳、鉭、鎢、氮化鉭、氮化鎢、氮化鈦、矽化鈦、矽化鎢或矽化鎳中的任一種或其組合者；該MOS物件工作時，電流走向如第一圖的箭頭所示，通過控制兩個柵區單元160可使它們下方的兩個第二導電類型體區140表面反型，形成兩個導電溝道，於是漏極和源極之間縱向流過電流；該物件結構採用兩個柵區單元160代替傳統VDMOS中的整體式柵區，兩個柵區單元160之間是形成隔離狀態，(相較於同尺寸的VDMOS而言)相當於將兩個柵區單元之間的柵極去除了，因此實際的柵極覆蓋面積更小，柵極電荷Qg更小，且柵極與漏極的實際相對面積與傳統的整體式柵區結構相比也更小，所以可有效的減小柵漏電荷Qgd；再請參閱第二圖，第二圖是基於上述物件結構的一種增強型物件結構示意圖，通過對漂移區進行額外的第一導電類型(N)離子注入，在漂移區中形成一個第一導電類型離子注入區131(N型區)，用以增強此處漂移區的離子濃度，從而可以有效的減少源漏導通電阻Rdson。
由於物件的品質因素，FOM與柵極電荷Qg、柵漏電荷Qgd、源漏導通電阻Rdson有如下關係：
FOM1=Rdson*Qg
FOM2=Rdson*Qgd
可見，本發明所提供的物件結構通過減小柵極電荷Qg、柵漏電荷Qgd和源漏導通電阻Rdson，能有效提高物件性能，改善FOM。
再請參閱第三a圖至第三f圖，其中，製作上述功率電晶體的方法，包括有以下步驟：
步驟一、如第三a圖所示，在第一導電類型襯底120(N+型半導體襯底)上形成第一導電類型外延層1300(N-型外延層)，並在第一導電類型外延層1300上分別製作兩個柵區單元160；其中，還可採用第一導電類型離子注入(N離子注入)的方法，增強外延層上部的第一導電類型離子濃度，並於漂移區中形成一個額外的第一導電類型離子注入區131(N型區)，以增強漂移區的離子濃度，以減小阻抗。
步驟二、如第三b圖所示，在兩個柵區單元160周圍製作隔離結構170，使其覆蓋兩個柵區單元160的表面，並使兩個柵區單元160之間電隔離。
步驟三、如第三c圖所示，通過P離子及N離子的注入，在隔離結構170兩側的外延層1300中分別形成有兩個重摻雜的第一導電類型區1500(N+型)和兩個第二導電類型區1400(P型)，而每側的第二導電類型區1400係位於重摻雜第一導電類型區1500的下方，剩餘的外延層1300則作為漂移區130。
然後，可以通過熱處理等方法，擴大重摻雜的第一導電類型區1500和第二導電類型區1400，使每側的重摻雜第一導電類型區1500分別向內延伸至所述隔離結構170的下方，且每側的第二導電類型區1400係分別延伸至與之鄰近的柵區單元160下方；該第二導電類型區1400將重摻雜第一導電類型區1500與漂移區130加以隔開，如第3b圖所示。
步驟四、如第3e圖所示，刻蝕掉未被所述隔離結構170遮擋的部分第一導電類型區1500，使得第二導電類型體區140暴露出來並從而形成第一導電類型源區150。
步驟五、如第3f圖所示，製作一個第一電極，即源極180，並使其同時與所述隔離結構170兩側的第一導電類型源區150和第二導電類型體區140相接觸。
步驟六、在該第一導電類型襯底120下製作有第二電極，即漏極110，此步驟並未繪製圖面顯示，可以參考第一圖所示。
縱上所述，本發明之製作工藝較為簡單，僅需要在製作柵區、刻蝕源區和製作源極時採用掩模版，亦僅採用三道掩模版即可完成物件結構的製作，可大大降低了生產成本及增加產業利用性。
再請參閱第四圖所示，係為本發明另一實施例，提供的是一種功率絕緣柵雙極型電晶體(IGBT)的物件結構，主要結構包括有：有集電極210、位於集電極210之上的第二導電類型襯底220、位於第二導電類型襯底220之上的漂移區230、分別位於第一導電類型漂移區230上方兩側的兩個第一導電類型發射區250、分別位於兩個第二導電類型發射區250與第一導電類型漂移區230之間的兩個第二導電類型體區240、分別位於兩個第二導電類型體區240之上的兩個柵區單元260、覆蓋於兩個柵區單元260的表面並使兩個柵區單元260之間電隔離的隔離結構270，以及覆蓋於隔離結構270表面的發射極280，該發射極280同時與兩個第一導電類型發射區250和兩個第二導電類型體區240形成電導通；其中，該柵區單元260包括有柵介質層261和位於柵介質層261上的柵極層262，較佳者，在柵極層262上還設有絕緣層263；另外，在所述漂移區230中還設有一個第一導電類型離子注入區231，該第一導電類型離子注入區231係位於兩個第二導電類型體區240之間，用以增強此處漂移區的離子濃度，有效減小導通電阻；本實施例的製作方法與第一圖不同之處係在於製作MOS管時，步驟一的半導體襯底採用第一導電類型襯底，而製作IGBT時，步驟一的半導體襯底採用第二導電類型襯底。
本發明中涉及的其他技術屬於本領域技術人員熟悉的範疇，在此不再贅述，上述實施例僅用以說明而非限制本發明的技術方案，任何不脫離本發明精神和範圍的技術方案均應涵蓋在本發明的專利申請範圍當中。
110．．．漏極
120．．．導電類型襯底
130．．．漂移區
150．．．第一導電類型源區
140．．．第二導電類型體區
160．．．柵區單元
170．．．隔離結構
180．．．源極
161．．．柵介質層
162．．．柵極層
163．．．絕緣層
1300．．．第一導電類型外延層
131．．．第一導電類型離子注入區
1500．．．第一導電類型區
1400．．．第二導電類型區
210．．．集電極
220．．．第二導電類型襯底
230．．．漂移區
250．．．第一導電類型發射區
240．．．第二導電類型體區
260．．．柵區單元
270．．．隔離結構
280．．．發射極
261．．．柵介質層
262．．．柵極層
263．．．絕緣層
231．．．第一導電類型離子注入區
第一圖係為本發明之中功率金屬氧化物半導體場效應管的物件結構示意圖；
第二圖係為本發明之中增強型的功率金屬氧化物半導體場效應管的物件結構示意圖；
第三a圖至第三f圖係為本發明之中功率金屬氧化物半導體場效應管的製作工藝流程示意圖；
第四圖係為本發明之二中功率絕緣柵雙極型電晶體的物件結構示意圖。
110．．．漏極
120．．．導電類型襯底
130．．．漂移區
150．．．第一導電類型源區
140．．．第二導電類型體區
160．．．柵區單元
170．．．隔離結構
180．．．源極
161．．．柵介質層
162．．．柵極層
163．．．絕緣層

Claims (13)

  1. 一種功率電晶體結構，主要包括有：一漏極；一第一導電類型襯底，係位於該漏極之上；一漂移區，係位於該第一導電類型襯底之上；兩個第一導電類型源區，係分別位於該漂移區上方的兩側；兩個第二導電類型體區，係分別位於兩個第一導電類型源區與漂移區之間；兩個柵區單元，係分別位於兩個第二導電類型體區之上；每一個柵區單元包括柵介質層和位於柵介質層上的柵極層，兩個柵介質層無直接連接；一隔離結構，係覆蓋於兩個柵區單元的表面，並使兩個柵區單元之間無法直接連接；一源極，係覆蓋於該隔離結構的表面，並同時與兩個第一導電類型源區和兩個第二導電類型體區形成電的導通。
  2. 根據申請專利範圍第一項所述之一種功率電晶體結構，其中，該柵極層上還設有絕緣層。
  3. 根據申請專利範圍第一項所述之一種功率電晶體結構，其中，該漂移區中還設有一個第一導電類型離子注入區，且該第一導電類型離子注入區係位於兩個第二導電類型體區之間。
  4. 一種功率電晶體結構，主要包括有：一集電極；一第二導電類型襯底，係位於該集電極之上；一漂移區，係位於該第二導電類型襯底之上； 兩個第一導電類型發射區，係分別位於該漂移區上方的兩側；兩個第二導電類型體區，係分別位於兩個第一導電類型發射區與漂移區之間；兩個柵區單元，係分別位於該兩個第二導電類型體區之上；每一個柵區單元包括柵介質層和位於柵介質層上的柵極層，兩個柵介質層無直接連接；一隔離結構，係覆蓋於該兩個柵區單元的表面，並使該兩個柵區單元之間的電形成隔離；一發射極，係覆蓋於該隔離結構表面，並同時與兩個第一導電類型發射區和兩個第二導電類型體區形成電的導通。
  5. 根據申請專利範圍第四項所述之一種功率電晶體結構，其中，該柵極層上還設有絕緣層。
  6. 根據申請專利範圍第五項所述之一種功率電晶體結構，其中，該漂移區中還設有一個第一導電類型離子注入區，且該第一導電類型離子注入區係位於兩個第二導電類型體區之間。
  7. 一種功率電晶體的製造方法，其製作方法包括下列步驟：步驟一：在該半導體襯底上形成淺摻雜的第一導電類型的外延層，該外延層厚度可變，並在該外延層上分別製作兩個柵區單元；步驟二：在該兩個柵區單元周圍製作有隔離結構，並使該隔離結構覆蓋該兩個柵區單元的表面，並使兩個柵區單元之間的電形成隔離；步驟三：以所述隔離結構為自對準掩膜，在該隔離結構兩側的外延層中分別形成有兩個重摻雜的第一導電類型區和兩個第二導電類型區，剩餘的外延層則作為漂移區，其中，該隔離結構每側各有一個重摻雜的第一導電類型區和一個第二導電類型區，每側重摻雜的第一導電類型區分別向內延伸至該隔離結構的下方，且每側的第二導電類型區分別延伸至與之鄰近的柵區單元的下方，將重摻雜的第一導電類型區與漂移區予以隔開； 步驟四：刻蝕掉未被該隔離結構遮擋的部分第一導電類型區；步驟五：製作上電極，並使該上電極同時與該隔離結構兩側的第一導電類型區和第二導電類型區相互接觸。步驟六：在該半導體襯底下製作下電極。
  8. 根據申請專利範圍第七項所述之一種功率電晶體的製造方法，其中，步驟一所指的半導體襯底係採用第一導電類型襯底。
  9. 根據申請專利範圍第七項所述之一種功率電晶體的製造方法，其中，步驟一所指的半導體襯底採用第二導電類型襯底。
  10. 根據申請專利範圍第七項所述之一種功率電晶體的製造方法，其中，該柵區單元包括有柵介質層和位於柵介質層上的柵極層，在該柵極層上還設有絕緣層。
  11. 根據申請專利範圍第七項所述之一種功率電晶體的製造方法，其中，步驟一中還採用了第一導電類型離子注入的方法，以增強外延層上部的第一導電類型離子的濃度。
  12. 根據申請專利範圍第七項所述之一種功率電晶體的製造方法，其中，步驟三中所採用的離子注入方法，係在所述隔離結構兩側的外延層中分別形成兩個重摻雜第一導電類型區和兩個第二導電類型區。
  13. 根據申請專利範圍第七項所述之一種功率電晶體的製造方法，其中，步驟三中所採用的熱處理擴散方法，係在擴大重摻雜第一導電類型區和第二導電類型區時，使每側的重摻雜第一導電類型區分別向內延伸至所述隔離結構下方，且每側的第二導電類型區分別延伸至與之鄰近的柵區單元下方，將重摻雜第一導電類型區與漂移區予以隔開。
TW100145688A 2011-03-31 2011-12-12 Power transistor structure and manufacturing method TWI488307B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110081027.4A CN102738229B (zh) 2011-03-31 2011-03-31 功率晶体管结构及其制作方法

Publications (2)

Publication Number Publication Date
TW201244092A TW201244092A (en) 2012-11-01
TWI488307B true TWI488307B (zh) 2015-06-11

Family

ID=46926080

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100145688A TWI488307B (zh) 2011-03-31 2011-12-12 Power transistor structure and manufacturing method

Country Status (3)

Country Link
US (1) US8823098B2 (zh)
CN (1) CN102738229B (zh)
TW (1) TWI488307B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810289A (zh) * 2014-01-27 2015-07-29 北大方正集团有限公司 一种vdmos管的制造方法和vdmos
US10957791B2 (en) * 2019-03-08 2021-03-23 Infineon Technologies Americas Corp. Power device with low gate charge and low figure of merit
CN113097300A (zh) * 2019-12-23 2021-07-09 华润微电子（重庆）有限公司 一种功率器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050136587A1 (en) * 2003-12-22 2005-06-23 Semiconductor Components Industries, Llc Semiconductor device having reduced gate charge and reduced on resistance and method
US20070278571A1 (en) * 2006-05-31 2007-12-06 Alpha & Omega Semiconductor, Ltd Planar split-gate high-performance MOSFET structure and manufacturing method
TW201101498A (en) * 2006-10-04 2011-01-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW201104870A (en) * 2009-03-09 2011-02-01 Semiconductor Energy Lab Thin film transistor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121053A (ja) * 1995-08-21 1997-05-06 Matsushita Electric Ind Co Ltd 縦型の電界効果型トランジスタ及びその製造方法
US6627946B2 (en) * 2000-09-20 2003-09-30 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with control gates protruding portions
US7101758B2 (en) * 2003-10-15 2006-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Poly-etching method for split gate flash memory cell
KR100574952B1 (ko) * 2003-11-04 2006-05-02 삼성전자주식회사 스플릿 게이트형 비휘발성 반도체 메모리 소자 제조방법
US7192814B2 (en) * 2004-09-16 2007-03-20 Semiconductor Components Industries, L.L.C. Method of forming a low capacitance semiconductor device and structure therefor
US7397084B2 (en) * 2005-04-01 2008-07-08 Semiconductor Components Industries, L.L.C. Semiconductor device having enhanced performance and method
TW201019473A (en) * 2008-11-13 2010-05-16 Anpec Electronics Corp Semiconductor device with a low JFET region resistance
TWI398951B (zh) * 2009-03-13 2013-06-11 Univ Feng Chia 具分離式閘極垂直型金氧半電晶體元件結構及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050136587A1 (en) * 2003-12-22 2005-06-23 Semiconductor Components Industries, Llc Semiconductor device having reduced gate charge and reduced on resistance and method
US20070278571A1 (en) * 2006-05-31 2007-12-06 Alpha & Omega Semiconductor, Ltd Planar split-gate high-performance MOSFET structure and manufacturing method
TW201101498A (en) * 2006-10-04 2011-01-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW201104870A (en) * 2009-03-09 2011-02-01 Semiconductor Energy Lab Thin film transistor

Also Published As

Publication number Publication date
TW201244092A (en) 2012-11-01
US20120248534A1 (en) 2012-10-04
US8823098B2 (en) 2014-09-02
CN102738229B (zh) 2015-01-28
CN102738229A (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
JP5693851B2 (ja) 半導体装置
TWI488241B (zh) Superconducting power transistor structure and its manufacturing method
US8748975B2 (en) Switching element and manufacturing method thereof
JPH08181313A (ja) 横型トレンチｍｉｓｆｅｔおよびその製造方法
US9954096B2 (en) Switching device and method of manufacturing the same
CN103972292A (zh) 半导体装置及其制造方法
WO2010036942A2 (en) Power mosfet having a strained channel in a semiconductor heterostructure on metal substrate
US20190259845A1 (en) Silicon carbide semiconductor device
WO2014083771A1 (ja) 半導体素子及びその製造方法
KR20210075703A (ko) 스위칭 소자, 그의 제조 방법 및 그를 가지는 전기기기
TWI488307B (zh) Power transistor structure and manufacturing method
TWI698017B (zh) 高壓半導體裝置以及其製作方法
TWI447912B (zh) 半導體裝置及其製造方法
JP4948784B2 (ja) 半導体装置及びその製造方法
JP2004140086A (ja) トレンチゲート型半導体装置
CN112002759A (zh) 横向扩散晶体管及其制造方法
CN115917755B (zh) 碳化硅半导体装置
KR20170111102A (ko) 고전압 반도체 소자
TWI557878B (zh) 半導體元件及其製造方法
CN116825780B (zh) 半导体器件及其制作方法
JP6834617B2 (ja) 半導体装置
CN119545855A (zh) 非对称型混合多栅半导体器件及其制作方法、芯片
CN120091603A (zh) 多重resurf横向扩散金属氧化物半导体场效应晶体管及制备方法
CN121262846A (zh) 半导体结构及其形成方法
CN113410303A (zh) Ldmos器件及其制作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees