[go: up one dir, main page]

TWI487289B - 資料處理裝置及資料處理方法 - Google Patents

資料處理裝置及資料處理方法 Download PDF

Info

Publication number
TWI487289B
TWI487289B TW101114316A TW101114316A TWI487289B TW I487289 B TWI487289 B TW I487289B TW 101114316 A TW101114316 A TW 101114316A TW 101114316 A TW101114316 A TW 101114316A TW I487289 B TWI487289 B TW I487289B
Authority
TW
Taiwan
Prior art keywords
bit
code
bits
parity check
symbol
Prior art date
Application number
TW101114316A
Other languages
English (en)
Other versions
TW201246802A (en
Inventor
Yuji Shinohara
Makiko Yamamoto
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201246802A publication Critical patent/TW201246802A/zh
Application granted granted Critical
Publication of TWI487289B publication Critical patent/TWI487289B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

資料處理裝置及資料處理方法
本發明係關於一種資料處理裝置及一種資料處理方法。更特定而言，本發明係關於可增強對一資料錯誤之抵抗力之資料處理裝置及資料處理方法。
一LDPC(低密度同位檢查)碼具有一高錯誤校正能力，且近年來，LDPC碼開始由包含衛星數位廣播之傳輸系統廣泛採用，諸如，舉例而言在歐洲使用之DVB-S.2(數位視訊廣播-S.2)(舉例而言，指DVB-S.2：ETSI EN 302 307 V1.1.2(2006-06))。此外，據調查，在下一代之數位地面電視廣播中亦採用LDPC碼。
自近年來的調查認識到，關於LDPC碼，隨著類似於一渦輪碼或諸如此類增加碼長度而獲得接近於向農限制(Shannon limit)之一效能。此外，由於LDPC碼具有最短距離與碼長度成比例增加之一性質，因此其作為其中區塊錯誤概率特性係良好之一特性及極少出現之在一渦輪碼或諸如此類之一解碼特性中觀察到之一錯誤基數現象亦係有利的。
下文中特定而言闡述如上文所闡述之此一LDPC碼。注意，雖然LDPC碼係一線性碼且不必係二進制的，但此處闡述LDPC碼係一個二進制碼。
LDPC碼之最顯著特性係定義LDPC碼之一同位檢查矩陣係稀疏的。該稀疏矩陣係以下之一矩陣：矩陣之具有值 「1」之元素之數目係極小，或換言之，幾乎所有元素具有值0。
圖1展示LDPC碼之一同位檢查矩陣H之一實例。
參考圖1，在所展示之同位檢查矩陣H中，每一行之權數(即，行權數，其係「1」之數目)係「3」且每一列之權數(即，列權數)係「6」。
在藉由LDPC碼來編碼中，即，在LDPC編碼中，舉例而言，一產生器矩陣G基於一同位檢查矩陣H而產生且乘以二進制資訊位元以產生一碼字，該碼字係一LDPC碼。
特定而言，用於實施LDPC編碼之一編碼裝置首先藉助同位檢查矩陣H之一轉置矩陣HT 計算滿足一表達式GHT =0之一產生器矩陣G。若產生器矩陣G係一K×N矩陣，則該編碼裝置使產生器矩陣G乘以K個資訊位元之一向量u之一位元行以產生由N個位元組態之一碼字c(=uG)。由編碼裝置產生之碼字或LDPC碼透過一預定通信路徑由接收側接收。
可藉由一訊息傳遞演算法(即，藉由一坦納圖表(Tanner graph)上之信任傳播)來實施LDPC碼之解碼，該訊息傳遞演算法係亦稱作概率解碼之一演算法且由加拉格爾(Gallager)提出、由一可變節點(其有時稱作訊息節點)及一檢查節點組態。此可變節點及檢查節點中之每一者在下文中簡單且適合地稱為節點。
圖2圖解說明一LDPC碼之解碼之一程序。
注意，表示在接受方上接收之一LDPC碼(其係一個碼字) 之一第i碼位元之一值之一「0」概似值之一真實值由下文中適合地稱為接收值u0i 之一對數概似比表示。此外，自檢查節點輸出之一訊息由uj 表示且自可變節點輸出之另一訊息由vi 表示。
參考圖2，首先在LDPC碼之解碼中，在步驟S11處，接收一LDPC碼且將訊息uj (其係一檢查節點訊息)初始化為「0」，且然後將一變數k(其係一整數，如一重複處理之一計數)初始化為「0」。然後，該處理進行至步驟S12。在步驟S12處，基於藉由接收LDPC碼所獲得之接收值u0i 實施由下文給出之一表達式(1)表示之算術運算(即，可變節點算術運算)以判定一訊息uj ，即，一可變節點訊息。此外，藉由訊息vi 實施由下文給出之一表達式(2)表示之算術運算(即，檢查節點算術運算)以判定一訊息uj 。
其中dV 及dC 係指示沿同位檢查矩陣H之一垂直方向或行方向及沿一水平方向或列方向之「1」之數目之參數且可係任意選擇。舉例而言，在一(3,6)碼之情形下，dV =3且dC =6。
注意，在表達式(1)之可變節點算術運算及表達式(2)之檢查節點算術運算中，由於自一邊緣(其係將可變節點與檢查節點彼此連接之一線且欲將一訊息輸出至其)輸入之 一訊息不用作算術運算之一物件，因此算術運算之範圍判定為1至dV -1或判定為1至dC -1。此外，實際上藉由產生由下文給出之一表達式(3)表示之一函數R(v1 ,v2 )之一表來實施表達式(2)之檢查節點算術運算，函數R(v1 ,v2 )係預先且連續或遞回地使用如由下文給出之一表達式(4)所表示之表藉由相對於兩個輸入v1 及v2 之一個輸出而定義。
x=2tanh-1 {tanh(v1 /2)tanh(v2 /2)}=R(v1 ,v2 )………(3)
在步驟S12處，使變數k遞增「1」，且然後該處理進行至步驟S13。在步驟S13處，決定變數k是否高於一預定重複編碼時間量C。若在步驟S13處決定變數k不高於時間量C，則該處理返回至步驟S12以使得重複地實施類似於上文所闡述之彼等之處理。
另一方面，若在步驟S13處決定變數k高於時間量C，則該處理進行至步驟S14，在步驟S14處，實施由下文給出之一表達式(5)表示之算術運算以判定作為解碼之一結果最後欲輸出之一訊息vi 且輸出訊息vi 。然後，結束LDPC碼之解碼處理。
表達式(5)之算術運算不同於表達式(1)之可變節點算術運算且係使用來自連接至可變節點之所有邊緣之訊息來實施。
圖3圖解說明具有1/2之一編碼率及12之一編碼長度之一(3,6)LDPC碼之同位檢查矩陣H之一實例。
在圖3之同位檢查矩陣H中，與圖1中類似地，行權數係3且列權數係6。
圖4圖解說明圖3之同位檢查矩陣H之一坦納圖表。
參考圖4，參考符號「+」表示一檢查節點且參考符號「=」表示一可變節點。一檢查節點及一可變節點分別對應於同位檢查矩陣H之一列及一行。一檢查節點與一可變節點之間的一連接係一邊緣且對應於同位檢查矩陣之一元素「1」。
特定而言，若同位檢查矩陣之第j列及第i行中之一元素指示1，則來自圖4之最高有效位元之第i可變節點(節點「=」)及第j檢查節點(節點「+」)藉由一邊緣彼此連接。該邊緣表示對應於可變節點之一碼位元具有對應於檢查節點之一約束條件。
在和積演算法(其係用於LDPC碼之一解碼方法)中，重複地實施可變節點算術運算及檢查節點算術運算。
圖5展示藉由可變節點實施之可變節點算術運算。
在可變節點中，使用來自連接至可變節點之其餘邊緣之訊息u1 及u2 以及一接收值u0i 藉由表達式(1)之可變節點算術運算來判定欲計算之對應於該邊緣之訊息vi 。此外，類似地判定對應於其他邊緣之訊息。
圖6圖解說明藉由檢查節點實施之檢查節點算術運算。
可使用一表達式a×b=exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b) 之一關係將表達式(2)之檢查節點算術運算重新撰寫成一表達式(6)。然而，sign(x)在x0時係1，但在x<0時係-1。
此外，若函數φ(x)定義為一表達式φ(x)=ln(tanh(x/2))，其中x0，則由於滿足一表達式φ-1 (x)=2tanh-1 (e-x )，因此可將表達式(6)變換成一表達式(7)。
在檢查節點中，根據表達式(7)實施表達式(2)之檢查節點算術運算。
特定而言，檢查節點使用來自連接至如圖6中所看到之檢查節點之其餘邊緣之訊息v1 、v2 、v3 、v4 及v5 藉由表達式(7)之檢查節點算術運算來判定欲計算之對應於一邊緣之訊息uj 。此外，類似於訊息uj 地判定對應於其他邊緣之訊息。
注意，表達式(7)之函數φ(x)可亦表示為φ(x)=ln((ex +1)/(ex -1))，其φ(x)=φ-1 (x)，其中x>0。當函數φ(x)及φ-1 (x)實際上併入至硬體中時，存在實際上使用查找表(LUT)併入 有該等函數之一情形。在此例項中，實際上使用同一LUT併入有該等函數中之兩者。
LDPC碼由DVB-S.2(其係用於衛星數位廣播之一標準)或由DVB-T.2(其係用於下一代的數位地面電視廣播之一標準)採用。此外，按排程，LDPC碼由DVB-C.2(其係用於下一代之有線電視數位廣播之一標準)採用。
在根據DVB之標準(諸如，DVB-S.2)之數位廣播中，LDPC碼用作或符號化為正交調變之一符號，該正交調變係數位調變，諸如，QPSK(正交相移鍵控)。然後，該符號映射至一信號點且然後被傳輸。
在LDPC碼之符號化時，以兩個或兩個以上碼位元之一單位實施LDPC碼之碼位元之替換，且替換之後的碼位元用作該符號之位元。
作為用於LDPC碼之符號化之碼位元之一替換方法，已提出各種方法，且舉例而言，亦在DVB-T.2中規定一方法。
附帶地，DVB-T.2係用於諸如安裝於一家庭或諸如此類中之電視接收器等固定終端機之數位廣播之一標準，且存在DVB-T.2不適於可攜式終端機之數位廣播之一情形。
特定而言，與一固定終端機相比，期望一可攜式終端機減小電路規模，且期望其減少功率消耗。因此，在可攜式終端機之數位廣播中，為減小一可攜式終端機中之一處理(諸如，LDPC碼之解碼)中所需之負載，舉例而言，與固定 終端機之數位廣播之一替代情形相比，有時限制LDPC碼之解碼之重複時間量(即，重複解碼時間量C)、LDPC碼之碼長度等。
然而，此外，在如剛剛闡述之此等限制下，期望維持對一錯誤之一定程度之抵抗力。
因此，期望提供可實施對一LDPC碼或諸如此類之資料之一錯誤之抵抗力之增強之一資料處理裝置及一資料處理方法。
根據本發明之一第一實施例，提供一種資料處理裝置/資料處理方法，該資料處理裝置包含：一編碼區段，其經組態以基於一LDPC碼之一同位檢查矩陣實施其中一碼長度係16,200位元且一編碼率係1/3之LDPC編碼；及一替換區段，其經組態以將一經編碼LDPC碼之碼位元替換成對應於由16QAM規定之16個信號點中之一者之一符號之符號位元，該資料處理方法包含：基於一LDPC碼之一同位檢查矩陣實施其中一碼長度係16,200位元且一編碼率係1/3之LDPC編碼之編碼步驟；及將一經編碼LDPC碼之碼位元替換成對應於由16QAM規定之16個信號點中之一者之一符號之符號位元之替換步驟，且其中該經編碼LDPC碼包含資訊位元及同位位元，該同位檢查矩陣包含對應於該等資訊位元之一資訊矩陣部分及對應於該等同位位元之一同位矩陣部分，該資訊矩陣部分由一同位檢查矩陣初始值表表示，該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示： 416 8909 4156 3216 3112 2560 2912 6405 8593 4969 6723 6912
8978 3011 4339 9312 6396 2957 7288 5485 6031 10218 2226 3575
3383 10059 1114 10008 10147 9384 4290 434 5139 3536 1965 2291
2797 3693 7615 7077 743 1941 8716 6215 3840 5140 4582 5420
6110 8551 1515 7404 4879 4946 5383 1831 3441 9569 10472 4306
1505 5682 7778
7172 6830 6623
7281 3941 3505
10270 8669 914
3622 7563 9388
9930 5058 4554
4844 9609 2707
6883 3237 1714
4768 3878 10017
10127 3334 8267； 在其中將儲存於各自具有16200/8位元之一儲存容量之八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至兩個連續符號之情形下，若來自該八個碼位元中之最高有效位元之一第#i+1位元表示為一位元b#i且來自 該兩個符號之該八個符號位元中之最高有效位元中之每一者之一第#i+1位元表示為一位元y#i，則該替換區段/替換步驟將一位元b0替換成一位元y6、將一位元b1替換成y0、將一位元b2替換成一位元y3、將一位元b3替換成一位元y4、將一位元b4替換成一位元y5、將一位元b5替換成一位元y2、將一位元b6替換成一位元y1且將一位元b7替換成一位元y7。
根據本發明之一第二實施例，提供一種資料處理裝置/資料處理方法，該資料處理裝置包含：一編碼區段，其經組態以基於一LDPC碼之一同位檢查矩陣實施其中一碼長度係16,200位元且一編碼率係2/5之LDPC編碼；及一替換區段，其經組態以將一經編碼LDPC碼之碼位元替換成對應於由16QAM規定之16個信號點中之一者之一符號之符號位元，該資料處理方法包含：基於一LDPC碼之一同位檢查矩陣實施其中一碼長度係16,200位元且一編碼率係2/5之LDPC編碼之編碼步驟；及將一經編碼LDPC碼之碼位元替換成對應於由16QAM規定之16個信號點中之一者之一符號之符號位元之替換步驟，且其中該經編碼LDPC碼包含資訊位元及同位位元，該同位檢查矩陣包含對應於該等資訊位元之一資訊矩陣部分及對應於該等同位位元之一同位矩陣部分，該資訊矩陣部分由一同位檢查矩陣初始值表表示，該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示： 5650 4143 8750 583 6720 8071 635 1767 1344 6922 738 6658
5696 1685 3207 415 7019 5023 5608 2605 857 6915 1770 8016
3992 771 2190 7258 8970 7792 1802 1866 6137 8841 886 1931
4108 3781 7577 6810 9322 8226 5396 5867 4428 8827 7766 2254
4247 888 4367 8821 9660 324 5864 4774 227 7889 6405 8963
9693 500 2520 2227 1811 9330 1928 5140 4030 4824 806 3134
1652 8171 1435
3366 6543 3745
9286 8509 4645
7397 5790 8972
6597 4422 1799
9276 4041 3847
8683 7378 4946
5348 1993 9186
6724 9015 5646
4502 4439 8474
5107 7342 9442
1387 8910 2660
在其中將儲存於各自具有16200/8位元之一儲存容量之 八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至兩個連續符號之情形下，若來自該八個碼位元中之最高有效位元之一第#i+1位元表示為一位元b#i且來自該兩個符號中之每一者之該八個符號位元中之最高有效位元之一第#i+1位元表示為一位元y#i，則該替換區段/替換步驟將一位元b0替換成一位元y7、將一位元b1替換成y5、將一位元b2替換成一位元y4、將一位元b3替換成一位元y0、將一位元b4替換成一位元y3、將一位元b5替換成一位元y1、將一位元b6替換成一位元y2且將一位元b7替換成一位元y6。
根據本發明之一第三實施例，提供一種資料處理裝置/資料處理方法，該資料處理裝置包含：一反向替換區段，其經組態以將對應於由16QAM規定之16個信號點中之一者之一符號之符號位元替換成其中一碼長度係16,200位元且一編碼率係1/3之一LDPC碼之碼位元；及一解碼區段，其經組態以基於藉由該反向替換區段之該替換所獲得之該LDPC碼之一同位檢查矩陣解碼該LDPC碼，該資料處理方法包含：將對應於由16QAM規定之16個信號點中之一者之一符號之符號位元替換成其中一碼長度係16,200位元且一編碼率係1/3之一LDPC碼之碼位元之反向替換步驟；及基於藉由該反向替換區段之該替換所獲得之該LDPC碼之一同位檢查矩陣解碼該LDPC碼之解碼步驟，且其中，在其中將儲存於各自具有16200/8位元之一儲存容量之八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分 配至兩個連續符號、其中來自該八個碼位元中之最高有效位元之一第#i+1位元表示為一位元b#i且來自該兩個符號之該八個符號位元中之最高有效位元中之每一者之一第#i+1位元規定為一位元y#i之情形下，該反向替換區段將一位元y6替換成一位元b0、將一y0替換成一位元b1、將一位元y3替換成一位元b2、將一位元y4替換成一位元b3、將一位元y5替換成一位元b4、將一位元y2替換成一位元b5、將一位元y1替換成一位元b6且將一位元y7替換成一位元b7，該LDPC碼包含資訊位元及同位位元，該同位檢查矩陣包含對應於該等資訊位元之一資訊矩陣部分及對應於該等同位位元之一同位矩陣部分，該資訊矩陣部分由一同位檢查矩陣初始值表表示，且該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示： 416 8909 4156 3216 3112 2560 2912 6405 8593 4969 6723 6912
8978 3011 4339 9312 6396 2957 7288 5485 6031 10218 2226 3575
3383 10059 1114 10008 10147 9384 4290 434 5139 3536 1965 2291
2797 3693 7615 7077 743 1941 8716 6215 3840 5140 4582 5420
6110 8551 1515 7404 4879 4946 5383 1831 3441 9569 10472 4306
1505 5682 7778
7172 6830 6623
7281 3941 3505
10270 8669 914
3622 7563 9388
9930 5058 4554
4844 9609 2707
6883 3237 1714
4768 3878 10017
10127 3334 8267。
根據本發明之一第四實施例，提供一種資料處理裝置/資料處理方法，該資料處理裝置包含：一反向替換區段，其經組態以將對應於由16QAM規定之16個信號點中之一者之一符號之符號位元替換成其中一碼長度係16,200位元且一編碼率係2/5之一LDPC碼之碼位元；及一解碼區段，其經組態以基於藉由該反向替換區段之該替換所獲得之該LDPC碼之一同位檢查矩陣解碼該LDPC碼，該資料處理方法包含：將對應於由16QAM規定之16個信號點中之一者之一符號之符號位元替換成其中一碼長度係16,200位元且一編碼率係2/5之一LDPC碼之碼位元之反向替換步驟；及基於藉由該反向替換區段之該替換所獲得之該LDPC碼之一同位檢查矩陣解碼該LDPC碼之解碼步驟，且其中，在其中將儲存於各自具有16200/8位元之一儲存容量之八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分 配至兩個連續符號、其中來自該八個碼位元中之最高有效位元之一第#i+1位元表示為一位元b#i且來自該兩個符號之該八個符號位元中之最高有效位元中之每一者之一第#i+1位元規定為一位元y#i之情形下，該反向替換區段將一位元y7替換成一位元b0、將一y5替換成一位元b1、將一位元y4替換成一位元b2、將一位元y0替換成一位元b3、將一位元y3替換成一位元b4、將一位元y1替換成一位元b5、將一位元y2替換成一位元b6且將一位元y6替換成一位元b7，該LDPC碼包含資訊位元及同位位元，該同位檢查矩陣包含對應於該等資訊位元之一資訊矩陣部分及對應於該等同位位元之一同位矩陣部分，該資訊矩陣部分由一同位檢查矩陣初始值表表示，且該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示： 5650 4143 8750 583 6720 8071 635 1767 1344 6922 738 6658
5696 1685 3207 415 7019 5023 5608 2605 857 6915 1770 8016
3992 771 2190 7258 8970 7792 1802 1866 6137 8841 886 1931
4108 3781 7577 6810 9322 8226 5396 5867 4428 8827 7766 2254
4247 888 4367 8821 9660 324 5864 4774 227 7889 6405 8963
9693 500 2520 2227 1811 9330 1928 5140 4030 4824 806 3134
1652 8171 1435
3366 6543 3745
9286 8509 4645
7397 5790 8972
6597 4422 1799
9276 4041 3847
8683 7378 4946
5348 1993 9186
6724 9015 5646
4502 4439 8474
5107 7342 9442
1387 8910 2660。
在本發明之第一實施例之資料處理裝置/資料處理方法中，基於一LDPC碼之一同位檢查矩陣實施其中碼長度係16,200位元且編碼率係1/3之LDPC編碼，且將一LDPC碼之碼位元替換成對應於由16QAM規定之16個信號點中之一者之一符號之符號位元。該經編碼LDPC碼包含資訊位元及同位位元，且該同位檢查矩陣包含對應於該等資訊位元之一資訊矩陣部分及對應於該等同位位元之一同位矩陣部分。該資訊矩陣部分由一同位檢查矩陣初始值表表示，且該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示： 416 8909 4156 3216 3112 2560 2912 6405 8593 4969 6723 6912
8978 3011 4339 9312 6396 2957 7288 5485 6031 10218 2226 3575
3383 10059 1114 10008 10147 9384 4290 434 5139 3536 1965 2291
2797 3693 7615 7077 743 1941 8716 6215 3840 5140 4582 5420
6110 8551 1515 7404 4879 4946 5383 1831 3441 9569 10472 4306
1505 5682 7778
7172 6830 6623
7281 3941 3505
10270 8669 914
3622 7563 9388
9930 5058 4554
4844 9609 2707
6883 3237 1714
4768 3878 10017
10127 3334 8267。
在該替換中，在其中將儲存於各自具有16200/8位元之該儲存容量之該八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至兩個連續符號之情形下，若來自該八個碼位元中之最高有效位元之第#i+1位元表示為一 位元b#i且來自該兩個符號之該八個符號位元中之最高有效位元中之每一者之第#i+1位元表示為一位元y#i，則該替換經實施以使得將位元b0替換成位元y6、將位元b1替換成位元y0、將位元b2替換成位元y3、將位元b3替換成位元y4、將位元b4替換成位元y5、將位元b5替換成位元y2、將位元b6替換成位元y1且將位元b7替換成位元y7。
在本發明之第二實施例之資料處理裝置/資料處理方法中，基於一LDPC碼之一同位檢查矩陣實施其中碼長度係16,200位元且編碼率係2/5之LDPC編碼，且將一經編碼LDPC碼之碼位元替換成對應於由16QAM規定之16個信號點中之一者之一符號之符號位元。該經編碼LDPC碼包含資訊位元及同位位元，且該同位檢查矩陣包含對應於該等資訊位元之一資訊矩陣部分及對應於該等同位位元之一同位矩陣部分。該資訊矩陣部分由一同位檢查矩陣初始值表表示，且該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示： 5650 4143 8750 583 6720 8071 635 1767 1344 6922 738 6658
5696 1685 3207 415 7019 5023 5608 2605 857 6915 1770 8016
3992 771 2190 7258 8970 7792 1802 1866 6137 8841 886 1931
4108 3781 7577 6810 9322 8226 5396 5867 4428 8827 7766 2254
4247 888 4367 8821 9660 324 5864 4774 227 7889 6405 8963
9693 500 2520 2227 1811 9330 1928 5140 4030 4824 806 3134
1652 8171 1435
3366 6543 3745
9286 8509 4645
7397 5790 8972
6597 4422 1799
9276 4041 3847
8683 7378 4946
5348 1993 9186
6724 9015 5646
4502 4439 8474
5107 7342 9442
1387 8910 2660。
在該替換中，在其中將儲存於各自具有16200/8位元之該儲存容量之該八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至兩個連續符號之情形下，若來自該八個碼位元中之最高有效位元之第#i+1位元表示為一位元b#i且來自該兩個符號中之每一者之該八個符號位元中之最高有效位元之第#i+1位元表示為一位元y#i，則該替換經實施以使得將位元b0替換成位元y7、將位元b1替換成位元y5、將位元b2替換成位元y4、將位元b3替換成位元 y0、將位元b4替換成位元y3、將位元b5替換成位元y1、將位元b6替換成位元y2且將位元b7替換成位元y6。
在本發明之第三實施例之資料處理裝置/資料處理方法中，將對應於由16QAM規定之16個信號點中之一者之一符號之符號位元替換成其中碼長度係16,200位元且編碼率係1/3之一LDPC碼之碼位元。然後，基於藉由該替換所獲得之該LDPC碼之一同位檢查矩陣解碼該LDPC碼。在該反向替換中，在其中將儲存於各自具有16200/8位元之該儲存容量之該八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至兩個連續符號之情形下，若來自該八個碼位元中之最高有效位元之第#i+1位元表示為一位元b#i且來自該兩個符號中之每一者之該八個符號位元中之最高有效位元之第#i+1位元規定為一位元y#i，則將位元y6替換成位元b0、將位元y0替換成位元b1、將位元y3替換成位元b2、將位元y4替換成位元b3、將位元y5替換成位元b4、將位元y2替換成位元b5、將位元y1替換成位元b6且將位元y7替換成位元b7。該LDPC碼包含資訊位元及同位位元，且該同位檢查矩陣包含對應於該等資訊位元之該資訊矩陣部分及對應於該等同位位元之該同位矩陣部分。該資訊矩陣部分由一同位檢查矩陣初始值表表示，且該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示： 416 8909 4156 3216 3112 2560 2912 6405 8593 4969 6723 6912
8978 3011 4339 9312 6396 2957 7288 5485 6031 10218 2226 3575
3383 10059 1114 10008 10147 9384 4290 434 5139 3536 1965 2291
2797 3693 7615 7077 743 1941 8716 6215 3840 5140 4582 5420
6110 8551 1515 7404 4879 4946 5383 1831 3441 9569 10472 4306
1505 5682 7778
7172 6830 6623
7281 3941 3505
10270 8669 914
3622 7563 9388
9930 5058 4554
4844 9609 2707
6883 3237 1714
4768 3878 10017
10127 3334 8267。
在本發明之第四實施例之資料處理裝置/資料處理方法中，將對應於由16QAM規定之16個信號點中之一者之一符號之符號位元替換成其中碼長度係16,200位元且編碼率係2/5之一LDPC碼之碼位元。然後，基於藉由該替換所獲得之該LDPC碼之一同位檢查矩陣解碼該LDPC碼。在該反向替換中，在其中將儲存於各自具有16200/8位元之該儲存 容量之該八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至兩個連續符號之情形下，若來自該八個碼位元中之最高有效位元之第#i+1位元表示為一位元b#i且來自該兩個符號中之每一者之該八個符號位元中之最高有效位元之第#i+1位元規定為一位元y#i，則將位元y7替換成位元b0、將位元y5替換成位元b1、將位元y4替換成位元b2、將位元y0替換成位元b3、將位元y3替換成位元b4、將位元y1替換成位元b5、將位元y2替換成位元b6且將位元y6替換成位元b7。該LDPC碼包含資訊位元及同位位元，且該同位檢查矩陣包含對應於該等資訊位元之該資訊矩陣部分及對應於該等同位位元之該同位矩陣部分。該資訊矩陣部分由一同位檢查矩陣初始值表表示，且該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示： 5650 4143 8750 583 6720 8071 635 1767 1344 6922 738 6658
5696 1685 3207 415 7019 5023 5608 2605 857 6915 1770 8016
3992 771 2190 7258 8970 7792 1802 1866 6137 8841 886 1931
4108 3781 7577 6810 9322 8226 5396 5867 4428 8827 7766 2254
4247 888 4367 8821 9660 324 5864 4774 227 7889 6405 8963
9693 500 2520 2227 1811 9330 1928 5140 4030 4824 806 3134
1652 8171 1435
3366 6543 3745
9286 8509 4645
7397 5790 8972
6597 4422 1799
9276 4041 3847
8683 7378 4946
5348 1993 9186
6724 9015 5646
4502 4439 8474
5107 7342 9442
1387 8910 2660。
注意，所闡述之資料處理裝置中之任一者可係一獨立裝置或在其他方面可係組態一個裝置之一內部區塊。
關於本發明之實施例之資料處理裝置/資料處理方法，可增強對一錯誤之抵抗性質。
結合隨附圖式自以下說明及隨附申請專利範圍，本發明之上述及其他目的、特徵及優點將變得顯而易見，在該等隨附圖式中相同部分或元件由相同參考符號指示。
圖7展示本文中所揭示之技術適用於其之一傳輸系統之一組態之一實例。注意，術語「系統」用以表示由複數個 裝置構成之一整個裝置，不管組件裝置是否放置於同一殼體中。
參考圖7，該傳輸系統包含一傳輸裝置11及一接收裝置12。
傳輸裝置11實施固定終端機或可攜式終端機之一節目之傳輸或廣播。特定而言，傳輸裝置11將物件資料(其係一傳輸物件，諸如影像資料及聲音資料，如用於固定終端機或可攜式終端機之一節目，舉例而言)編碼成LDPC碼且透過一通信路徑13(舉例而言，其係一地波)傳輸該等LDPC碼。
舉例而言，接收裝置12係一可攜式終端機，且接收透過通信路徑13自傳輸裝置11傳輸至其之LDPC碼、將所接收之LDPC碼解碼成物件資料並輸出該物件資料。
眾所周知，此等LDPC碼(如圖7之傳輸系統中所使用之彼等)在一AWGN(加性白高斯雜訊)通信路徑中展現一極高能力。
然而，一地波或諸如此類之通信路徑13有時遭受叢發錯誤或抹除。舉例而言，在一OFDM(正交頻分多工)系統中，有時發生此一情形：在其中D/U(期望對不期望比)係0dB，或換言之，不期望=回音(Undesired=echo)之功率等於期望=主路徑(Desired=main path)之功率之一多路徑環境中，回應於沿除主路徑以外之一路徑之回音之一延遲，一特定符號之功率變為零。
此外，在一顫動(其係一通信路徑，其中一回音之延遲 係零且將一都蔔勒(Doppler)頻率施加至其)中，當D/U係0 dB時，在一特定時間點處之整個OFDM符號之功率有時變為零(抹除)。
此外，有時發生一叢發錯誤，此取決於來自未展示之一接收區段(諸如，用於將一信號自傳輸裝置11接收至接收裝置12之一天線)之一線路之一情形，或係由於在接收裝置12側上至接收裝置12之電源之不穩定。
另一方面，在LDPC碼之解碼中，對應於一同位檢查矩陣H之一行及藉此一LDPC碼之一碼位元之一可變節點實施表達式(1)之可變節點算術運算，其涉及LDPC碼之碼位元之一接收值u0i 之添加，如上文參考圖5所闡述。因此，若用於可變節點算術運算之碼位元遭受一錯誤，則欲判定之一訊息之準確度下降。
然後，在LDPC碼之解碼中，一檢查節點使用藉由連接至該檢查節點之一可變節點判定之一訊息來實施表達式(7)之檢查節點算術運算。因此，若將複數個可變節點(關於其，LDPC碼之對應碼位元同時展現一錯誤)連接至其中之每一者之彼等檢查節點之數目增加，則解碼之效能劣化。
特定而言，若連接至一檢查節點之兩個或兩個以上可變節點同時遭受抹除，則該檢查節點將一訊息(值可係0之概率及值可係1之概率彼此相等)返回至所有可變節點。在此例項中，欲將相等概率之訊息返回至其之檢查節點不促成一解碼處理之一次性，其係可變節點算術運算及檢查節點算術運算之一集合。因此，需要經增加數目個次數之解碼 處理之重複，從而導致解碼之效能之劣化及實施LDPC碼之解碼之接收裝置12之功率消耗之增加。
因此，圖7之傳輸系統經組態以使得在維持AWGN通信路徑之效能之同時改良對叢發錯誤及抹除之抵抗性質。
圖8係展示圖7中所展示之傳輸裝置11之一組態之一實例之一方塊圖。
參考圖8，在所展示之傳輸裝置11中，將一或多個輸入串流作為物件資料供應至一模式調適/多工器111。
模式調適/多工器111實施供應至其之一或多個輸入串流之模式選擇及多工且將所得資料供應至一填補器112。
填補器112實施來自模式調適/多工器111之資料之必要填零(其係空值(Null)之插入)且將所得資料供應至一BB擾碼器113。
BB擾碼器113實施來自填補器112之資料之能量擴散且將所得資料供應至一BCH編碼器114。
BCH編碼器114實施來自BB擾碼器113之資料之BCH寫碼且將所得資料作為LDPC物件資料(其係LDPC編碼之一物件)供應至一LDPC編碼器115。
LDPC編碼器115根據其中係對應於一LDPC碼之同位位元之一部分之一同位矩陣具有一階梯結構的一同位檢查矩陣實施LDPC編碼，如來自BCH編碼器114之LDPC物件資料之LDPC編碼。然後，LDPC編碼器115輸出包含LDPC物件資料作為資訊位元之一LDPC碼。
特定而言，LDPC編碼器115實施將LDPC物件資料編碼 成一LDPC碼(諸如，舉例而言在DVB-T.2標準中規定之一LDPC碼)之LDPC編碼，且輸出一所得LDPC碼。
在DVB-T.2標準中，除其中碼長度係16,200位元且編碼率係3/5之一情形以外，採用在DVB-S.2標準中規定之一LDPC碼。在DVB-T.2標準中規定之LDPC碼係一IRA(不規則重複累積)碼，且LDPC碼之同位檢查矩陣中之同位矩陣具有一階梯結構。下文中闡述該同位矩陣及該階梯結構。此外，舉例而言，IRA碼闡述於2000年9月H.Jin、A Khandekar及R.J.McEliece的關於渦輪碼及相關主題之第二次國際座談會之會議錄第1至8頁中之「Irregular Repeat-Accumulate Codes」中。
將自LDPC編碼器115輸出之LDPC碼供應至一位元交錯器116。
位元交錯器116係用於交錯資料之一資料處理裝置且實施下文中針對來自LDPC編碼器115之LDPC碼所闡述之位元交錯。然後，位元交錯器116將位元交錯之後的LDPC碼供應至一QAM編碼器117。
QAM編碼器117將來自位元交錯器116之LDPC碼以LDPC碼之一個以上位元之一單位(即，以一符號之一單位)映射至表示正交調變之一個符號之一信號點。
特定而言，QAM編碼器117將來自位元交錯器116之LDPC碼映射至藉由實施一LDPC碼之正交調變之一調變方法在一IQ平面(即，一IQ格局)上定義之一信號點以實施正交調變，該IQ平面由表示具有與一載流子之相位相同之一 相位之一I分量之一I軸及表示具有正交於該載流子之相位之一相位之一Q分量之一Q軸定義。
此處，作為由QAM編碼器117實施之正交調變之調變方法，舉例而言，可利用包含在DVB-T標準中規定之一調變方法之調變方法，諸如，舉例而言QPSK(正交相移鍵控)、16QAM(正交振幅調變)、64QAM、256QAM、1024QAM及4096QAM。舉例而言，一操作者根據傳輸裝置11之一操作預先設定QAM編碼器117使用哪一調變方法來實施正交調變。注意，QAM編碼器117可實施如(舉例而言)4PAM(脈衝振幅調變)之此其他正交調變。
將藉由QAM編碼器117之處理而獲得之資料(即，映射至信號點之一符號)供應至一時間交錯器118。
時間交錯器118實施每一符號之來自QAM編碼器117之資料(即，符號)之時間交錯且將所得資料供應至一MISO/MIMO編碼器119。
MISO/MIMO編碼器119實施來自時間交錯器118之資料或符號之空間-時間編碼且將所得資料供應至一頻率交錯器120。
頻率交錯器120實施來自MISO/MIMO編碼器119之資料(即，符號)之每一符號之頻率交錯且將所得資料供應至一訊框建立器/資源分配區段131。
同時，將控制發信號(諸如，稱作L1之一前置項或諸如此類)供應至一BCH編碼器121。
BCH編碼器121類似於BCH編碼器114地實施供應至其之 發信號且將所得資料供應至一LDPC編碼器122。
LDPC編碼器122使用來自BCH編碼器121之資料作為LDPC物件資料且類似於LDPC編碼器115地實施資料之LDPC編碼，且將一所得LDPC碼供應至一QAM編碼器123。
類似於QAM編碼器117，QAM編碼器123將來自LDPC編碼器122之LDPC碼以LDPC碼之一個以上位元之一單位(即，以一符號之一單位)映射至表示正交調變之一個符號之一信號點以實施正交調變。QAM編碼器123將所得資料或符號供應至一頻率交錯器124。
頻率交錯器124類似於頻率交錯器120地實施來自QAM編碼器123之資料或符號之每一符號之頻率交錯，且將所得資料供應至訊框建立器/資源分配區段131。
訊框建立器/資源分配區段131將一導頻符號插入至來自頻率交錯器120及124之資料或符號之一必要位置中，且用藉由該插入獲得之資料或符號組態一訊框，該訊框由預定數目個符號形成。然後，訊框建立器/資源分配區段131將該訊框供應至一OFDM產生區段132。
OFDM產生區段132依據來自訊框建立器/資源分配區段131之訊框產生對應於該訊框之一OFDM信號且透過圖7中所展示之通信路徑13傳輸該OFDM信號。
圖9展示圖8之位元交錯器116之一組態之一實例。
位元交錯器116係用於交錯資料之一資料處理裝置，且由一同位交錯器23、一行扭轉交錯器24及一解多工器 (DEMUX)25組態。
同位交錯器23實施將來自LDPC編碼器115之一LDPC碼之同位位元交錯至其他同位位元之位置之同位交錯，且將該同位交錯之後的LDPC碼供應至行扭轉交錯器24。
行扭轉交錯器24實施來自同位交錯器23之LDPC碼之行扭轉交錯且將該行扭轉交錯之後的LDPC碼供應至解多工器25。
特定而言，LDPC碼之一個以上碼位元由圖8之QAM編碼器117映射至表示正交調變之一個符號之一信號點且自QAM編碼器117傳輸。
舉例而言，行扭轉交錯器24實施如下文中闡述為重新配置來自同位交錯器23之一LDPC碼之碼位元之一重新配置處理之此行扭轉交錯，以使得LDPC碼之複數個碼位元(其包含於在LDPC編碼器115中使用之一同位檢查矩陣之一任意列中且對應於1)可不包含於一個符號中。
針對來自行扭轉交錯器24之LDPC碼，解多工器25實施替換LDPC碼之形成一符號之兩個以上碼位元之位置之一替換處理以獲得加強對AWGN之抵抗性質之一LDPC碼。然後，解多工器25將藉由該替換處理獲得之LDPC碼之兩個以上位元作為一符號供應至圖8中所展示QAM編碼器117。
圖10圖解說明由圖8中所展示之LDPC編碼器115用來LDPC編碼之一同位檢查矩陣H。
同位檢查矩陣H具有一LDGM(低密度產生矩陣)且可使用 對應於來自LDPC碼之碼位元當中之資訊位元之一同位資訊矩陣HA 及對應於同位位元之一同位矩陣HT 藉由一表達式H=[HA |HT ]來表示，其係其中資訊矩陣HA 之元素係左側之元素且同位矩陣HT 之元素係右側之元素之一矩陣。
此處，來自一個LDPC碼(即，一個碼字)，之碼位元當中之資訊位元之位元數目及同位位元之位元數目分別表示為一資訊長度K及一同位長度M，且一個LDPC碼之碼位元之位元數目由碼長度N(=K+M)表示。
某一碼長度N之一LDPC碼之資訊長度K及同位長度M取決於編碼率。此外，同位檢查矩陣H係一M個列×N個行矩陣。此外，資訊矩陣HA 係一M個列×K個行矩陣，且同位矩陣HT 係一M個列×M個行矩陣。
圖11圖解說明由DVB-T.2(及DVB-S.2)標準規定之一LDPC碼之一同位檢查矩陣H之一同位矩陣HT 。
由DVB-T.2標準規定之LDPC碼之同位檢查矩陣H之同位矩陣HT 具有其中元素1配置成如圖11中所看到之一階梯狀態之一階梯結構。同位矩陣HT 之列權數關於第一一個列係1，但關於所有其餘列係2。同時，行權數關於最後一個行係1，但關於所有其餘行係2。
以此方式，可使用同位檢查矩陣H容易地產生其中同位矩陣HT 具有一階梯結構之同位檢查矩陣H之LDPC碼。
特定而言，LDPC碼(其係一個碼字)由一列向量c表示，且藉由使列向量反相而獲得之一行向量由cT 表示。同時，列向量c(其係一LDPC碼)之一資訊位元部分由一列向量A 表示，且一同位位元部分由列向量T表示。
在此例項中，列向量c可使用作為資訊位元之列向量A及作為同位位元之列向量T藉由一表達式c=[A|T]來表示，其係其中列向量A之元素係左側之元素且列向量T之元素係右側之元素之一列向量。
同位檢查矩陣H及列向量c=[A|T]作為LDPC碼需要滿足一表達式HcT =0。因此，在同位檢查矩陣H=[HA |HT ]之同位矩陣HT 具有如圖11中所展示之此一階梯結構之情形下，可藉由以表達式HcT =0中之行向量HcT 之第一列之元素開始依次將每一列之元素設定至零來順序地判定作為組態滿足表達式HcT =0之列向量c=[A|T]之同位位元之列向量T。
圖12圖解說明在DVB-T.2標準中規定之LDPC碼之同位檢查矩陣H。
關於自在DVB-T.2標準中規定LDPC碼之同位檢查矩陣H之第一行之KX個行，行權數係X；關於隨後的K3個行，行權數係3；關於隨後的M-1個行，行權數係2；且關於最後一個行，行權數係1。
此處，KX+K3+M-1+1等於碼長度N。
圖13圖解說明關於在DVB-T.2標準中規定之LDPC碼之編碼率r之行數目KX、K3及M以及行權數X。
在DVB-T.2標準中，規定64,800位元及16,200位元之碼長度N之LDPC碼。
此外，對於其中碼長度N係64,800位元之LDPC碼，規定1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9及9/10 之11個不同編碼率(標稱率)。同時，對於其中碼長度N係16,200位元之LDPC碼，規定1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6及8/9之10個不同編碼率。
在以下說明中，64,800位元之碼長度N亦稱為64k位元，且16,200位元之碼長度N在下文中亦稱為16k位元。
眾所周知，關於LDPC碼，對應於具有一相對高行權數之一同位檢查矩陣H之一行之一碼位元展現一相對低錯誤率。
在DVB-T.2標準中規定且在圖12及圖13中圖解說明之同位檢查矩陣H具有以下之一趨向：相對接近於頂部側(即，圖中之左側)之一行展現一相對高行權數。因此，對應於同位檢查矩陣H之一LDPC碼具有以下之一趨向：相對接近於頂部之一碼位元相對不受一錯誤之影響，即，具有對一錯誤之一抵抗性質，且相對接近於末端之一碼位元相對易受一錯誤影響。
圖14圖解說明在其中由圖8中所展示之QAM編碼器117實施16QAM之情形下對應於一IQ平面上之16個符號之信號點之一格局。
特定而言，圖14之A圖解說明DVB-T.2之16QAM之符號。
在16QAM中，一個符號由四個位元表示，且涉及16(=24 )個符號。16個符號經安置以使得其圍繞IQ平面之原點處之中心沿I方向×Q方向展現4×4個符號之一正方形形狀。
此處，若來自由一個符號表示之一位元行中之最高有效位元之第i+1位元表示為位元yi ，則由16QAM之一個符號表示之四個位元可以最高有效位元開始依次表示為位元y0 、y1 、y2 、y3 。在其中調變方法係16QAM之情形下，一LDPC碼之四個碼位元符號化成四個位元y0 至y3 之一符號或一符號值。
圖14之B展示關於由16QAM之符號表示之四個位元之位元邊界(此等位元在下文中亦稱為符號位元)。
此處，關於符號位元yi (在圖14中，y=0、1、2、3)之位元邊界意指其符號位元yi 係0之一符號與其符號位元yi 係1之另一符號之間的一邊界。
如圖14之B中所看到，關於來自由16QAM之一符號表示之四個符號位元y0 至y3 當中之最高有效符號位元y0 ，一位元邊界僅出現於IQ平面之Q軸之一個地方。同時，關於第二符號位元y1 (其係第二最高有效位元)，一位元邊界僅出現於IQ平面之I軸之一個地方。
另一方面，關於第三符號位元y2 ，一位元邊界出現於兩個地方，包含來自4×4個符號當中左側的第一行與第二行之間的一地方及第三行與第四行之間的另一地方。
此外，關於第四符號位元y3 ，一位元邊界出現於兩個地方，包含來自4×4個符號當中上方的第一列與第二列之間的一地方及第三列與第四列之間的另一地方。
由一符號表示之符號位元yi 在與一位元邊界隔開之彼等符號位元之數目相對大之情形下較不可能出錯誤(即，錯 誤概率較低)，但在接近於一位元邊界之彼等符號位元之數目相對大之情形下可能出錯誤(即，錯誤概率較高)。
此處，若假定較不可能出錯誤且藉此不受一錯誤之影響之一位元稱為「強位元」，且可能出錯誤且藉此易受一錯誤影響之一位元稱為「弱位元」，則在16QAM之一符號之四個符號位元y0 至y3 當中，最高有效符號位元y0 及第二最高有效符號位元y1 係強位元，且第三符號位元y2 及第三符號位元y3 係弱位元。
圖15至圖17圖解說明其中由圖8之QAM編碼器117實施64QAM之IQ平面上之64個符號之信號點(即，DVB-T.2之16QAM之符號)之一格局。
在64QAM中，一個符號表示六個位元，且一個LDPC碼包含64(=26 )個符號。此64個符號經安置以使得其圍繞IQ平面之原點處之中心沿I方向×Q方向展現8×8個符號之一正方形形狀。
64QAM中之一個符號之符號位元可自最高有效位元依次表示為位元y0 ,y1 、y2 、y3 、y4 、y5 。在其中調變方法係64QAM之情形下，將一LDPC碼之6個碼位元轉換成6個符號位元y0 至y5 之一符號。
圖15圖解說明關於來自64QAM之一符號之符號位元y0 至y5 當中之最高有效符號位元y0 及第二符號位元y1 之位元邊界。圖16圖解說明關於第三符號位元y2 及第四符號位元y3 之位元邊界，且圖17圖解說明關於第五符號位元y4 及第六符號位元y5 之位元邊界。
如圖15中所看到，關於最高有效符號位元y0 及第二符號位元y1 ，一位元邊界僅出現於一個地方。同時，關於第三符號位元y2 及第四符號位元y3 ，一位元邊界出現於兩個地方。此外，關於第五符號位元y4 及第六符號位元y5 ，一位元邊界出現於四個地方。
因此，在64QAM之一符號之符號位元y0 至y5 當中，最高有效符號位元y0 及第二符號位元y1 係強位元，且第三符號位元y2 及第四符號位元y3 係第二強位元。同時，第五符號位元y4 及第六符號位元y5 係弱位元。
自圖14且進一步自圖15至圖17，可認識到，存在以下之一趨向：在正交調變之一符號之符號位元當中，一相對高次序位元係一相對強位元，而一相對低次序位元係一相對若位元。
如下文中參考圖12及圖13所闡述，自圖8中所展示之LDPC編碼器115輸出之一LDPC碼包含不受一錯誤之影響之碼位元及易受一錯誤影響之碼位元。
此外，如下文中參考圖14至圖17所闡述，由QAM編碼器117實施之正交調變之一符號包含強符號位元及弱符號位元。
因此，若將易受一錯誤影響之一LDPC碼之一碼位元分配至正交調變之一符號之一弱符號位元，則對一錯誤之抵抗性質整體上係低。
因此，提出一交錯器，其以使得將易受一錯誤影響之一碼位元分配至正交調變之一符號之一強符號位元之此一趨 向交錯一LDPC碼之碼位元。
圖9中所展示之解多工器25可實施如剛剛闡述之此一交錯器之一處理。
圖18圖解說明圖9中所展示之解多工器25之一處理。
更特定而言，圖18之A展示解多工器25之一功能組態之一實例。
參考圖18之A，解多工器25由一記憶體31及一替換區段32組態。
將來自LDPC編碼器115之一LDPC碼供應至記憶體31。
記憶體31具有用於沿一列或水平方向儲存mb個位元且沿行或垂直方向儲存N/mb個位元之一儲存能力。記憶體31沿一行方向寫入供應至其之一LDPC碼之碼位元且然後沿一列方向讀出該等碼位元且將所讀出之碼位元供應至替換區段32。
此處，N(=資訊長度K+同位長度M)表示如上文中所闡述之LDPC碼之碼長度。
同時，m表示構成一個符號之一LDPC碼之碼位元之數目，且b係一預定正整數且係用於使m乘以一整數之一倍數。解多工器25符號化如上文中所闡述之一LDPC碼之碼位元且倍數b表示欲藉由解多工器25之一個符號化操作獲得之符號之數目。
圖18之A展示在其中調變方法係64QAM且因此構成一個符號之一LDPC碼之碼位元之位元數目m係6個位元之一情形下解多工器25之一組態之一實例。
此外，在圖18之A中，倍數b係1，且因此，記憶體31具有沿行方向×列方向之N/(6×1)×(6×1)個位元之一儲存能力。
沿列方向具有一1位元寬度之記憶體31之一儲存區域在下文中適合地稱為行。因此，在圖18之A中，記憶體31由六(=6×1)個行組態。
解多工器25實施沿自上至下之一方向(即，沿一行方向)將一LDPC碼之碼位元寫入至沿自一左側行朝向一右側行之一方向連續地組態記憶體31之一行中。
然後，當碼位元之寫入達到且以最右側行之下部端結束時，組態記憶體31之所有行之碼位元係以每一行中之第一列開始連續地以6個位元之一單位(即，以mb個位元之一單位)讀出，且供應至替換區段32。
替換區段32實施替換來自記憶體31之六個碼位元之位置之一替換處理且輸出藉由該替換處理獲得之六個位元作為表示64QAM之一個符號之六個符號位元y0 、y1 、y2 、y3 、y4 、y5 。
特定而言，當沿一列方向自記憶體31讀出mb個碼位元(此處係六個碼位元)時，若來自自記憶體31讀出之mb個碼位元中之最高有效位元之第i位元(i=0、1、...、mb-1)表示為位元bi ，則沿一列方向自記憶體31讀出之六個碼位元可自最高有效位元依次呈現為位元b0 、b1 、b2 、b3 、b4 、b5 。
依據上文中參考圖12及圖13闡述之行權數之一關係，沿朝向位元b0 之一方向之一碼位元係不受一錯誤之影響之一 強碼位元，而沿朝向b5 之一方向之一碼位元係易受一錯誤影響之一弱碼位元。
替換區段32可實施替換來自記憶體31之六個碼位元b0 至b5 之位置之一替換處理，以使得將來自記憶體31之六個碼位元b0 至b5 當中之相對易受一錯誤影響之一弱碼位元分配至來自64QAM之一個符號之符號位元y0 至y5 當中之不受一錯誤之影響之一強位元。
已提出可用作將來自記憶體31之六個碼位元b0 至b5 分配至表示64QAM之一個符號之六個符號位元y0 至y5 所藉助之替換方法之各種方法。
圖18之B、C及D分別圖解說明一第一替換方法、一第二替換方法及一第三替換方法。
在下文中所闡述之圖18之B至D中且亦在圖19中，且類似地亦在圖19中，將位元bi 與位元yi 互連之一線段意指將碼位元b1 分配至一符號之符號位元yi ，或換言之，將碼位元bi 之位置替換成該符號之位元yi 之位置。
作為圖18之B之第一替換方法，已提出採用三個不同替換方法中之一者，且作為圖18之C之第二替換方法，已提出採用兩個不同替換方法中之一者。
作為圖18之D之第三替換方法，已提出依次選擇性地使用三個不同替換方法。
圖19圖解說明在調變方法係64QAM及一第四替換方法之情形下解多工器25之一組態之一實例。由於調變方法係64QAM，因此與圖18之情形下類似地，欲映射至一個符號 之一LDPC碼之碼位元之位元數目m係6個位元。
在倍數b係2之情形下，記憶體31具有沿行方向×列方向之N/(6×2)×(6×2)個位元之一儲存能力且由12(=6×2)個行組態。
圖19之A圖解說明一LDPC碼至記憶體31中之一寫入次序。
如上文中參考圖18所闡述，解多工器25實施一行之一LDPC碼之碼位元沿自上向下之一方向(即，沿一行方向)之寫入，該行沿自左向右之一方向組態記憶體31。
然後，當碼位元之寫入達到且以最右側行之最下部位置結束時，該等碼位元係沿一列方向以組態記憶體31之所有行中之第一列開始以12個位元之一單位(即，以mb個位元之一單位)讀出且供應至替換區段32。
替換區段32實施根據第四替換方法替換來自記憶體31之12個碼位元之位置之一替換處理，且輸出藉由該替換處理獲得之12個位元作為表示64QAM之兩個符號(即，b個符號)之12個位元，換言之，作為表示64QAM之一個符號之六個符號位元y0 、y1 、y2 、y3 、y4 、y5 及表示下一個符號之六個符號位元y0 、y1 、y2 、y3 、y4 、y5 。
圖19之B圖解說明藉由圖19之A中所展示之替換區段32之替換處理之第四替換方法。
注意，在其中倍數b係2之情形下(類似地亦在其中倍數b係3或3以上之情形下)，在替換處理中，將mb個碼位元分配至b個連續符號之mb個符號位元。包含圖19，在以下說 明中，為方便說明起見，將來自b個連續符號之mb個符號位元當中之最高有效位元之第i+1位元稱為位元yi 或符號位元yi 。
此外，哪個替換方法係適當的，即，哪個替換方法提供一AWGN通信路徑中之錯誤率方面之較佳改良取決於LDPC碼之編碼率、碼長度、調變方法等。
現在，參考圖20至圖22闡述藉由圖9中所展示之同位交錯器23之同位交錯。
圖20圖解說明一LDPC碼之一同位檢查矩陣之一坦納圖表之部分。
參考圖20，若對應於連接至一檢查節點之可變節點之複數個(諸如，兩個)碼位元同時遭受一錯誤(諸如，抹除)，則該檢查節點將值可係0之概率與值可係1之概率彼此相等之一訊息返回至連接至該檢查節點之該等可變節點。因此，若連接至同一檢查節點之可變節點同時遭受抹除或諸如此類，則解碼之效能劣化。
附帶地，在DVB-T.2標準中規定且自圖8中所展示之LDPC編碼器115輸出之一LDPC碼係一IRA碼，且同位檢查矩陣H之同位矩陣HT 具有如圖11中所看到之一階梯結構。
圖21圖解說明具有一階梯結構之一同位矩陣HT 及對應於該同位矩陣HT 之一坦納圖表。
特定而言，圖21之A圖解說明具有一階梯結構之一同位矩陣HT ，且圖21之B圖解說明對應於圖21之A之同位矩陣HT 之一坦納圖表。
在其中同位矩陣HT 具有一階梯結構之情形下，在同位矩陣HT 之坦納圖表中，對應於LDPC碼之同位矩陣HT 之一元素行之可變節點連接至同一檢查節點，該元素行具有值1且使用係同位位元之毗鄰碼位元關於該元素行判定一訊息。
因此，若上文所闡述之毗鄰同位位元由於一叢發錯誤、抹除或諸如此類而放置成一錯誤狀態，則連接至複數個可變節點之一檢查節點將值可係0之概率與值可係1之概率彼此相等之一訊息返回至連接至該檢查節點之該等可變節點，該複數個可變節點個別地對應於放置成錯誤狀態之彼等同位位元且欲使用該等同位位元關於該複數個可變節點判定一訊息。因此，解碼之效能劣化。此外，在叢發長度(即，由於叢發而遭受一錯誤之位元之數目)係大之情形下，解碼之效能進一步劣化。
因此，為防止解碼之效能之此劣化，圖9中所展示之同位交錯器23實施將來自LDPC編碼器115之LDPC碼之同位位元交錯至其他同位位元之位置之同位交錯。
圖22圖解說明對應於藉由圖9中所展示之同位交錯器23之同位交錯之後的一LDPC碼之一同位檢查矩陣H之一同位矩陣HT 。
對應於在DVB-T.2標準中規定且自LDPC編碼器115輸出之LDPC碼之同位檢查矩陣H之資訊矩陣HA 具有一循環結構。
該循環結構係某一行與經循環移位之另一行一致之一結 構且包含(舉例而言)以下之一結構：對於每P個行，1在P個行之列中之位置對應於藉由將P個行中之第一行循環地移位一值(其與藉由除同位長度M而獲得之一值q成比例增加)而獲得之一位置。在以下說明中，一循環結構中之此P個行之數目稱為循環結構之單位行數目。
作為在DVB-T.2標準中規定且自LDPC編碼器115輸出之LDPC碼，如上文中參考圖12及圖13所闡述，可利用其碼長度N分別係64,800位元及16,200位元之兩個不同LDPC碼。
現在，若留心來自其碼長度N係64,800位元及16,200位元之兩個LDPC碼之間的具有64,800位元之一碼長度N之一LDPC碼，則其碼長度N係64,800位元之LDPC碼之寫碼率之數目係11，如上文中參考12及圖13所闡述。
對於具有11個不同編碼率且其碼長度N係64,800位元之所有11個LDPC碼，根據DVB-T.2標準，循環結構之單位行數目P規定至360，其係同位長度M之除1及M以外的除數中之一者。
此外，關於具有11個不同編碼率且其碼長度N係64,800位元之11個LDPC碼，同位長度M具有使用一值q(其在不同寫碼率當中係不同的)藉由一表達式M=q×P=q×360表示之一值。因此，類似於循環結構之單位行數目P，值q亦係同位長度M之除1及M以外的除數中之一不同者，且係藉由使同位長度M除以循環結構之單位行數目P而獲得。換言之，P與q(其係同位長度M之除數)之積等於同位長度M。
在資訊長度由K表示且等於或高於0但低於P之一整數由x表示而等於或高於0但低於a之一整數由y表示之情形下，同位交錯器23將來自同位位元(其係來自編碼器115之LDPC碼之第K+1至第K+M(M=N)碼位元)當中之第K+qx+y+1碼位元交錯(如同位交錯)至第K+Py+z+1碼位元之位置。
根據如剛剛闡述之此同位交錯，連接至同一檢查節點之可變節點(即，對應於該等可變節點之同位位元)以循環結構之單位行數目P(在此處，以360個位元)彼此隔開。因此，若叢發長度小於360個位元，則可防止使得連接至同一檢查節點之可變節點中之複數個可變節點放置成一錯誤狀態之一情形。因此，可改良對一叢發錯誤之抵抗性質。
注意，在將第K+qx+y+1碼位元交錯至第K+Py+z+1碼位元之位置中之同位交錯之後的LDPC碼與藉由實施將原始同位檢查矩陣H之第K+qx+y+1行替換成第K+Py+z+1行之行替換而獲得之一同位檢查矩陣之一LDPC碼一致。藉由行替換獲得之同位檢查矩陣在下文中亦稱為替換同位檢查矩陣。
此外，在轉換同位檢查矩陣之同位矩陣中，出現如圖22中所展示之其單位係P個行(特定而言，係360個行)之一假循環結構。
該假循環結構意指其具有一循環結構(除其一部分之外)之一結構。藉由應用對應於同位交錯之行替換而獲得之一轉換同位檢查矩陣不同於在DVB-T.2標準中規定之一LDPC 碼之一同位檢查矩陣，此乃因在其一右拐角部分處之360個列×360個行之一部分(即，下文中所闡述之一移位矩陣)包含小一之若干元素1(該元素具有值0)。因此，轉換同位檢查矩陣不具有一完整循環結構而是具有一假循環結構。
注意，圖22之轉換同位檢查矩陣係藉由不僅應用對應於同位交錯之行替換而且應用列之替換(即，列替換)而獲得，以致使由下文中針對原始同位檢查矩陣所闡述之一組態矩陣組態該轉換同位檢查矩陣。
現在，參考圖23至圖26闡述如藉由圖9中所展示之行扭轉交錯器24之重新配置處理之行扭轉交錯。
圖8中所展示之傳輸裝置11傳輸一LDPC碼之一個以上碼位元作為一個符號。特定而言，舉例而言，在一個符號由兩個碼位元組態之情形下，舉例而言使用QPSK作為調變方法，但在一個符號由四個碼位元組態之情形下，舉例而言使用16QAM作為調變方法。
在以此方式將兩個或兩個以上碼位元傳輸為一個符號之情形下，若關於某一符號發生抹除或諸如此類，則該符號之所有碼位元皆變為錯誤或抹除。
因此，為降低連接至同一檢查節點之複數個可變節點(特定而言，對應於該等可變節點之碼位元)可同時遭受抹除之概率以改良解碼之效能，重要的係，避免將對應於一個符號之碼位元之可變節點連接至同一檢查節點。
另一方面，在自LDPC編碼器115輸出且在DVB-T.2標準中規定之LDPC碼之同位檢查矩陣H中，資訊矩陣HA 具有 一循環結構且同位矩陣HT 具有一階梯結構，如上文中所闡述。此外，在轉換同位檢查矩陣(其係同位交錯之後的LDPC碼之一同位檢查矩陣)中，亦在同位矩陣中出現一循環結構，精確而言，上文中所闡述之一假循環結構。
圖23圖解說明一轉換同位檢查矩陣。
特定而言，圖23之A圖解說明其中碼長度N係64,800位元且編碼率(r)係3/4之一LDPC碼之同位檢查矩陣H之一轉換同位檢查矩陣。
在圖23之A中，轉換同位檢查矩陣中具有值1之每一元素之位置由一點(．)指示。
圖23之B圖解說明由圖9中所展示之解多工器25針對圖23之A中所展示之轉換同位檢查矩陣之LDPC碼(即，針對同位交錯之後的LDPC碼)實施之一處理。
在圖23之B中，調變方法係16QAM，且同位交錯之後的LDPC碼之碼位元係沿一行方向寫入至組態解多工器25之記憶體31之四個行中。
沿行方向寫入於組態記憶體31之四個行中之碼位元係沿一列方向以四個位元之一單位讀出且形成一個符號。
在此例項中，形成一個符號之四個碼位元B0 、B1 、B2 、B3 有時變為對應於在圖23之A中所展示之轉換同位檢查矩陣之一個任意列中所包含之1之碼位元，且在此例項中，對應於碼位元B0 、B1 、B2 、B3 之可變節點連接至同一檢查節點。
因此，若一個符號之四個碼位元B0 、B1 、B2 、B3 變為對 應於在轉換同位檢查矩陣之一個任意列中所包含之1之碼位元，則若關於該符號發生抹除，則對應於碼位元B0 、B1 、B2 、B3 之可變節點連接至其之同一檢查節點不可判定一適當訊息。因此，解碼之效能劣化。
此外，在除3/4之編碼率以外之一編碼率之情形下，類似地，對應於連接至同一檢查節點之複數個可變節點之複數個碼位元有時形成16QAM之一個符號。
因此，行扭轉交錯器24實施交錯自同位交錯器23之同位交錯之後的一LDPC碼之碼位元之行扭轉交錯，以使得對應於在一轉換同位檢查矩陣之一個任意列中所包含之1之複數個碼位元可不包含於一個符號中。
圖24圖解說明行扭轉交錯。
更特定而言，圖24展示解多工器25之在圖18及圖19中所展示之記憶體31。
如上文中參考圖18所闡述，記憶體31具有用於沿行或垂直方向儲存mb個位元且沿列或水平方向儲存N/mb個位元之一儲存能力且由mb個行組態。當一LDPC碼之碼位元係欲沿一行方向寫入至記憶體31中且沿一列方向讀出以實施行扭轉交錯時，行扭轉交錯器24控制寫入開始位置。
特定而言，行扭轉交錯器24適合地改變其中欲針對複數個行中之每一者開始碼位元之寫入之寫入開始位置，以使得沿一列方向讀出以形成一個符號之複數個碼位元可不變為對應於在換轉檢查閥之一個任意行中所包含之1之碼位元。換言之，LDPC碼之碼位元經重新配置以使得對應於 在同位檢查矩陣之一任意單列中所包含之1之複數個碼位元可不包含於同一符號中。
圖24展示在調變方法係16QAM且上文中參考圖18所闡述之倍數b係1之情形下記憶體31之一組態之一實例。因此，用以形成一個符號之一LDPC碼之碼位元之位元數目m係4個位元，且記憶體31由四(=mb)個行組態。
行扭轉交錯器24替代圖18中所展示之解多工器25實施沿自上向下之一方向(即，沿一行方向)將一LDPC碼之碼位元寫入至沿自左側行向右之方向依次組態記憶體31之四個行中。
然後，當碼位元之寫入達到且在最右側行處結束時，行扭轉交錯器24沿一列方向以組態記憶體31之所有行之第一列開始以四個位元之一單位(即，以mb個位元之一單位)讀出該等碼位元。行扭轉交錯器24將所讀出之碼位元作為行扭轉交錯之後的一LDPC碼輸出至圖18及圖19中所展示之解多工器25之替換區段32。
然而，在每一行之頂部位置之位址(即，最上部位置)由0表示且沿行方向之位置之位址以一上升次序由整數表示之情形下，行扭轉交錯器24將最左側行之寫入開始位置設定至位址0之位置。此外，行扭轉交錯器24將第二行(即，第二最左側行)之寫入開始位置設定至位址2之位置。此外，行扭轉交錯器24將第三行之寫入開始位置設定至4且將第四行之寫入開始位置設定至位址7之位置。
在其中寫入開始位置係除位址0之位置以外的任何其他 位置之行中之每一者中，在將一碼位元寫入至最下部位置中之後，寫入物件位置返回至具有位址0之頂部位置，且然後實施寫入最多至緊接寫入開始位置之前的一位置。其後，實施寫入至下一行中，即，寫入至一右側毗鄰行中。
藉由實施如剛剛闡述之此行扭轉交錯，避免使得達成以下目的之一情形：關於其中如在DVB-T.2標準中所規定碼長度N係64,800之所有編碼率之LDPC碼，對應於連接至同一檢查節點之複數個可變節點之複數個碼位元用以形成16QAM之一個符號，即，包含於同一符號中。因此，可改良遭受抹除之一通信路徑中之解碼之效能。
圖25針對每一調變方法圖解說明行扭轉交錯必要之記憶體31之一行數目及關於具有在DVB-T.2標準中規定之64,800之碼長度N之11個編碼率之LDPC碼之寫入開始位置之位址。
在倍數b係1且舉例而言採用QPSK作為調變方法且因此一個符號之位元數目m係2個位元之情形下，根據圖25，記憶體31具有用於沿一列方向儲存2×1(=mb)個位元之兩個行且沿一行方向儲存64,800/(2×1)個位元。
然後，將來自記憶體31之兩個行之間的第一行之寫入開始位置設定至位址0之位置，且將第二行之寫入開始位置設定至位址2之位置。
注意，在使得採用圖18之第一至第三替換方法中之一者作為圖9中所展示之解多工器25之替換處理之替換方法之一情形下，倍數b係1。
在倍數b係2且舉例而言採用QPSK作為調變方法且因此一個符號之位元數目m係2個位元之情形下，根據圖25，記憶體31具有用於沿一列方向儲存2×2位元之四個行且沿一行方向儲存64,800/(2×2)個位元。
將來自記憶體31之四個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址2之位置；第三行之寫入開始位置係位址4之位置；且將第四行之寫入開始位置設定至位址7之位置。
注意，舉例而言，在使得採用圖19之第四替換方法作為圖9中所展示之解多工器25之替換處理之替換方法之一情形下，倍數b係2。
在倍數b係1且舉例而言採用16QAM作為調變方法且因此一個符號之位元數目m係四個位元之情形下，根據圖25，記憶體31具有用於沿一列方向儲存4×1位元之四個行且沿一行方向儲存64,800/(4×1)個位元。
將來自記憶體31之四個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址2之位置；第三行之寫入開始位置係位址4之位置；且將第四行之寫入開始位置設定至位址7之位置。
在倍數b係2且舉例而言採用16QAM作為調變方法且因此一個符號之位元數目m係四個位元之情形下，根據圖25，記憶體31具有用於沿一列方向儲存4×2位元之八個行且沿一行方向儲存64,800/(4×2)個位元。
將記憶體31之八個行當中之第一行之寫入開始位置設定 至位址0之位置；將第二行之寫入開始位置設定至位址0之位置；第三行之寫入開始位置係位址2之位置；將第四行之寫入開始位置設定至位址4之位置；將第五行之寫入開始位置設定至位址4之位置；將第六行之寫入開始位置設定至位址5之位置；第七行之寫入開始位置係位址7之位置；且將第八行之寫入開始位置設定至位址7之位置。
在倍數b係1且舉例而言採用64QAM作為調變方法且因此一個符號之位元數目m係六個位元之情形下，根據圖25，記憶體31具有用於沿一列方向儲存6×1位元之六個行且沿一行方向儲存64,800/(6×1)個位元。
將記憶體31之六個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址2之位置；第三行之寫入開始位置係位址5之位置；將第四行之寫入開始位置設定至位址9之位置；將第五行之寫入開始位置設定至位址10之位置；且將第六行之寫入開始位置設定至位址13之位置。
在倍數b係2且舉例而言採用64QAM作為調變方法且因此一個符號之位元數目m係六個位元之情形下，根據圖25，記憶體31具有用於沿一列方向儲存6×2位元之12個行且沿一行方向儲存64,800/(6×2)個位元。
將記憶體31之12個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址0之位置；第三行之寫入開始位置係位址2之位置；將第四行之寫入開始位置設定至位址2之位置；將第五行之寫入開 始位置設定至位址3之位置；將第六行之寫入開始位置設定至位址4之位置；將第七行之寫入開始位置設定至位址4之位置；將第八行之寫入開始位置設定至位址5之位置；第九行之寫入開始位置係位址5之位置；將第十行之寫入開始位置設定至位址7之位置；將第十一行之寫入開始位置設定至位址8之位置；且將第十二行之寫入開始位置設定至位址9之位置。
在倍數b係1且舉例而言採用256QAM作為調變方法且因此一個符號之位元數目m係八個位元之情形下，根據圖25，記憶體31具有用於沿一列方向儲存8×1位元之八個行且沿一行方向儲存64,800/(8×1)個位元。
將記憶體31之八個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址0之位置；第三行之寫入開始位置係位址2之位置；將第四行之寫入開始位置設定至位址4之位置；將第五行之寫入開始位置設定至位址4之位置；將第六行之寫入開始位置設定至位址5之位置；將第七行之寫入開始位置設定至位址7之位置；且將第八行之寫入開始位置設定至位址7之位置。
在倍數b係2且舉例而言採用256QAM作為調變方法且因此一個符號之位元數目m係八個位元之情形下，根據圖25，記憶體31具有用於沿一列方向儲存8×2位元之16個行且沿一行方向儲存64,800/(8×2)個位元。
將記憶體31之16個行當中之第一行之寫入開始位置設定 至位址0之位置；將第二行之寫入開始位置設定至位址2之位置；第三行之寫入開始位置係位址2之位置；將第四行之寫入開始位置設定至位址2之位置；將第五行之寫入開始位置設定至位址2之位置；將第六行之寫入開始位置設定至位址3之位置；將第七行之寫入開始位置設定至位址7之位置；將第八行之寫入開始位置設定至位址15之位置；第九行之寫入開始位置係位址16之位置；將第十行之寫入開始位置設定至位址20之位置；將第十一行之寫入開始位置設定至位址22之位置；將第十二行之寫入開始位置設定至位址22之位置；將第十三行之寫入開始位置設定至位址27之位置；將第十四行之寫入開始位置設定至位址27之位置；將第十五行之寫入開始位置設定至位址28之位置；且將第十六行之寫入開始位置設定至位址32之位置。
在倍數b係1且舉例而言採用1024QAM作為調變方法且因此一個符號之位元數目m係10個位元之情形下，根據圖25，記憶體31具有用於沿一列方向儲存10×1位元之10個行且沿一行方向儲存64,800/(10×1)個位元。
將記憶體31之10個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址3之位置；第三行之寫入開始位置係位址6之位置；將第四行之寫入開始位置設定至位址8之位置；將第五行之寫入開始位置設定至位址11之位置；將第六行之寫入開始位置設定至位址13之位置；將第七行之寫入開始位置設定至位址15之位置；將第八行之寫入開始位置設定至位址17之位 置；第九行之寫入開始位置係位址18之位置；且將第十行之寫入開始位置設定至位址20之位置。
在倍數b係2且舉例而言採用1024QAM作為調變方法且因此一個符號之位元數目m係10個位元之情形下，根據圖25，記憶體31具有用於沿一列方向儲存10×2位元之20個行且沿一行方向儲存64,800/(10×2)個位元。
將記憶體31之20個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址1之位置；第三行之寫入開始位置係位址3之位置；將第四行之寫入開始位置設定至位址4之位置；將第五行之寫入開始位置設定至位址5之位置；將第六行之寫入開始位置設定至位址6之位置；將第七行之寫入開始位置設定至位址6之位置；將第八行之寫入開始位置設定至位址9之位置；第九行之寫入開始位置係位址13之位置；將第十行之寫入開始位置設定至位址14之位置；將第十一行之寫入開始位置設定至位址14之位置；將第十二行之寫入開始位置設定至位址16之位置；將第十三行之寫入開始位置設定至位址21之位置；將第十四行之寫入開始位置設定至位址21之位置；將第十五行之寫入開始位置設定至位址23之位置；將第十六行之寫入開始位置設定至位址25之位置；將第十七行之寫入開始位置設定至位址25之位置；將第十八行之寫入開始位置設定至位址26之位置；第十九行之寫入開始位置係位址28之位置；且將第二十行之寫入開始位置設定至位址30之位置。
在倍數b係1且舉例而言採用4096QAM作為調變方法且因此一個符號之位元數目m係12個位元之情形下，根據圖25，記憶體31具有用於沿一列方向儲存12×1位元之12個行且沿一行方向儲存64,800/(12×1)個位元。
將記憶體31之12個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址0之位置；第三行之寫入開始位置係位址2之位置；將第四行之寫入開始位置設定至位址2之位置；將第五行之寫入開始位置設定至位址3之位置；將第六行之寫入開始位置設定至位址4之位置；將第七行之寫入開始位置設定至位址4之位置；將第八行之寫入開始位置設定至位址5之位置；第九行之寫入開始位置係位址5之位置；將第十行之寫入開始位置設定至位址7之位置；將第十一行之寫入開始位置設定至位址8之位置；且將第十二行之寫入開始位置設定至位址9之位置。
在倍數b係2且舉例而言採用4096QAM作為調變方法且因此一個符號之位元數目m係12個位元之情形下，根據圖25，記憶體31具有用於沿一列方向儲存12×2位元之24個行且沿一行方向儲存64,800/(12×2)個位元。
將記憶體31之16個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址5之位置；第三行之寫入開始位置係位址8之位置；將第四行之寫入開始位置設定至位址8之位置；將第五行之寫入開始位置設定至位址8之位置；將第六行之寫入開始位置設 定至位址8之位置；將第七行之寫入開始位置設定至位址10之位置；將第八行之寫入開始位置設定至位址10之位置；第九行之寫入開始位置係位址10之位置；將第十行之寫入開始位置設定至位址12之位置；將第十一行之寫入開始位置設定至位址13之位置；將第十二行之寫入開始位置設定至位址16之位置；將第十三行之寫入開始位置設定至位址17之位置；將第十四行之寫入開始位置設定至位址19之位置；將第十五行之寫入開始位置設定至位址21之位置；將第十六行之寫入開始位置設定至位址22之位置；將第十七行之寫入開始位置設定至位址23之位置；將第十八行之寫入開始位置設定至位址26之位置；第十九行之寫入開始位置係位址37之位置；將第二十行之寫入開始位置設定至位址39之位置；將第21行之寫入開始位置設定至位址40之位置；將第22行之寫入開始位置設定至位址41之位置；第23行之寫入開始位置係位址41之位置；且將第24行之寫入開始位置設定至位址41之位置。
圖26針對每一調變方法圖解說明行扭轉交錯必要之記憶體31之一行數目及關於具有在DVB-T.2標準中規定之16,200之碼長度N之10個編碼率之LDPC碼之寫入開始位置之位址。
在倍數b係1且舉例而言採用QPSK作為調變方法且因此一個符號之位元數目m係2個位元之情形下，根據圖26，記憶體31具有用於沿一列方向儲存2×1位元之兩個行且沿一行方向儲存16,200/(2×1)個位元。
然後，將來自記憶體31之兩個行之間的第一行之寫入開始位置設定至位址0之位置，且將第二行之寫入開始位置設定至位址0之位置。
在倍數b係2且舉例而言採用QPSK作為調變方法且因此一個符號之位元數目m係2個位元之情形下，根據圖26，記憶體31具有用於沿一列方向儲存2×2位元之四個行且沿一行方向儲存16,200/(2×2)個位元。
將來自記憶體31之四個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址2之位置；第三行之寫入開始位置係位址3之位置；且將第四行之寫入開始位置設定至位址3之位置。
在倍數b係1且舉例而言採用16QAM作為調變方法且因此一個符號之位元數目m係四個位元之情形下，根據圖26，記憶體31具有用於沿一列方向儲存4×1位元之四個行且沿一行方向儲存16,200/(4×1)個位元。
將來自記憶體31之四個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址2之位置；第三行之寫入開始位置係位址3之位置；且將第四行之寫入開始位置設定至位址3之位置。
在倍數b係2且舉例而言採用16QAM作為調變方法且因此一個符號之位元數目m係四個位元之情形下，根據圖26，記憶體31具有用於沿一列方向儲存4×2個位元之八個行且沿一行方向儲存16,200/(4×2)個位元。
將記憶體31之八個行當中之第一行之寫入開始位置設定 至位址0之位置；將第二行之寫入開始位置設定至位址0之位置；第三行之寫入開始位置係位址0之位置；將第四行之寫入開始位置設定至位址1之位置；將第五行之寫入開始位置設定至位址7之位置；將第六行之寫入開始位置設定至位址20之位置；第七行之寫入開始位置係位址20之位置；且將第八行之寫入開始位置設定至位址21之位置。
在倍數b係1且舉例而言採用64QAM作為調變方法且因此一個符號之位元數目m係六個位元之情形下，根據圖26，記憶體31具有用於沿一列方向儲存6×1位元之六個行且沿一行方向儲存16,200/(6×1)個位元。
將記憶體31之六個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址0之位置；第三行之寫入開始位置係位址2之位置；將第四行之寫入開始位置設定至位址3之位置；將第五行之寫入開始位置設定至位址7之位置；且將第六行之寫入開始位置設定至位址7之位置。
在倍數b係2且舉例而言採用64QAM作為調變方法且因此一個符號之位元數目m係六個位元之情形下，根據圖26，記憶體31具有用於沿一列方向儲存6×2位元之12個行且沿一行方向儲存16,200/(6×2)個位元。
將記憶體31之12個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址0之位置；第三行之寫入開始位置係位址0之位置；將第四行之寫入開始位置設定至位址2之位置；將第五行之寫入開 始位置設定至位址2之位置；將第六行之寫入開始位置設定至位址2之位置；將第七行之寫入開始位置設定至位址3之位置；將第八行之寫入開始位置設定至位址3之位置；第九行之寫入開始位置係位址3之位置；將第十行之寫入開始位置設定至位址6之位置；將第十一行之寫入開始位置設定至位址7之位置；且將第十二行之寫入開始位置設定至位址7之位置。
在倍數b係1且舉例而言採用256QAM作為調變方法且因此一個符號之位元數目m係八個位元之情形下，根據圖26，記憶體31具有用於沿一列方向儲存8×1位元之八個行且沿一行方向儲存16,200/(8×1)個位元。
將記憶體31之八個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址0之位置；第三行之寫入開始位置係位址0之位置；將第四行之寫入開始位置設定至位址1之位置；將第五行之寫入開始位置設定至位址7之位置；將第六行之寫入開始位置設定至位址20之位置；將第七行之寫入開始位置設定至位址20之位置；且將第八行之寫入開始位置設定至位址21之位置。
在倍數b係1且舉例而言採用1024QAM作為調變方法且因此一個符號之位元數目m係10個位元之情形下，根據圖26，記憶體31具有用於沿一列方向儲存10×1位元之10個行且沿一行方向儲存16,200/(10×1)個位元。
將記憶體31之10個行當中之第一行之寫入開始位置設定 至位址0之位置；將第二行之寫入開始位置設定至位址1之位置；第三行之寫入開始位置係位址2之位置；將第四行之寫入開始位置設定至位址2之位置；將第五行之寫入開始位置設定至位址3之位置；將第六行之寫入開始位置設定至位址3之位置；將第七行之寫入開始位置設定至位址4之位置；將第八行之寫入開始位置設定至位址4之位置；第九行之寫入開始位置係位址5之位置；且將第十行之寫入開始位置設定至位址7之位置。
在倍數b係2且舉例而言採用1024QAM作為調變方法且因此一個符號之位元數目m係10個位元之情形下，根據圖26，記憶體31具有用於沿一列方向儲存10×2位元之20個行且沿一行方向儲存16,200/(10×2)個位元。
將記憶體31之20個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址0之位置；第三行之寫入開始位置係位址0之位置；將第四行之寫入開始位置設定至位址2之位置；將第五行之寫入開始位置設定至位址2之位置；將第六行之寫入開始位置設定至位址2之位置；將第七行之寫入開始位置設定至位址2之位置；將第八行之寫入開始位置設定至位址2之位置；第九行之寫入開始位置係位址5之位置；將第十行之寫入開始位置設定至位址5之位置；將第十一行之寫入開始位置設定至位址5之位置；將第十二行之寫入開始位置設定至位址5之位置；將第十三行之寫入開始位置設定至位址5之位置；將第十四行之寫入開始位置設定至位址7之位 置；將第十五行之寫入開始位置設定至位址7之位置；將第十六行之寫入開始位置設定至位址7之位置；將第十七行之寫入開始位置設定至位址7之位置；將第十八行之寫入開始位置設定至位址8之位置；第十九行之寫入開始位置係位址8之位置；且將第二十行之寫入開始位置設定至位址10之位置。
在倍數b係1且舉例而言採用4096QAM作為調變方法且因此一個符號之位元數目m係12個位元之情形下，根據圖26，記憶體31具有用於沿一列方向儲存12×1位元之12個行且沿一行方向儲存16,200/(12×1)個位元。
將記憶體31之12個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址0之位置；第三行之寫入開始位置係位址0之位置；將第四行之寫入開始位置設定至位址2之位置；將第五行之寫入開始位置設定至位址2之位置；將第六行之寫入開始位置設定至位址2之位置；將第七行之寫入開始位置設定至位址3之位置；將第八行之寫入開始位置設定至位址3之位置；第九行之寫入開始位置係位址3之位置；將第十行之寫入開始位置設定至位址6之位置；將第十一行之寫入開始位置設定至位址7之位置；且將第十二行之寫入開始位置設定至位址7之位置。
在倍數b係2且舉例而言採用4096QAM作為調變方法且因此一個符號之位元數目m係12個位元之情形下，根據圖26，記憶體31具有用於沿一列方向儲存12×2位元之24個行 且沿一行方向儲存16,200/(12×2)個位元。
將記憶體31之24個行當中之第一行之寫入開始位置設定至位址0之位置；將第二行之寫入開始位置設定至位址0之位置；第三行之寫入開始位置係位址0之位置；將第四行之寫入開始位置設定至位址0之位置；將第五行之寫入開始位置設定至位址0之位置；將第六行之寫入開始位置設定至位址0之位置；將第七行之寫入開始位置設定至位址0之位置；將第八行之寫入開始位置設定至位址1之位置；第九行之寫入開始位置係位址1之位置；將第十行之寫入開始位置設定至位址1之位置；將第十一行之寫入開始位置設定至位址2之位置；將第十二行之寫入開始位置設定至位址2之位置；將第十三行之寫入開始位置設定至位址2之位置；將第十四行之寫入開始位置設定至位址3之位置；將第十五行之寫入開始位置設定至位址7之位置；將第十六行之寫入開始位置設定至位址9之位置；將第十七行之寫入開始位置設定至位址9之位置；將第十八行之寫入開始位置設定至位址9之位置；第十九行之寫入開始位置係位址10之位置；將第二十行之寫入開始位置設定至位址10之位置；將第21行之寫入開始位置設定至位址10之位置；將第22行之寫入開始位置設定至位址10之位置；第23行之寫入開始位置係位址10之位置；且將第24行之寫入開始位置設定至位址11之位置。
圖27圖解說明由圖8中所展示之LDPC編碼器115、位元交錯器116及QAM編碼器117執行之一處理。
參考圖27，LDPC編碼器115等待將LDPC物件資料自BCH編碼器114供應至其，且在步驟S101處，將所接收之LDPC物件資料編碼成一LDPC碼且將該LDPC碼供應至位元交錯器116。其後，該處理進行至步驟S102。
在步驟S102處，位元交錯器116實施來自LDPC編碼器115之LDPC碼之位元交錯、符號化該位元交錯之後的LDPC碼且將一所得符號供應至QAM編碼器117。其後，該處理進行至步驟S103。
更特定而言，在步驟S102處，在圖9中所展示之位元交錯器116中，同位交錯器23實施來自LDPC編碼器115之LDPC碼之同位交錯且將該同位交錯之後的LDPC碼供應至行扭轉交錯器24。
行扭轉交錯器24實施來自同位交錯器23之LDPC碼之行扭轉交錯且將一所得LDPC碼供應至解多工器25。
解多工器25實施替換藉由行扭轉交錯器24之行扭轉交錯之後的LDPC碼之碼位元之一替換處理以獲得一符號之符號位元，即，表示一符號之位元。
解多工器25之替換處理可係根據上文中參考圖18及圖19所闡述之第一至第四替換方法實施且亦可係根據一分配規則實施。該分配規則係用於將一LDPC碼之碼位元分配至表示一符號之符號位元之一規則，且下文中闡述該分配規則之細節。
將藉由解多工器25之替換處理獲得之符號自解多工器25供應至QAM編碼器117。
在步驟S103處，QAM編碼器117將符號自解多工器25映射至根據用於由QAM編碼器117實施以實施符號之正交調變之正交調變之一調變方法判定之一信號點，且將所得資料供應至時間交錯器118。
藉由以如上文所闡述之此一方式實施同位交錯及行扭轉交錯，可改良在其中LDPC碼之複數個碼位元欲作為一個符號傳輸之情形下對抹除或一叢發錯誤之抵抗性質。
儘管為方便說明起見，圖9中展示同位交錯器23(其係用於實施同位交錯之一區塊)及行扭轉交錯器24(其係用於實施行扭轉交錯之一區塊)係彼此單獨組態，但同位交錯器23及行扭轉交錯器24可以其他方式整體地組態為一單個區塊。
特定而言，同位交錯及行扭轉交錯中之兩者可係藉由將碼位元寫入至一記憶體中及自一記憶體讀出碼位元來實施且可由用於將欲將一碼位元寫入至其中之一位址(即，一寫入位址)轉換成欲自其讀出該碼位元之一位址(即，轉換成一讀取位址)之一矩陣表示。
因此，若預先判定藉由使表示同位交錯之一矩陣與表示行扭轉交錯之另一矩陣相乘而獲得之一矩陣，則藉由使用該矩陣轉換碼位元，可獲得針對一LDPC碼實施同位交錯且然後針對該同位交錯之後的LDPC碼實施行扭轉交錯時之一結果。
解多工器25亦可與同位交錯器23及行扭轉交錯器24整體地組態。
特定而言，由解多工器25實施之替換處理亦可由用於將儲存一LDPC碼之記憶體31之一寫入位址轉轉成一讀取位址之一矩陣表示。
因此，若預先判定藉由使表示同位交錯之一矩陣、表示行扭轉交錯之另一矩陣與表示一替換處理之又一矩陣相乘而獲得之一矩陣，則可共同地實施同位交錯、行扭轉交錯及替換處理。
注意，亦可僅實施同位交錯及行扭轉交錯中之一者或不實施其中之任一者。
現在，參考圖28至圖30闡述用於量測關於圖8中所展示之傳輸裝置11實施之一錯誤率(即，一位元錯誤率)之一模擬。
採用包含一顫動(其D/U係0 dB)之一通信路徑來實施該模擬。
圖28展示在模擬中採用之通信路徑之一模型。
特定而言，圖28之A展示在模擬中採用之顫動之一模型。
同時，圖28之B展示包含由圖28之A之模型表示之顫動之一通信路徑之一模型。
注意，在圖28之B中，參考符號H表示圖28之A之顫動之模型。此外，在圖28之B中，參考符號N表示ICI(載波間干擾)，且在該模擬中，以AWGN約計功率之一所預期值E[N2 ]。
圖29及圖30圖解說明藉由模擬獲得之顫動之錯誤率與都 蔔勒頻率fd 之間的關係。
注意，圖29圖解說明在編碼率r係3/4且替換方法係第一替換方法時顫動之錯誤率與都蔔勒頻率fd 之間的一關係。同時，圖30圖解說明在編碼率r係5/6且替換方法係第一替換方法時顫動之錯誤率與都蔔勒頻率fd 之間的一關係。
此外，在圖29及圖30中，一粗線指示在實施同位交錯、行扭轉交錯及替換處理中之全部時錯誤率與都蔔勒頻率fd 之間的關係，而一細線指示在僅實施來自同位交錯、行扭轉交錯及替換處理當中之替換處理時錯誤率與都蔔勒頻率fd 之間的關係。
自圖29及圖30中之兩者，可認識到，在其中實施同位交錯、行扭轉交錯及替換處理中之全部之情形下，錯誤率得到改良，即，與其中僅實施替換處理之替代情形相比減小。
圖31展示圖8中所展示之LDPC編碼器115之一組態之一實例。
注意，亦類似地組態圖8中所展示之LDPC編碼器122。
如上文中參考圖12及圖13所闡述，在DVB-T.2標準中，規定64,800位元及16,200位元之兩個不同碼長度N之LDPC碼。
對於其中碼長度N係64,800位元之LDPC碼，規定1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9及9/10之11個編碼率，對於其中碼長度N係16,200位元之LDPC碼，規定1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6及8/9之10 個不同編碼率，如上文中參考圖12及圖13所闡述。
舉例而言，LDPC編碼器115可根據針對個別碼長度N及編碼率製備之同位檢查矩陣H中之一適合者藉由具有64,800位元或16,200位元之碼長度N之不同編碼率之此等LDPC碼來實施編碼，即，錯誤校正編碼。
LDPC編碼器115由一編碼處理單元601及一儲存區段602組態。
編碼處理單元601包含一編碼率設定區段611、一初始值表讀出區段612、一同位檢查矩陣產生區段613、一資訊位元讀出區段614、一編碼同位算術運算區段615及一控制區段616。編碼處理單元601實施自LDPC編碼器115供應至其之LDPC物件資料之LDPC編碼且將藉由LDPC編碼獲得之一LDPC碼供應至圖9中所展示之位元交錯器116。
特定而言，編碼率設定區段611回應於一操作者之一操作或諸如此類而設定一LDPC碼之一碼長度N及一編碼率，舉例而言。
初始值表讀出區段612自儲存區段602讀出下文中所闡述之對應於由編碼率設定區段611設定之碼長度N及編碼率之一同位檢查矩陣初始值表。
同位檢查矩陣產生區段613基於由編碼率設定區段611設定之碼長度N及編碼率(即，基於由初始值表讀出區段612沿行方向以每360個行(循環結構之單位行數目P)之一週期讀出之同位檢查矩陣初始值表)將元素1之彼等元素放置成對應於一資訊長度K(=碼長度N-同位長度M)之一資訊矩陣 HA 以產生一同位檢查矩陣H。然後，同位檢查矩陣產生區段613將同位檢查矩陣H儲存至儲存區段602中。
資訊位元讀出區段614自LDPC物件資料讀出或擷取資訊長度K之資訊位元，該LDPC物件資料係自LDPC編碼器115供應至其。
編碼同位算術運算區段615自儲存區段602讀出由同位檢查矩陣產生區段613產生之同位檢查矩陣H且根據一預定表達式計算對應於由資訊位元讀出區段614讀出之資訊位元之同位位元以產生一碼字，即，一LDPC碼。
控制區段616控制組態編碼處理單元601之區塊。
在儲存區段602中，關於諸如64,800位元及16,200位元等碼長度N中之每一者，儲存個別地對應於圖12及圖13中所圖解說明之複數個編碼率等之複數個同位檢查矩陣初始值表等。此外，儲存區段602臨時儲存編碼處理單元601之處理必要之資料。
圖32圖解說明圖31中所展示之LDPC編碼器115之處理。
參考圖31，在步驟S201處，編碼率設定區段611判定或設定欲以其實施LDPC編碼之一碼長度N及一編碼率r。
在步驟S202處，初始值表讀出區段612自儲存區段602讀出對應於由編碼率設定區段611判定之碼長度N及編碼率r之一預定同位檢查矩陣初始值表。
在步驟S203處，同位檢查矩陣產生區段613使用由初始值表讀出區段612自儲存區段602讀出之同位檢查矩陣初始值表來判定或產生具有由編碼率設定區段611判定之碼長 度N及編碼率r之LDPC碼之一同位檢查矩陣H且將該同位檢查矩陣H供應至儲存區段602並儲存至儲存區段602中。
在步驟S204中，資訊位元讀出區段614自LDPC物件資料讀出對應於與由編碼率設定區段611判定之碼長度N及編碼率r之一資訊長度K(=N×r)之資訊位元，該LDPC物件資料係自LDPC編碼器115供應至其。此外，資訊位元讀出區段614自儲存區段602讀出由同位檢查矩陣產生區段613判定之同位檢查矩陣H且將同位檢查矩陣H供應至編碼同位算術運算區段615。
在步驟S205處，編碼同位算術運算區段615連續以算術方式運算滿足以下表達式(8)之一碼字c之同位位元：HcT =0 (8)其中c係作為碼字或LDPC碼之一列向量，且cT 係列向量c之一反相。
此處，若來自作為一LDPC碼或一個碼字之列向量c內之資訊位元之部分由一列向量A表示且同位位元之部分由一列向量T表示，則列向量c可使用作為資訊位元之列向量A及作為同位位元之列向量T而表示為一表達式c=[A|T]。
同位檢查矩陣H及列向量c=[A|T]作為一LDPC碼必須滿足表達式HcT =0。在其中同位檢查矩陣H=[HA |HT ]之同位矩陣HT 具有如上文中參考圖11所闡述之此一階梯結構之情形下，可藉由以表達式HcT =0中之行向量HcT 之第一列之元素開始依次設定列之元素來順序地判定作為組態滿足表達式HcT =0之列向量c=[A|T]之同位位元之列向量T。
編碼同位算術運算區段615判定關於資訊位元A之同位位元T且輸出使用資訊位元A及作為資訊位元A之一LDPC編碼結果之同位位元T表示之一碼字c=[A|T]。
其後，在步驟S206處，控制區段616決定是否欲結束LDPC編碼。若在步驟S206處決定不結束LDPC編碼，或換言之，舉例而言若欲進行LDPC編碼之LDPC物件資料仍存在，則該處理返回至步驟S201。因此，重複步驟S201至S206處之處理。
另一方面，若在步驟S206處決定欲結束LDPC編碼，即，舉例而言若欲進行LDPC編碼之LDPC物件資料不存在，則LDPC編碼器115結束該處理。
以此方式，製備對應每一碼長度N及每一編碼率r之一同位檢查矩陣初始值表，且LDPC編碼器115使用由一預定碼長度N及一預定編碼率r產生之一同位檢查矩陣H來實施該預定碼長度N及該預定編碼率r之LDPC碼之編碼。
該同位檢查矩陣初始值表係表示圖10中所展示之資訊矩陣HA 之彼等元素1中之每一者之位置之一表，資訊矩陣HA 對應於根據每360個行(即，循環結構之每一單位行數目P)之同位檢查矩陣H之一LDPC碼(其係由同位檢查矩陣H定義之一LDPC碼)之一碼長度N及一編碼率r之一資訊長度K。針對每一碼長度N及每一編碼率r之同位檢查矩陣H，預先產生如剛剛闡述之此一同位檢查矩陣初始值表。
圖33至圖77圖解說明同位檢查矩陣初始值表之實例。
特定而言，圖33圖解說明用於其中碼長度N係16,200位 元且編碼率r係1/4(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
圖34圖解說明用於其中碼長度N係16,200位元且編碼率r係1/3(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
圖35圖解說明用於其中碼長度N係16,200位元且編碼率r係2/5(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
圖36圖解說明用於其中碼長度N係16,200位元且編碼率r係1/2(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
圖37圖解說明用於其中碼長度N係16,200位元且編碼率r係3/5(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
圖38圖解說明用於其中碼長度N係16,200位元且編碼率r係2/3(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
圖39圖解說明用於其中碼長度N係16,200位元且編碼率r係3/4(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
圖40圖解說明用於其中碼長度N係16,200位元且編碼率r係4/5(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
圖41圖解說明用於其中碼長度N係16,200位元且編碼率r 係5/6(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
圖42圖解說明用於其中碼長度N係16,200位元且編碼率r係8/9(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
圖43及圖44圖解說明用於其中碼長度N係64,800位元且編碼率r係1/4(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
注意，圖44圖解說明接續圖43中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分。
圖45及圖46圖解說明用於其中碼長度N係64,800位元且編碼率r係1/3(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
注意，圖46圖解說明接續圖45中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分。
圖47及圖48圖解說明用於其中碼長度N係64,800位元且編碼率r係2/5(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
注意，圖48圖解說明接續圖47中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分。
圖49至圖51圖解說明用於其中碼長度N係64,800位元且編碼率r係1/2(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
注意，圖50圖解說明接續圖49中所圖解說明之彼部分之 同位檢查矩陣初始值表之一部分，且圖51圖解說明接續圖50中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分。
圖52至圖54圖解說明用於其中碼長度N係64,800位元且編碼率r係3/5(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
注意，圖53圖解說明接續圖52中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分，且圖54圖解說明接續圖53中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分。
圖55至圖57圖解說明用於其中碼長度N係64,800位元且編碼率r係2/3(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
注意，圖56圖解說明接續圖55中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分，且圖57圖解說明接續圖56中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分。
圖58至圖61圖解說明用於其中碼長度N係64,800位元且編碼率r係3/4(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
注意，圖59圖解說明接續圖58中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分，圖60圖解說明接續圖59中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分且圖61圖解說明接續圖60中所圖解說明之彼部分之同位檢 查矩陣初始值表之一部分。
圖62至圖65圖解說明用於其中碼長度N係64,800位元且編碼率r係4/5(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
注意，圖63圖解說明接續圖62中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分，圖64圖解說明接續圖63中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分且圖65圖解說明接續圖64中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分。
圖66至圖69圖解說明用於其中碼長度N係64,800位元且編碼率r係5/6(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
注意，圖67圖解說明接續圖66中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分，圖68圖解說明接續圖67中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分且圖69圖解說明接續圖68中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分。
圖70至圖73圖解說明用於其中碼長度N係64,800位元且編碼率r係8/9(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
注意，圖71圖解說明接續圖70中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分，圖72圖解說明接續圖71中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分且圖73圖解說明接續圖72中所圖解說明之彼部分之同位檢 查矩陣初始值表之一部分。
圖74至圖77圖解說明用於其中碼長度N係64,800位元且編碼率r係9/10(在DVB-T.2標準中規定)之一同位檢查矩陣H之一同位檢查矩陣初始值表。
注意，圖75圖解說明接續圖74中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分，圖76圖解說明接續圖75中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分且圖77圖解說明接續圖76中所圖解說明之彼部分之同位檢查矩陣初始值表之一部分。
圖31中所展示之同位檢查矩陣產生區段613使用一同位檢查矩陣初始值表來以如下方式判定一同位檢查矩陣H。
特定而言，圖78圖解說明使用一同位檢查矩陣初始值表判定一同位檢查矩陣H之一方法。
注意，圖78中所圖解說明之同位檢查矩陣初始值表係用於其中碼長度N係16,200位元且編碼率r係2/3(在圖38中圖解說明且在DVB-T.2標準中規定)之一同位檢查矩陣H之同位檢查矩陣初始值表。
該同位檢查矩陣初始值表係表示圖10中所展示之資訊矩陣HA 之彼等元素1中之每一者之位置，資訊矩陣HA 對應於根據每360個行(即，如上文所闡述之循環結構之每一單位行數目P)之一LDPC碼之一碼長度N及一編碼率r之一資訊長度K。在同位檢查矩陣初始值表之第i列中，將同位檢查矩陣H之第1+360×(i-1)行中之若干列編號(即，藉以同位檢查矩陣H之第一列中之列編號係零之列編號)之彼等元素1 並置。列編號之數目等於第1+360×(i-1)行具有之行權數之數目。
此處，由於決定對應於同位長度M之同位檢查矩陣H之在圖10中所展示之同位矩陣HT ，因此關於同位檢查矩陣初始值表，判定對應於資訊長度K之同位檢查矩陣H之在圖10中所展示之資訊矩陣HA 。
同位檢查矩陣初始值表之列編號k+1取決於資訊長度K。
同位檢查矩陣初始值表之資訊長度K及列編號k+1滿足下文給出之表達式(9)之一關係：K=(k+1)×360………(9)其中360係上文中參考圖22所闡述之循環結構之單位行數目P。
在圖78中所圖解說明之同位檢查矩陣初始值表中，將13個數值並置於第一至第三列中，且將三個數值並置於第四至第k+1列中(在圖78中，並置於第四至第30列中)。
因此，自圖78中所圖解說明之同位檢查矩陣初始值表判定之同位檢查矩陣H之行權數在第一至第1+360×(3-1)-1列中係13且自第1+360×(301)至第K列係3。
圖78中所圖解說明之同位檢查矩陣初始值表之第一列包含0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620、2622。此指示列編號為0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620、2622之元素在同位檢查矩陣H之第一 列中係1且其他元素係0。
同時，同位檢查矩陣初始值表之第二列包含1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358、3108。此指示，在第361行中，即，在第1+360×(2-1)列中，列編號為1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358、3108之元素係1。
如上文所闡述，同位檢查矩陣初始值表呈現每360個行之同位檢查矩陣H之資訊矩陣HA 之元素1之位置。
除第1+360×(i-1)列以外(即，在第2+360×(i-1)至第360×i列中)，在同位檢查矩陣H之行中，元素1對應於藉由根據同位長度M沿向下方向(即，沿一行之下降方向)循環移位第1+360×(i-1)列中之元素1(其取決於同位檢查矩陣初始值表)獲得之彼等。
特定而言，舉例而言第2+360×(i-1)列等效於沿向下方向循環移位M/360(=q)之第1+360×(i-1)列。下一第3+360×(i-1)列等效於沿向下方向循環移位2×M/360(=2×q)之第1+360×(i-1)列或等效於沿向下方向循環移位M/360(=q)之第2+360×(i-1)列。
現在，若同位檢查矩陣初始值表之自左側第j行中自上側第i列中之數值表示為hi,j 且同位檢查矩陣H之第w行中之第j元素1之列編號表示為Hw-j ，則可根據以下表達式(10)判定第w行(其並非同位檢查矩陣H之第1+360×(i-1)行)中之一元素1之列編號Hw-j ： Hw-j =mod{hi,j +mod((w-1),P)×q,M}………(10)其中mod(x,y)意指當x除以y時之餘數。
同時，P係上文中所闡述之循環結構之單位行數目且係(舉例而言，在DVB-T.2標準中)360，如上文中所闡述。此外，q係藉由使同位長度M除以循環結構之單位行數目P(其係360)獲得之一值M/360。
圖31中所展示之同位檢查矩陣產生區段613基於同位檢查矩陣初始值表指定同位檢查矩陣H之第1+360×(i-1)行中之元素1之列編號。
此外，圖31中所展示之同位檢查矩陣產生區段613根據上文給出之表達式(10)判定第w行(其不同於同位檢查矩陣H之第1+360×(i-1)列)中之元素1之列編號Hw-j 。然後，同位檢查矩陣產生區段613產生其中以此方式獲得之列編號之元素具有值1之一同位檢查矩陣H。
附帶地，若可實施可攜式終端機之數位廣播而盡可能地不改變遵照DVB-T.2(其係用於固定終端機之數位廣播之一標準)之一傳輸裝置及一接收裝置之規格，則此在成本方面係有利的。
因此，自其中碼長度N係DVB-T.2之64千位元及16千位元之LDPC碼中間，圖7中所展示之傳輸裝置11採用16千位元之較小碼長度N之LDPC碼，其中可使得LDPC碼之解碼中之處理必要之一記憶體之記憶體容量及延遲相對小。因此，傳輸裝置11可實施可攜式終端機之數位廣播。
然而，在可攜式終端機之數位廣播中，為減小諸如圖7 中所展示之接收裝置12(其一可攜式終端機中)中之一LDPC碼之解碼之一處理中所需之負載，舉例而言，有時限制LDPC碼之解碼之重複時間量(即，重複解碼時間量C)。因此，圖7中所展示之通信路徑13之對一錯誤之抵抗性質可能劣化。
因此，在可攜式終端機之數位廣播中，期望採取一措施來改良對一錯誤之抵抗性質。
作為用於改良對一錯誤之抵抗性質之一措施，舉例而言，可利用一種採用涉及相對小數目個信號點之一調變方法之方法(諸如，舉例而言16QAM或64QAM)。
作為用於改良對一錯誤之抵抗性質之另一措施，可利用(舉例而言)由圖9中所展示之解多工器25實施之一替換處理。
在該替換處理中，作為用於替換一LDPC碼之碼位元之一替換方法，舉例而言，可利用上文中所闡述之第一至第四替換替換方法及由DVB-T.2標準規定之替換方法。然而，在可攜式終端機之數位廣播中，期望採用進一步改良對一錯誤之抵抗性質之一方法之一替換處理。
因此，圖9中所展示之解多工器25經組態以使得其可實施根據如上文中參考圖27所闡述之一分配規則之一替換處理。
儘管下文闡述根據一分配規則之替換處理，但在此替換之前闡述已提出之一替換方法之一替換處理。注意，已提出之替換方法在下文中亦稱為當前方法。
參考圖79及圖80闡述在其中其係由解多工器25根據當前方法實施之情形下之一替換處理。
圖79圖解說明在其中LDPC碼具有64,800位元之一碼長度N及3/5之一編碼率之情形下當前方法之替換處理之一實例。
特定而言，圖79之A圖解說明在其中LDPC碼具有64,800位元之一碼長度N及3/5之一編碼率且調變方法係16QAM且倍數b係2之情形下當前方法之替換處理之一實例。
在其中調變方法係16QAM之情形下，將四(=m)個碼位元作為一個符號映射至由16QAM規定之16個信號點中之一者。
此外，在其中碼長度N係64,800位元且倍數b係2之情形下，圖18及圖19中所展示之解多工器25之記憶體31具有用於沿一列方向儲存4×2(=mb)個位元之八個行且沿一行方向儲存64,800/(4×2)個位元。
在解多工器25中，當沿記憶體31之一行方向寫入一LDPC碼之碼位元且組態一個碼字之64,800碼位元之寫入結束時，寫入於記憶體31中之碼位元係沿一列方向以4×2(=mb)個位元之一單位讀出且供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之4×2(=mb)個碼位元b0 、b1 、b2 、b3 、b4 、b5 、b6 、b7 以使得將4×2(=mb)個碼位元b0 至b7 分配至連續兩(=b)個符號之4×2(=mb)個符號位元y0 、y1 、y2 、y3 、y4 、y5 、y6 、y7 ，舉例而言，如圖79之A 中所看到。
特定而言，替換區段32實施以下替換：將碼位元b0 分配至符號位元y7 ；將碼位元b1 分配至符號位元y1 ；將碼位元b2 分配至符號位元y4 ；將碼位元b3 分配至符號位元y2 ；將碼位元b4 分配至符號位元y5 ；將碼位元b5 分配至符號位元y3 ；將碼位元b6 分配至符號位元y6 ；且將碼位元b7 分配至符號位元y0 。
圖79之B圖解說明在其中LDPC碼具有64,800位元之一碼長度N及3/5之一編碼率且調變方法係64QAM且倍數b係2之情形下當前方法之替換處理之一實例。
在其中調變方法係64QAM之情形下，將六(=m)個碼位元作為一個符號映射至由64QAM規定之64個信號點中之一者。
此外，在其中碼長度N係64,800位元且倍數b係2之情形下，圖18及圖19中所展示之解多工器25之記憶體31具有用於沿一列方向儲存6×2(=mb)個位元之12個行且沿一行方向儲存64,800/(6×2)個位元。
在解多工器25中，當沿記憶體31之一行方向寫入一LDPC碼之碼位元且組態一個碼字之64,800碼位元之寫入結束時，寫入於記憶體31中之碼位元係沿一列方向以6×2(=mb)個位元之一單位讀出且供應至圖18及圖19中所展 示之替換區段32。
替換區段32替換自記憶體31讀出之6×2(=mb)個碼位元b0 、b1 、b2 、b3 、b4 、b5 、b6 、b7 、b8 、b9 、b10 、b11 以使得將6×2(=mb)個碼位元b0 至b11 分配至連續兩(=b)個符號之6×2(=mb)個符號位元y0 、y1 、y2 、y3 、y4 、y5 、y6 、y7 、y8 、y9 、y10 、y11 ，舉例而言，如圖79之B中所看到。
特定而言，替換區段32實施以下替換：將碼位元b0 分配至符號位元y11 ；將碼位元b1 分配至符號位元y7 ；將碼位元b2 分配至符號位元y3 ；將碼位元b3 分配至符號位元y10 ；將碼位元b4 分配至符號位元y6 ；將碼位元b5 分配至符號位元y2 ；將碼位元b6 分配至符號位元y9 ；將碼位元b7 分配至符號位元y5 ；將碼位元b8 分配至符號位元y1 ；將碼位元b9 分配至符號位元y8 ；將碼位元b10 分配至符號位元y4 ；且將碼位元b11 分配至符號位元y0 。
圖79之C圖解說明在其中LDPC碼具有64,800位元之一碼長度N及3/5之一編碼率且調變方法係256QAM且倍數b係2之情形下當前方法之替換之一實例。
在其中調變方法係256QAM之情形下，將八(=m)個碼位元作為一個符號映射至由256QAM規定之256個信號點中之 一者。
此外，在其中碼長度N係64,800位元且倍數b係2之情形下，圖18及圖19中所展示之解多工器25之記憶體31具有用於沿一列方向儲存8×2(=mb)個位元之16個行且沿一行方向儲存64,800/(8×2)個位元。
在解多工器25中，當沿記憶體31之一行方向寫入一LDPC碼之碼位元且組態一個碼字之64,800碼位元之寫入結束時，寫入於記憶體31中之碼位元係沿一列方向以8×2(=mb)個位元之一單位讀出且供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之8×2(=mb)個碼位元b0 、b1 、b2 、b3 、b4 、b5 、b6 、b7 、b8 、b9 、b10 、b11 、b12 、b13 、b14 、b15 以使得將8×2(=mb)個碼位元b0 至b15 分配至連續兩(=b)個符號之8×2(=mb)個符號位元y0 、y1 、y2 、y3 、y4 、y5 、y6 、y7 、y8 、y9 、y10 、y11 、y12 、y13 、y14 、y15 ，舉例而言，如圖79之C中所看到。
特定而言，替換區段32實施以下替換：將碼位元b0 分配至符號位元y15 ；將碼位元b1 分配至符號位元y1 ；將碼位元b2 分配至符號位元y13 ；將碼位元b3 分配至符號位元y3 ；將碼位元b4 分配至符號位元y8 ；將碼位元b5 分配至符號位元y11 ；將碼位元b6 分配至符號位元y9 ； 將碼位元b7 分配至符號位元y5 ；將碼位元b8 分配至符號位元y10 ；將碼位元b9 分配至符號位元y6 ；將碼位元b10 分配至符號位元y4 ；將碼位元b11 分配至符號位元y7 ；將碼位元b12 分配至符號位元y12 ；將碼位元b13 分配至符號位元y2 ；將碼位元b14 分配至符號位元y14 ；且將碼位元b15 分配至符號位元y0 。
圖80圖解說明在其中LDPC碼具有16,200位元之一碼長度N及3/5之一編碼率之情形下當前方法之替換處理之一實例。
特定而言，圖80之A圖解說明在其中LDPC碼具有16,200位元之一碼長度N及3/5之一編碼率且調變方法係16QAM且倍數b係2之情形下當前方法之替換處理之一實例。
在其中調變方法係16QAM之情形下，將四(=m)個碼位元作為一個符號映射至由16QAM規定之16個信號點中之一者。
此外，在其中碼長度N係16,200位元且倍數b係2之情形下，圖18及圖19中所展示之解多工器25之記憶體31具有用於沿一列方向儲存4×2(=mb)個位元之八個行且沿一行方向儲存16,200/(4×2)個位元。
在解多工器25中，當沿記憶體31之一行方向寫入一LDPC碼之碼位元且組態一個碼字之16,200碼位元之寫入結 束時，寫入於記憶體31中之碼位元係沿一列方向以4×2(=mb)個位元之一單位讀出且供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之4×2(=mb)個碼位元b0 、b1 、b2 、b3 、b4 、b5 、b6 、b7 以使得將4×2(=mb)個碼位元b0 至b7 分配至連續兩(=b)個符號之4×2(=mb)個符號位元y0 、y1 、y2 、y3 、y4 、y5 、y6 、y7 ，舉例而言，如圖80之A中所看到。
特定而言，與上文中所闡述之圖79之A之情形下類似地，替換區段32實施將碼位元b0 至b7 分配至符號位元y0 至y7 之替換。
圖80之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及3/5之一編碼率且調變方法係64QAM且倍數b係2之情形下當前方法之替換處理之一實例。
在其中調變方法係64QAM之情形下，將六(=m)個碼位元作為一個符號映射至由64QAM規定之64個信號點中之一者。
此外，在其中碼長度N係16,200位元且倍數b係2之情形下，圖18及圖19中所展示之解多工器25之記憶體31具有用於沿一列方向儲存6×2(=mb)個位元之12個行且沿一行方向儲存16,200/(6×2)個位元。
在解多工器25中，當沿記憶體31之一行方向寫入一LDPC碼之碼位元且組態一個碼字之16,200碼位元之寫入結束時，寫入於記憶體31中之碼位元係沿一列方向以 6×2(=mb)個位元之一單位讀出且供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之6×2(=mb)個碼位元b0 、b1 、b2 、b3 、b4 、b5 、b6 、b7 、b8 、b9 、b10 、b11 以使得將6×2(=mb)個碼位元b0 至b11 分配至連續兩(=b)個符號之6×2(=mb)個符號位元y0 、y1 、y2 、y3 、y4 、y5 、y6 、y7 、y8 、y9 、y10 、y11 ，舉例而言，如圖80之B中所看到。
特定而言，與上文中所闡述之圖79之B之情形下類似地，替換區段32實施將碼位元b0 至b11 分配至符號位元y0 至y11 之替換。
圖80之C圖解說明在其中LDPC碼具有16,200位元之一碼長度N及3/5之一編碼率且調變方法係256QAM且倍數b係1之情形下當前方法之替換處理之一實例。
在其中調變方法係256QAM之情形下，將八(=m)個碼位元作為一個符號映射至由256QAM規定之256個信號點中之一者。
此外，在其中碼長度N係16,200位元且倍數b係1之情形下，圖18及圖19中所展示之解多工器25之記憶體31具有用於沿一列方向儲存8×1(=mb)個位元之八個行且沿一行方向儲存16,200/(8×1)個位元。
在解多工器25中，當沿記憶體31之一行方向寫入一LDPC碼之碼位元且組態一個碼字之16,200碼位元之寫入結束時，寫入於記憶體31中之碼位元係沿一列方向以8×1(=mb)個位元之一單位讀出且供應至圖18及圖19中所展 示之替換區段32。
替換區段32替換自記憶體31讀出之8×1(=mb)個碼位元b0 、b1 、b2 、b3 、b4 、b5 、b6 、b7 以使得將8×1(=mb)個碼位元b0 至b7 分配至8×1(=mb)個符號位元y0 、y1 、y2 、y3 、y4 、y5 、y6 、y7 ，舉例而言，如圖80之C中所看到。
特定而言，替換區段32實施以下替換：將碼位元b0 分配至符號位元y7 ；將碼位元b1 分配至符號位元y3 ；將碼位元b2 分配至符號位元y1 ；將碼位元b3 分配至符號位元y5 ；將碼位元b4 分配至符號位元y2 ；將碼位元b5 分配至符號位元y6 ；將碼位元b6 分配至符號位元y4 ；且將碼位元b7 分配至符號位元y0 。
現在，闡述根據一分配規則之一替換處理，亦稱為新替換方法之替換處理。
注意，由於可攜式終端機之數位廣播較佳採用涉及相對小數目個信號點之一調變方法(諸如，16QAM或64QAM)，因此闡述關於其中調變方法係16QAM之一情形及其中調變方法係64QAM之另一情形之新替換方法。
圖81至圖83圖解說明新替換方法。
在新替換方法中，解多工器25之替換區段32根據預先判定之一分配規則實施mb個碼位元之替換。
該分配規則係用於將一LDPC碼之碼位元分配至符號位 元之一規則。該分配規則規定群組集合，其係碼位元之一碼位元群組與欲將該碼位元群組之碼位元分配至其之符號位元之一符號位元群組以及碼群組集合之碼位元群組之碼位元及群組集合之符號位元群組之符號位元之位元數目之組合。位元數目有時亦稱為群組而非數目。
碼位元在如上文中所闡述之錯誤概率上不同，且符號位元亦在錯誤概率上不同。碼位元群組係其中根據錯誤概率分組碼位元之群組，且符號位元群組係其中根據錯誤概率分組符號位元之群組。
圖81圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/4之一編碼率且調變方法係64QAM且倍數b係2之情形下之碼位元群組及符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之6×2(=mb)個碼位元分組成如圖81之A中所看到之四個碼位元群組Gb1、Gb2、Gb3及Gb4。
此處，隨著碼位元群組Gb#i之末碼#i之值減小，屬於碼位元群組Gb#i之碼位元之錯誤概率減小，且此係較佳的。
在以下說明中，來自沿一列方向自記憶體31讀出之mb個碼位元中之最高有效位元之第#i+1位元亦表示為位元b#i，且來自b個連續符號之mb個符號位元中之最高有效位元之第#i+1位元亦表示為位元y#i。
在圖81之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1屬於碼位元群組Gb2；碼位元b2屬於碼位元群組Gb3；且碼位元b3、b4、b5、b6、b7、b8、b9、b10及b11屬於碼 位元群組Gb4。
在其中調變方法係64QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將6×2(=mb)個符號位元分組成如圖81之B中所看到之三個符號位元群組Gy1、Gy2及Gy3。
此處，類似於碼位元群組，隨著符號位元群組Gy#i之末碼#i之值減小，屬於符號位元群組Gy#i之符號位元之錯誤概率減小，且此係較佳的。
在圖81之B中，符號位元y0、y1、y6及y7屬於符號位元群組Gy1；符號位元y2、y3、y8及y9屬於符號位元群組Gy2；且符號位元y4、y5、y10及y11屬於符號位元群組Gy3。
圖82圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/4之一編碼率且調變方法係64QAM且倍數b係2之情形下之一分配規則。
在圖82之分配規則中，碼位元群組Gb1與符號位元群組Gy3之組合規定為一個群組集合。此外，該群組集合之群組位元數目規定為一個位元。
在以下說明中，一群組集合及該群組集合之一群組位元數目統稱為群組集合資訊。此外，舉例而言，碼位元群組Gb1與符號位元群組Gy3之群組集合及一個位元(其係該群組集合之群組位元數目)稱為群組集合資訊(Gb1,Gy3,1)。
在圖82之分配規則中，除群組集合資訊(Gb1,Dy3,1)以外，亦規定群組集合資訊(Gb2,Gy3,1)、(Gb3,Gy2,1)、(Gb4,Gy2,3)、(Gb4,Gy3,2)、(Gb4,Gy1,4)。
舉例而言，群組集合資訊(Gb1,Gy3,1)意指將屬於碼位元群組Gb1之一個碼位元分配至屬於符號位元群組Gy3之一個符號位元。
因此，依據圖82之分配規則，規定端視群組集合資訊(Gb1,Gy3,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy3,1)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之一個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之一個符號位元；端視群組集合資訊(Gb3,Gy2,1)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb4,Gy2,3)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之三個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之三個符號位元；端視群組集合資訊(Gb4,Gy3,2)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之兩個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之兩個符號位元；且端視群組集合資訊(Gb4,Gy1,4)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之四個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之四個符號位元。
如上文中所闡述，碼位元群組係其中回應於一錯誤概率而分組碼位元之群組，且符號位元群組係其中回應於一錯 誤概率而分組符號位元之群組。因此，亦可考量，該分配規則規定碼位元之錯誤概率與欲將該等碼位元分配至其之符號位元之錯誤概率之組合。
規定碼位元之錯誤概率與欲以此方式將該等碼位元分配至其之符號位元之錯誤概率之組合之分配規則經判定以使得可(舉例而言)藉由其中量測BER(位元錯誤率)之一模擬或諸如此類增強對一錯誤之抵抗性質(即，對雜訊之抵抗性質)。
注意，即使在同一符號位元群組之位元當中改變某一碼位元群組之一碼位元之分配目的地，此亦對一錯誤之抵抗性質無影響或影響極小。
因此，為改良對一錯誤之抵抗性質，可推薦將最小化BER之群組集合資訊(即，碼位元之一碼位元群組與將該碼位元群組之碼位元分配至其之符號位元之一符號位元群組以及群組集合之碼位元群組及符號位元群組之碼位元及符號位元之一位元數目之一組合或群組集合，其最小化BER)規定為一分配規則，且實施碼位元之替換以使得根據該分配規則將碼位元分配至符號位元。
然而，預先在圖7中所展示之傳輸裝置11及接收裝置12之間判定關於應根據分配規則將哪個碼位元分配至每一符號之一特定分配方法。
圖83圖解說明遵照圖82之分配規則之碼位元之替換之實例。
特定而言，圖83之A圖解說明在其中LDPC碼具有16,200 位元之一碼長度N及1/4之一編碼率且調變方法係64QAM且倍數b係2之情形下遵照圖82之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及1/4之一編碼率且調變方法係64QAM且倍數b係2之情形下，解多工器25沿一列方向以6×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(6×2))×(6×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之6×2(=mb)個碼位元b0至b11以使得將碼位元b0至b11分配至2(=b)個符號之6×2(=mb)個符號位元y0至y11，舉例而言，如根據圖82之分配規則之圖83之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y10；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y3；將碼位元b4分配至符號位元y4；將碼位元b5分配至符號位元y5；將碼位元b6分配至符號位元y6；將碼位元b7分配至符號位元y7；將碼位元b8分配至符號位元y8；將碼位元b9分配至符號位元y9； 將碼位元b10分配至符號位元y1；且將碼位元b11分配至符號位元y0。
圖83之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/4之一編碼率且調變方法係64QAM且倍數b係2之情形下遵照圖82之分配規則之碼位元之替換之一第二實例。
根據圖83之B，替換區段32根據圖82之分配規則實施自記憶體31讀出之6×2(=mb)個碼位元b0至b11之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y10；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y9；將碼位元b4分配至符號位元y5；將碼位元b5分配至符號位元y4；將碼位元b6分配至符號位元y0；將碼位元b7分配至符號位元y1；將碼位元b8分配至符號位元y3；將碼位元b9分配至符號位元y8；將碼位元b10分配至符號位元y7；且將碼位元b11分配至符號位元y6。
圖83之A及B中所圖解說明之碼位元b#i至符號位元y#i之分配方法中之兩者皆遵照(即，遵守)圖82之分配規則。
圖84圖解說明在其中LDPC碼具有16,200位元之一碼長 度N及1/3之一編碼率且調變方法係64QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之6×2(=mb)個碼位元分組成如圖84之A中所看到之四個碼位元群組Gb1、Gb2、Gb3及Gb4。
在圖84之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1屬於碼位元群組Gb2；碼位元b2及b3屬於碼位元群組Gb3；且碼位元b4至b11屬於碼位元群組Gb4。
在其中調變方法係64QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將6×2(=mb)個符號位元分組成如圖84之B中所看到之三個符號位元群組Gy1、Gy2及Gy3。
在圖84之B中，與圖81之B中類似地，符號位元y0、y1、y6及y7屬於符號位元群組Gy1；符號位元y2、y3、y8及y9屬於符號位元群組Gy2；且符號位元y4、y5、y10及y11屬於符號位元群組Gy3。
圖85圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/3之一編碼率且調變方法係64QAM且倍數b係2之情形下之一分配規則。
在圖85之分配規則中，規定群組集合資訊(Gb1,Gy3,1)、(Gb2,Gy3,1)、(Gb3,Gy2,2)、(Gb4,Gy3,2)、(Gb4,Gy1,4)及(Gb4,Gy2,2)。
特定而言，依據圖85之分配規則，規定端視群組集合資訊(Gb1,Gy3,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群 組Gy3(其在錯誤概率上係第三最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy3,1)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之一個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之一個符號位元；端視群組集合資訊(Gb3,Gy2,2)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之兩個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之兩個符號位元；端視群組集合資訊(Gb4,Gy3,2)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之兩個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之兩個符號位元；端視群組集合資訊(Gb4,Gy1,4)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之四個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之四個符號位元；且端視群組集合資訊(Gb4,Gy2,2)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之兩個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之兩個符號位元。
圖86圖解說明遵照圖85之分配規則之碼位元之替換之實例。
特定而言，圖86之A圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/3之一編碼率且調變方法係64QAM且倍數b係2之情形下遵照圖85之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及1/3之一編碼率且調變方法係64QAM且倍數b係2之情形下，解多工 器25沿一列方向以6×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(6×2))×(6×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之6×2(=mb)個碼位元b0至b11以使得將碼位元b0至b11分配至2(=b)個符號之6×2(=mb)個符號位元y0至y11，舉例而言，如根據圖85之分配規則之圖86之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y10；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y3；將碼位元b4分配至符號位元y4；將碼位元b5分配至符號位元y5；將碼位元b6分配至符號位元y6；將碼位元b7分配至符號位元y7；將碼位元b8分配至符號位元y8；將碼位元b9分配至符號位元y9；將碼位元b10分配至符號位元y1；且將碼位元b11分配至符號位元y0。
圖86之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/3之一編碼率且調變方法係64QAM且倍數b係2之情形下遵照圖85之分配規則之碼位元之替換之一第二實 例。
根據圖86之B，替換區段32根據圖85之分配規則實施自記憶體31讀出之6×2(=mb)個碼位元b0至b11之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y10；將碼位元b2分配至符號位元y3；將碼位元b3分配至符號位元y2；將碼位元b4分配至符號位元y5；將碼位元b5分配至符號位元y4；將碼位元b6分配至符號位元y7；將碼位元b7分配至符號位元y6；將碼位元b8分配至符號位元y9；將碼位元b9分配至符號位元y8；將碼位元b10分配至符號位元y0；且將碼位元b11分配至符號位元y1。
圖87圖解說明在其中LDPC碼具有16,200位元之一碼長度N及2/5之一編碼率且調變方法係64QAM且倍數b係2之情形下之碼位元之替換之一實例。
在其中LDPC碼具有16,200位元之一碼長度N及2/5之一寫碼率且調變方法係64QAM且倍數b係2之情形下，解多工器25沿一列方向以6×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(6×2))×(6×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替 換區段32。
替換區段32替換自記憶體31讀出之6×2(=mb)個碼位元b0至b11以使得將碼位元b0至b11分配至2(=b)個符號之6×2(=mb)個符號位元y0至y11，舉例而言，如圖87中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y7；將碼位元b2分配至符號位元y3；將碼位元b3分配至符號位元y10；將碼位元b4分配至符號位元y6；將碼位元b5分配至符號位元y2；將碼位元b6分配至符號位元y9；將碼位元b7分配至符號位元y5；將碼位元b8分配至符號位元y1；將碼位元b9分配至符號位元y8；將碼位元b10分配至符號位元y4；且將碼位元b11分配至符號位元y0。
在其中LDPC碼具有16,200位元之一碼長度N及2/5之一編碼率且調變方法係64QAM之情形下，圖87之替換與在DVB-T.2中規定之替換一致。
因此，在其中LDPC碼具有16,200位元之一碼長度N及2/5之一編碼率且調變方法係64QAM之情形下，替換區段32實施與在DVB-T.2中規定之替換相同之替換。
圖88圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/2之一編碼率且調變方法係64QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之6×2(=mb)個碼位元分組成如圖88之A中所看到之五個碼位元群組Gb1、Gb2、Gb3、Gb4及Gb5。
在圖88之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1屬於碼位元群組Gb2；碼位元b2至b4屬於碼位元群組Gb3；碼位元b5屬於碼位元群組Gb4；且碼位元b6至b11屬於碼位元群組Gb5。
在其中調變方法係64QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將6×2(=mb)個符號位元分組成如圖88之B中所看到之三個符號位元群組Gy1、Gy2及Gy3。
在圖88之B中，與圖81之B中類似地，符號位元y0、y1、y6及y7屬於符號位元群組Gy1；符號位元y2、y3、y8及y9屬於符號位元群組Gy2；且符號位元y4、y5、y10及y11屬於符號位元群組Gy3。
圖89圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/2之一編碼率且調變方法係64QAM且倍數b係2之情形下之一分配規則。
在圖89之分配規則中，規定群組集合資訊(Gb1,Gy3,1)、(Gb2,Gy3,1)、(Gb3,Gy2,2)、(Gb3,Gy3,1)、(Gb4,Gy3,1)、(Gb5,Gy1,4)及(Gb5,Gy2,2)。
特定而言，依據圖89之分配規則，規定 端視群組集合資訊(Gb1,Gy3,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy3,1)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之一個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之一個符號位元；端視群組集合資訊(Gb3,Gy2,2)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之兩個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之兩個符號位元；端視群組集合資訊(Gb3,Gy3,1)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之一個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之一個符號位元；端視群組集合資訊(Gb4,Gy3,1)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之一個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之一個符號位元；端視群組集合資訊(Gb5,Gy1,4)，將碼位元群組Gb5(其在錯誤概率上係第五最佳)之四個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之四個符號位元；且端視群組集合資訊(Gb5,Gy2,2)，將碼位元群組Gb5(其在錯誤概率上係第五最佳)之兩個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之兩個符號位元。
圖90圖解說明遵照圖89之分配規則之碼位元之替換之實例。
特定而言，圖90之A圖解說明在其中LDPC碼具有16,200 位元之一碼長度N及1/2之一編碼率且調變方法係64QAM且倍數b係2之情形下遵照圖89之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及1/2之一編碼率且調變方法係64QAM且倍數b係2之情形下，解多工器25沿一列方向以6×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(6×2))×(6×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之6×2(=mb)個碼位元b0至b11以使得將碼位元b0至b11分配至2(=b)個符號之6×2(=mb)個符號位元y0至y11，舉例而言，如根據圖89之分配規則之圖90之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y10；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y4；將碼位元b4分配至符號位元y3；將碼位元b5分配至符號位元y5；將碼位元b6分配至符號位元y6；將碼位元b7分配至符號位元y7；將碼位元b8分配至符號位元y9；將碼位元b9分配至符號位元y8； 將碼位元b10分配至符號位元y1；且將碼位元b11分配至符號位元y0。
圖90之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/2之一編碼率且調變方法係64QAM且倍數b係2之情形下遵照圖89之分配規則之碼位元之替換之一第二實例。
根據圖90之B，替換區段32根據圖89之分配規則實施自記憶體31讀出之6×2(=mb)個碼位元b0至b11之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y10；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y4；將碼位元b4分配至符號位元y3；將碼位元b5分配至符號位元y5；將碼位元b6分配至符號位元y7；將碼位元b7分配至符號位元y6；將碼位元b8分配至符號位元y8；將碼位元b9分配至符號位元y9；將碼位元b10分配至符號位元y0；且將碼位元b11分配至符號位元y1。
圖91圖解說明在其中LDPC碼具有16,200位元之一碼長度N及3/5之一編碼率且調變方法係64QAM且倍數b係2之情形下之碼位元之替換之一實例。
在其中LDPC碼具有16,200位元之一碼長度N及3/5之一寫碼率且調變方法係64QAM且倍數b係2之情形下，解多工器25沿一列方向以6×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(6×2))×(6×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之6×2(=mb)個碼位元b0至b11以使得將碼位元b0至b11分配至2(=b)個符號之6×2(=mb)個符號位元y0至y11，舉例而言，如圖91中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y7；將碼位元b2分配至符號位元y3；將碼位元b3分配至符號位元y10；將碼位元b4分配至符號位元y6；將碼位元b5分配至符號位元y2；將碼位元b6分配至符號位元y9；將碼位元b7分配至符號位元y5；將碼位元b8分配至符號位元y1；將碼位元b9分配至符號位元y8；將碼位元b10分配至符號位元y4；且將碼位元b11分配至符號位元y0。
在其中LDPC碼具有16,200位元之一碼長度N及3/5之一 編碼率且調變方法係64QAM且倍數b係2之情形下，圖91之替換與在DVB-T.2中規定之替換一致。
因此，在其中LDPC碼具有16,200位元之一碼長度N及3/5之一編碼率且調變方法係64QAM之情形下，替換區段32實施與在DVB-T.2中規定之替換相同之替換。
圖92圖解說明在其中LDPC碼具有16,200位元之一碼長度N及2/3之一編碼率且調變方法係64QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之6×2(=mb)個碼位元分組成如圖92之A中所看到之三個碼位元群組Gb1、Gb2及Gb3。
在圖92之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1至b7屬於碼位元群組Gb2；且碼位元b8至b11屬於碼位元群組Gb3。
在其中調變方法係64QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將6×2(=mb)個符號位元分組成如圖92之B中所看到之三個符號位元群組Gy1、Gy2及Gy3。
在圖92之B中，與圖81之B中類似地，符號位元y0、y1、y6及y7屬於符號位元群組Gy1；符號位元y2、y3、y8及y9屬於符號位元群組Gy2；且符號位元y4、y5、y10及y11屬於符號位元群組Gy3。
圖93圖解說明在其中LDPC碼具有16,200位元之一碼長度N及2/3之一編碼率且調變方法係64QAM且倍數b係2之情形下之一分配規則。
在圖93之分配規則中，規定群組集合資訊(Gb1,Gy3,1)、(Gb2,Gy3,3)、(Gb2,Gy2,2)、(Gb2,Gy1,2)、(Gb3,Gy2,2)及(Gb3,Gy1,2)。
特定而言，依據圖93之分配規則，規定端視群組集合資訊(Gb1,Gy3,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy3,3)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之三個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之三個符號位元；端視群組集合資訊(Gb2,Gy2,2)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之兩個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之兩個符號位元；端視群組集合資訊(Gb2,Gy1,2)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之兩個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之兩個符號位元；端視群組集合資訊(Gb3,Gy2,2)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之兩個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之兩個符號位元；且端視群組集合資訊(Gb3,Gy1,2)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之兩個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之兩個符號位元。
圖94圖解說明遵照圖93之分配規則之碼位元之替換之實 例。
特定而言，圖94之A圖解說明在其中LDPC碼具有16,200位元之一碼長度N及2/3之一編碼率且調變方法係64QAM且倍數b係2之情形下遵照圖93之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及2/3之一編碼率且調變方法係64QAM且倍數b係2之情形下，解多工器25沿一列方向以6×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(6×2))×(6×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之6×2(=mb)個碼位元b0至b11以使得將碼位元b0至b11分配至2(=b)個符號之6×2(=mb)個符號位元y0至y11，舉例而言，如根據圖93之分配規則之圖94之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y10；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y4；將碼位元b4分配至符號位元y3；將碼位元b5分配至符號位元y5；將碼位元b6分配至符號位元y6；將碼位元b7分配至符號位元y7； 將碼位元b8分配至符號位元y9；將碼位元b9分配至符號位元y8；將碼位元b10分配至符號位元y1；且將碼位元b11分配至符號位元y0。
圖94之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及2/3之一編碼率且調變方法係64QAM且倍數b係2之情形下遵照圖93之分配規則之碼位元之替換之一第二實例。
根據圖94之B，替換區段32根據圖93之分配規則實施自記憶體31讀出之6×2(=mb)個碼位元b0至b11之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y10；將碼位元b2分配至符號位元y3；將碼位元b3分配至符號位元y4；將碼位元b4分配至符號位元y2；將碼位元b5分配至符號位元y5；將碼位元b6分配至符號位元y7；將碼位元b7分配至符號位元y6；將碼位元b8分配至符號位元y8；將碼位元b9分配至符號位元y9；將碼位元b10分配至符號位元y0；且將碼位元b11分配至符號位元y1。
圖95圖解說明在其中LDPC碼具有16,200位元之一碼長 度N及3/4之一編碼率且調變方法係64QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之6×2(=mb)個碼位元分組成如圖95之A中所看到之四個碼位元群組Gb1、Gb2、Gb3及Gb4。
在圖95之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1至b7屬於碼位元群組Gb2；碼位元b8屬於碼位元群組Gb3；且碼位元b9至b11屬於碼位元群組Gb4。
在其中調變方法係64QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將6×2(=mb)個符號位元分組成如圖95之B中所看到之三個符號位元群組Gy1、Gy2及Gy3。
在圖95之B中，與圖81之B中類似地，符號位元y0、y1、y6及y7屬於符號位元群組Gy1；符號位元y2、y3、y8及y9屬於符號位元群組Gy2；且符號位元y4、y5、y10及y11屬於符號位元群組Gy3。
圖96圖解說明在其中LDPC碼具有16,200位元之一碼長度N及3/4之一編碼率且調變方法係64QAM且倍數b係2之情形下之一分配規則。
在圖96之分配規則中，規定群組集合資訊(Gb1,Gy3,1)、(Gb2,Gy3,3)、(Gb2,Gy2,2)、(Gb2,Gy1,2)、(Gb3,Gy2,1)、(Gb4,Gy2,1)及(Gb4,Gy1,2)。
特定而言，依據圖96之分配規則，規定端視群組集合資訊(Gb1,Gy3,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群 組Gy3(其在錯誤概率上係第三最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy3,3)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之三個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之三個符號位元；端視群組集合資訊(Gb2,Gy2,2)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之兩個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之兩個符號位元；端視群組集合資訊(Gb2,Gy1,2)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之兩個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之兩個符號位元；端視群組集合資訊(Gb3,Gy2,1)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb4,Gy2,1)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；且端視群組集合資訊(Gb4,Gy1,2)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之兩個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之兩個符號位元。
圖97圖解說明遵照圖96之分配規則之碼位元之替換之實例。
特定而言，圖97之A圖解說明在其中LDPC碼具有16,200位元之一碼長度N及3/4之一編碼率且調變方法係64QAM且 倍數b係2之情形下遵照圖96之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及3/4之一編碼率且調變方法係64QAM且倍數b係2之情形下，解多工器25沿一列方向以6×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(6×2))×(6×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之6×2(=mb)個碼位元b0至b11以使得將碼位元b0至b11分配至2(=b)個符號之6×2(=mb)個符號位元y0至y11，舉例而言，如根據圖96之分配規則之圖97之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y10；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y4；將碼位元b4分配至符號位元y3；將碼位元b5分配至符號位元y5；將碼位元b6分配至符號位元y6；將碼位元b7分配至符號位元y7；將碼位元b8分配至符號位元y9；將碼位元b9分配至符號位元y8；將碼位元b10分配至符號位元y1；且 將碼位元b11分配至符號位元y0。
圖97之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及3/4之一編碼率且調變方法係64QAM且倍數b係2之情形下遵照圖96之分配規則之碼位元之替換之一第二實例。
根據圖97之B，替換區段32根據圖96之分配規則實施自記憶體31讀出之6×2(=mb)個碼位元b0至b11之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y10；將碼位元b2分配至符號位元y3；將碼位元b3分配至符號位元y5；將碼位元b4分配至符號位元y2；將碼位元b5分配至符號位元y4；將碼位元b6分配至符號位元y7；將碼位元b7分配至符號位元y6；將碼位元b8分配至符號位元y9；將碼位元b9分配至符號位元y8；將碼位元b10分配至符號位元y0；且將碼位元b11分配至符號位元y1。
圖98圖解說明在其中LDPC碼具有16,200位元之一碼長度N及4/5之一編碼率且調變方法係64QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31 讀出之6×2(=mb)個碼位元分組成如圖98之A中所看到之三個碼位元群組Gb1、Gb2及Gb3。
在圖98之A中，碼位元b0至b8屬於碼位元群組Gb1；碼位元b9屬於碼位元群組Gb2；且碼位元b10至b11屬於碼位元群組Gb3。
在其中調變方法係64QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將6×2(=mb)個符號位元分組成如圖98之B中所看到之三個符號位元群組Gy1、Gy2及Gy3。
在圖98之B中，與圖81之B中類似地，符號位元y0、y1、y6及y7屬於符號位元群組Gy1；符號位元y2、y3、y8及y9屬於符號位元群組Gy2；且符號位元y4、y5、y10及y11屬於符號位元群組Gy3。
圖99圖解說明在其中LDPC碼具有16,200位元之一碼長度N及4/5之一編碼率且調變方法係64QAM且倍數b係2之情形下之一分配規則。
在圖99之分配規則中，規定群組集合資訊(Gb1,Gy3,4)、(Gb1,Gy2,3)、(Gb1,Gy1,2)、(Gb2,Gy2,1)及(Gb3,Gy1,2)。
特定而言，依據圖99之分配規則，規定端視群組集合資訊(Gb1,Gy3,4)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之四個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之四個符號位元；端視群組集合資訊(Gb1,Gy2,3)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之三個碼位元分配至符號位元群 組Gy3(其在錯誤概率上係第三最佳)之三個符號位元；端視群組集合資訊(Gb1,Gy1,2)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之兩個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之兩個符號位元；端視群組集合資訊(Gb2,Gy2,1)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；且端視群組集合資訊(Gb3,Gy1,2)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之兩個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之兩個符號位元。
圖100圖解說明遵照圖99之分配規則之碼位元之替換之實例。
特定而言，圖100之A圖解說明在其中LDPC碼具有16,200位元之一碼長度N及4/5之一編碼率且調變方法係64QAM且倍數b係2之情形下遵照圖99之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及4/5之一編碼率且調變方法係64QAM且倍數b係2之情形下，解多工器25沿一列方向以6×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(6×2))×(6×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之6×2(=mb)個碼位元b0 至b11以使得將碼位元b0至b11分配至2(=b)個符號之6×2(=mb)個符號位元y0至y11，舉例而言，如根據圖99之分配規則之圖100之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y10；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y4；將碼位元b4分配至符號位元y3；將碼位元b5分配至符號位元y5；將碼位元b6分配至符號位元y6；將碼位元b7分配至符號位元y7；將碼位元b8分配至符號位元y9；將碼位元b9分配至符號位元y8；將碼位元b10分配至符號位元y1；且將碼位元b11分配至符號位元y0。
圖100之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及4/5之一編碼率且調變方法係64QAM且倍數b係2之情形下遵照圖99之分配規則之碼位元之替換之一第二實例。
根據圖100之B，替換區段32根據圖99之分配規則實施自記憶體31讀出之6×2(=mb)個碼位元b0至b11之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y10； 將碼位元b1分配至符號位元y11；將碼位元b2分配至符號位元y3；將碼位元b3分配至符號位元y5；將碼位元b4分配至符號位元y2；將碼位元b5分配至符號位元y4；將碼位元b6分配至符號位元y7；將碼位元b7分配至符號位元y6；將碼位元b8分配至符號位元y9；將碼位元b9分配至符號位元y8；將碼位元b10分配至符號位元y0；且將碼位元b11分配至符號位元y1。
圖101圖解說明在其中LDPC碼具有16,200位元之一碼長度N及5/6之一編碼率且調變方法係64QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之6×2(=mb)個碼位元分組成如圖101之A中所看到之四個碼位元群組Gb1、Gb2、Gb3及Gb4。
在圖101之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1至b8屬於碼位元群組Gb2；碼位元b9屬於碼位元群組Gb3；且碼位元b10及b11屬於碼位元群組Gb4。
在其中調變方法係64QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將6×2(=mb)個符號位元分組成如圖101之B中所看到之三個符號位元群組Gy1、Gy2及Gy3。
在圖101之B中，與圖81之B中類似地，符號位元y0、 y1、y6及y7屬於符號位元群組Gy1；符號位元y2、y3、y8及y9屬於符號位元群組Gy2；且符號位元y4、y5、y10及y11屬於符號位元群組Gy3。
圖102圖解說明在其中LDPC碼具有16,200位元之一碼長度N及5/6之一編碼率且調變方法係64QAM且倍數b係2之情形下之一分配規則。
在圖102之分配規則中，規定群組集合資訊(Gb1,Gy3,1)、(Gb2,Gy3,3)、(Gb2,Gy2,3)、(Gb2,Gy1,2)、(Gb3,Gy2,1)及(Gb4,Gy1,2)。
特定而言，依據圖102之分配規則，規定端視群組集合資訊(Gb1,Gy3,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy3,3)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之三個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之三個符號位元；端視群組集合資訊(Gb2,Gy2,3)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之三個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之三個符號位元；端視群組集合資訊(Gb2,Gy1,2)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之兩個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之兩個符號位元；端視群組集合資訊(Gb3,Gy2,1)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之一個碼位元分配至符號位元 群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；且端視群組集合資訊(Gb4,Gy1,2)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之兩個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之兩個符號位元。
圖103圖解說明遵照圖102之分配規則之碼位元之替換之實例。
特定而言，圖103之A圖解說明在其中LDPC碼具有16,200位元之一碼長度N及5/6之一編碼率且調變方法係64QAM且倍數b係2之情形下遵照圖102之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及5/6之一編碼率且調變方法係64QAM且倍數b係2之情形下，解多工器25沿一列方向以6×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(6×2))×(6×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之6×2(=mb)個碼位元b0至b11以使得將碼位元b0至b11分配至2(=b)個符號之6×2(=mb)個符號位元y0至y11，舉例而言，如根據圖102之分配規則之圖103之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y10；將碼位元b2分配至符號位元y2； 將碼位元b3分配至符號位元y4；將碼位元b4分配至符號位元y3；將碼位元b5分配至符號位元y5；將碼位元b6分配至符號位元y6；將碼位元b7分配至符號位元y7；將碼位元b8分配至符號位元y9；將碼位元b9分配至符號位元y8；將碼位元b10分配至符號位元y1；且將碼位元b11分配至符號位元y0。
圖103之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及5/6之一編碼率且調變方法係64QAM且倍數b係2之情形下遵照圖102之分配規則之碼位元之替換之一第二實例。
根據圖103之B，替換區段32根據圖102之分配規則實施自記憶體31讀出之6×2(=mb)個碼位元b0至b11之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y10；將碼位元b2分配至符號位元y3；將碼位元b3分配至符號位元y5；將碼位元b4分配至符號位元y2；將碼位元b5分配至符號位元y4；將碼位元b6分配至符號位元y7；將碼位元b7分配至符號位元y6； 將碼位元b8分配至符號位元y9；將碼位元b9分配至符號位元y8；將碼位元b10分配至符號位元y0；且將碼位元b11分配至符號位元y1。
圖104圖解說明在其中LDPC碼具有16,200位元之一碼長度N及8/9之一編碼率且調變方法係64QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之6×2(=mb)個碼位元分組成如圖104之A中所看到之五個碼位元群組Gb1、Gb2、Gb3、Gb4及Gb5。
在圖104之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1屬於碼位元群組Gb2；碼位元b2至b9屬於碼位元群組Gb3；碼位元b10屬於碼位元群組Gb4；且碼位元b11屬於碼位元群組Gb5。
在其中調變方法係64QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將6×2(=mb)個符號位元分組成如圖104之B中所看到之三個符號位元群組Gy1、Gy2及Gy3。
在圖104之B中，與圖81之B中類似地，符號位元y0、y1、y6及y7屬於符號位元群組Gy1；符號位元y2、y3、y8及y9屬於符號位元群組Gy2；且符號位元y4、y5、y10及y11屬於符號位元群組Gy3。
圖105圖解說明在其中LDPC碼具有16,200位元之一碼長度N及8/9之一編碼率且調變方法係64QAM且倍數b係2之情形下之一分配規則。
在圖105之分配規則中，規定群組集合資訊(Gb1,Gy3,1)、(Gb2,Gy3,1)、(Gb3,Gy2,4)、(Gb3,Gy3,2)、(Gb3,Gy1,2)、(Gb4,Gy1,1)及(Gb5,Gy1,1)。
特定而言，依據圖105之分配規則，規定端視群組集合資訊(Gb1,Gy3,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy3,1)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之一個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之一個符號位元；端視群組集合資訊(Gb3,Gy2,4)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之四個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之四個符號位元；端視群組集合資訊(Gb3,Gy3,2)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之兩個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之兩個符號位元；端視群組集合資訊(Gb3,Gy1,2)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之兩個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之兩個符號位元；端視群組集合資訊(Gb4,Gy1,1)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元；且端視群組集合資訊(Gb5,Gy1,1)，將碼位元群組Gb5(其在錯誤概率上係第五最佳)之一個碼位元分配至符號位元 群組Gy1(其在錯誤概率上係最佳的)之一個符號位元。
圖106圖解說明遵照圖105之分配規則之碼位元之替換之實例。
特定而言，圖106之A圖解說明在其中LDPC碼具有16,200位元之一碼長度N及8/9之一編碼率且調變方法係64QAM且倍數b係2之情形下遵照圖105之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及8/9之一編碼率且調變方法係64QAM且倍數b係2之情形下，解多工器25沿一列方向以6×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(6×2))×(6×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之6×2(=mb)個碼位元b0至b11以使得將碼位元b0至b11分配至2(=b)個符號之6×2(=mb)個符號位元y0至y11，舉例而言，如根據圖105之分配規則之圖106之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y10；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y4；將碼位元b4分配至符號位元y3；將碼位元b5分配至符號位元y5； 將碼位元b6分配至符號位元y6；將碼位元b7分配至符號位元y7；將碼位元b8分配至符號位元y9；將碼位元b9分配至符號位元y8；將碼位元b10分配至符號位元y1；且將碼位元b11分配至符號位元y0。
圖106之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及8/9之一編碼率且調變方法係64QAM且倍數b係2之情形下遵照圖105之分配規則之碼位元之替換之一第二實例。
根據圖106之B，替換區段32根據圖105之分配規則實施自記憶體31讀出之6×2(=mb)個碼位元b0至b11之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y11；將碼位元b1分配至符號位元y10；將碼位元b2分配至符號位元y3；將碼位元b3分配至符號位元y5；將碼位元b4分配至符號位元y2；將碼位元b5分配至符號位元y4；將碼位元b6分配至符號位元y7；將碼位元b7分配至符號位元y6；將碼位元b8分配至符號位元y8；將碼位元b9分配至符號位元y9；將碼位元b10分配至符號位元y1；且 將碼位元b11分配至符號位元y0。
圖107圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/4之一編碼率且調變方法係16QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之4×2(=mb)個碼位元分組成如圖107之A中所看到之三個碼位元群組Gb1、Gb2及Gb3。
在圖107之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1屬於碼位元群組Gb2；且碼位元b2至b7屬於碼位元群組Gb3。
在其中調變方法係16QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將4×2(=mb)個符號位元分組成如圖107之B中所看到之兩個符號位元群組Gy1及Gy2。
在圖107之B中，符號位元y0、y1、y4及y5屬於符號位元群組Gy1，且符號位元y2、y3、y6及y7屬於符號位元群組Gy2。
圖108圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/4之一編碼率且調變方法係16QAM且倍數b係2之情形下之一分配規則。
在圖108之分配規則中，規定群組集合資訊(Gb1,Gy2,1)、(Gb2,Gy2,1)、(Gb3,Gy2,2)及(Gb3,Gy1,4)。
特定而言，依據圖108之分配規則，規定端視群組集合資訊(Gb1,Gy2,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群 組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy2,1)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb3,Gy2,2)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之兩個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之兩個符號位元；且端視群組集合資訊(Gb3,Gy1,4)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之四個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之四個符號位元。
圖109圖解說明遵照圖108之分配規則之碼位元之替換之實例。
特定而言，圖109之A圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/4之一編碼率且調變方法係16QAM且倍數b係2之情形下遵照圖108之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及1/4之一編碼率且調變方法係16QAM且倍數b係2之情形下，解多工器25沿一列方向以4×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(4×2))×(4×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之4×2(=mb)個碼位元b0 至b7以使得將碼位元b0至b7分配至2(=b)個符號之4×2(=mb)個符號位元y0至y7，舉例而言，如根據圖108之分配規則之圖109之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y7；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y5；將碼位元b4分配至符號位元y4；將碼位元b5分配至符號位元y3；將碼位元b6分配至符號位元y1；且將碼位元b7分配至符號位元y0。
圖109之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/4之一編碼率且調變方法係16QAM且倍數b係2之情形下遵照圖108之分配規則之碼位元之替換之一第二實例。
根據圖109之B，替換區段32根據圖108之分配規則實施自記憶體31讀出之4×2(=mb)個碼位元b0至b7之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y7；將碼位元b2分配至符號位元y3；將碼位元b3分配至符號位元y4；將碼位元b4分配至符號位元y5； 將碼位元b5分配至符號位元y2；將碼位元b6分配至符號位元y0；且將碼位元b7分配至符號位元y1。
圖110圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/3之一編碼率且調變方法係16QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之4×2(=mb)個碼位元分組成如圖110之A中所看到之四個碼位元群組Gb1、Gb2、Gb3及Gb4。
在圖110之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1屬於碼位元群組Gb2；碼位元b2屬於碼位元群組Gb3；且碼位元b3至b7屬於碼位元群組Gb4。
在其中調變方法係16QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將4×2(=mb)個符號位元分組成如圖110之B中所看到之兩個符號位元群組Gy1及Gy2。
在圖110之B中，與圖107之B中類似地，符號位元y0、y1、y4及y5屬於符號位元群組Gy1，且符號位元y2、y3、y6及y7屬於符號位元群組Gy2。
圖111圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/3之一編碼率且調變方法係16QAM且倍數b係2之情形下之一分配規則。
在圖111之分配規則中，規定群組集合資訊(Gb1,Gy2,1)、(Gb2,Gy2,1)、(Gb3,Gy2,1)、(Gb4,Gy1,4)及(Gb4,Gy2,1)。
特定而言，依據圖111之分配規則，規定端視群組集合資訊(Gb1,Gy2,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy2,1)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb3,Gy2,1)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb4,Gy1,4)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之四個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之四個符號位元；且端視群組集合資訊(Gb4,Gy2,1)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元。
圖112圖解說明遵照圖111之分配規則之碼位元之替換之實例。
特定而言，圖112之A圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/3之一編碼率且調變方法係16QAM且倍數b係2之情形下遵照圖111之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及1/3之一編碼率且調變方法係16QAM且倍數b係2之情形下，解多工 器25沿一列方向以4×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(4×2))×(4×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之4×2(=mb)個碼位元b0至b7以使得將碼位元b0至b7分配至2(=b)個符號之4×2(=mb)個符號位元y0至y7，舉例而言，如根據圖111之分配規則之圖112之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y7；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y5；將碼位元b4分配至符號位元y4；將碼位元b5分配至符號位元y3；將碼位元b6分配至符號位元y1；且將碼位元b7分配至符號位元y0。
圖112之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/3之一編碼率且調變方法係16QAM且倍數b係2之情形下遵照圖111之分配規則之碼位元之替換之一第二實例。
根據圖112之B，替換區段32根據圖111之分配規則實施自記憶體31讀出之4×2(=mb)個碼位元b0至b7之替換。更特定而言，替換區段32實施以下替換： 將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y7；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y4；將碼位元b4分配至符號位元y5；將碼位元b5分配至符號位元y3；將碼位元b6分配至符號位元y0；且將碼位元b7分配至符號位元y1。
圖113圖解說明在其中LDPC碼具有16,200位元之一碼長度N及2/5之一編碼率且調變方法係16QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之4×2(=mb)個碼位元分組成如圖113之A中所看到之五個碼位元群組Gb1、Gb2、Gb3、Gb4及Gb5。
在圖113之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1屬於碼位元群組Gb2；碼位元b2屬於碼位元群組Gb3；碼位元b3屬於碼位元群組Gb4；且碼位元b4至b7屬於碼位元群組Gb5。
在其中調變方法係16QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將4×2(=mb)個符號位元分組成如圖113之B中所看到之兩個符號位元群組Gy1及Gy2。
在圖113之B中，與圖107之B中類似地，符號位元y0、y1、y4及y5屬於符號位元群組Gy1，且符號位元y2、y3、y6及y7屬於符號位元群組Gy2。
圖114圖解說明在其中LDPC碼具有16,200位元之一碼長度N及2/5之一編碼率且調變方法係16QAM且倍數b係2之情形下之一分配規則。
在圖114之分配規則中，規定群組集合資訊(Gb1,Gy2,1)、(Gb2,Gy2,1)、(Gb3,Gy1,1)、(Gb4,Gy2,1)、(Gb5,Gy1,3)及(Gb5,Gy2,1)。
特定而言，依據圖114之分配規則，規定端視群組集合資訊(Gb1,Gy2,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy2,1)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb3,Gy1,1)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元；端視群組集合資訊(Gb4,Gy2,1)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb5,Gy1,3)，將碼位元群組Gb5(其在錯誤概率上係第五最佳)之三個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之三個符號位元；且端視群組集合資訊(Gb5,Gy2,1)，將碼位元群組Gb5(其在錯誤概率上係第五最佳)之一個碼位元分配至符號位元 群組Gy2(其在錯誤概率上係第二最佳的)之一個符號位元。
圖115圖解說明遵照圖114之分配規則之碼位元之替換之實例。
特定而言，圖115之A圖解說明在其中LDPC碼具有16,200位元之一碼長度N及2/5之一編碼率且調變方法係16QAM且倍數b係2之情形下遵照圖114之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及2/5之一編碼率且調變方法係16QAM且倍數b係2之情形下，解多工器25沿一列方向以4×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(4×2))×(4×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之4×2(=mb)個碼位元b0至b7以使得將碼位元b0至b7分配至2(=b)個符號之4×2(=mb)個符號位元y0至y7，舉例而言，如根據圖114之分配規則之圖115之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y7；將碼位元b2分配至符號位元y4；將碼位元b3分配至符號位元y3；將碼位元b4分配至符號位元y5； 將碼位元b5分配至符號位元y2；將碼位元b6分配至符號位元y1；且將碼位元b7分配至符號位元y0。
圖115之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及2/5之一編碼率且調變方法係16QAM且倍數b係2之情形下遵照圖114之分配規則之碼位元之替換之一第二實例。
根據圖115之B，替換區段32根據圖114之分配規則實施自記憶體31讀出之4×2(=mb)個碼位元b0至b7之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y7；將碼位元b2分配至符號位元y4；將碼位元b3分配至符號位元y3；將碼位元b4分配至符號位元y0；將碼位元b5分配至符號位元y2；將碼位元b6分配至符號位元y5；且將碼位元b7分配至符號位元y1。
圖116圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/2之一編碼率且調變方法係16QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之4×2(=mb)個碼位元分組成如圖116之A中所看到之四個碼位元群組Gb1、Gb2、Gb3及Gb4。
在圖116之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1及b2屬於碼位元群組Gb2；碼位元b3屬於碼位元群組Gb3；且碼位元b4至b7屬於碼位元群組Gb4。
在其中調變方法係16QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將4×2(=mb)個符號位元分組成如圖116之B中所看到之兩個符號位元群組Gy1及Gy2。
在圖116之B中，與圖107之B中類似地，符號位元y0、y1、y4及y5屬於符號位元群組Gy1，且符號位元y2、y3、y6及y7屬於符號位元群組Gy2。
圖117圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/2之一編碼率且調變方法係16QAM且倍數b係2之情形下之一分配規則。
在圖117之分配規則中，規定群組集合資訊(Gb1,Gy2,1)、(Gb2,Gy2,2)、(Gb3,Gy2,1)及(Gb4,Gy1,4)。
特定而言，依據圖117之分配規則，規定端視群組集合資訊(Gb1,Gy2,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy2,2)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之兩個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之兩個符號位元；端視群組集合資訊(Gb3,Gy2,1)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；且 端視群組集合資訊(Gb4,Gy1,4)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之四個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之四個符號位元。
圖118圖解說明遵照圖117之分配規則之碼位元之替換之實例。
特定而言，圖118之A圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/2之一編碼率且調變方法係16QAM且倍數b係2之情形下遵照圖117之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及1/2之一編碼率且調變方法係16QAM且倍數b係2之情形下，解多工器25沿一列方向以4×2(=mb)個位元之一單位讀出沿行方向×列方向之(16,200/(4×2))×(4×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之4×2(=mb)個碼位元b0至b7以使得將碼位元b0至b7分配至2(=b)個符號之4×2(=mb)個符號位元y0至y7，舉例而言，如根據圖117之分配規則之圖118之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y7；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y3；將碼位元b4分配至符號位元y5； 將碼位元b5分配至符號位元y4；將碼位元b6分配至符號位元y1；且將碼位元b7分配至符號位元y0。
圖118之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及1/2之一編碼率且調變方法係16QAM且倍數b係2之情形下遵照圖117之分配規則之碼位元之替換之一第二實例。
根據圖118之B，替換區段32根據圖117之分配規則實施自記憶體31讀出之4×2(=mb)個碼位元b0至b7之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y7；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y3；將碼位元b4分配至符號位元y4；將碼位元b5分配至符號位元y5；將碼位元b6分配至符號位元y0；且將碼位元b7分配至符號位元y1。
圖119圖解說明在其中LDPC碼具有16,200位元之一碼長度N及3/5之一編碼率且調變方法係16QAM且倍數b係2之情形下之碼位元之替換之實例。
在其中LDPC碼具有16,200位元之一碼長度N及3/5之一編碼率且調變方法係16QAM且倍數b係2之情形下，解多工器25沿一列方向以4×2(=mb)個位元之一單位讀出寫入於記 憶體31中之沿行方向×列方向之(16,200/(4×2))×(4×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之4×2(=mb)個碼位元b0至b11以使得將碼位元b0至b7分配至2(=b)個符號之4×2(=mb)個符號位元y0至y7，如圖119中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y7；將碼位元b1分配至符號位元y3；將碼位元b2分配至符號位元y1；將碼位元b3分配至符號位元y5；將碼位元b4分配至符號位元y2；將碼位元b5分配至符號位元y6；將碼位元b6分配至符號位元y4；且將碼位元b7分配至符號位元y0。
在其中LDPC碼具有16,200位元之一碼長度N及3/5之一編碼率且調變方法係16QAM之情形下，圖119之替換與在DVB-T.2中規定之替換一致。
因此，在其中LDPC碼具有16,200位元之一碼長度N及3/5之一編碼率且調變方法係16QAM之情形下，替換區段32實施與在DVB-T.2中規定之替換相同之替換。
圖120圖解說明在其中LDPC碼具有16,200位元之一碼長度N及2/3之一編碼率且調變方法係16QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之4×2(=mb)個碼位元分組成如圖120之A中所看到之四個碼位元群組Gb1、Gb2、Gb3及Gb4。
在圖120之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1至b4屬於碼位元群組Gb2；碼位元b5屬於碼位元群組Gb3；且碼位元b6及b7屬於碼位元群組Gb4。
在其中調變方法係16QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將4×2(=mb)個符號位元分組成如圖120之B中所看到之兩個符號位元群組Gy1及Gy2。
在圖120之B中，與圖107之B中類似地，符號位元y0、y1、y4及y5屬於符號位元群組Gy1，且符號位元y2、y3、y6及y7屬於符號位元群組Gy2。
圖121圖解說明在其中LDPC碼具有16,200位元之一碼長度N及2/3之一編碼率且調變方法係16QAM且倍數b係2之情形下之一分配規則。
在圖121之分配規則中，規定群組集合資訊(Gb1,Gy2,1)、(Gb2,Gy2,3)、(Gb2,Gy1,1)、(Gb3,Gy1,1)及(Gb4,Gy1,2)。
特定而言，依據圖121之分配規則，規定端視群組集合資訊(Gb1,Gy2,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy2,3)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之三個碼位元分配至符號位元 群組Gy2(其在錯誤概率上係第二最佳)之三個符號位元；端視群組集合資訊(Gb2,Gy1,1)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元；端視群組集合資訊(Gb3,Gy1,1)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元；且端視群組集合資訊(Gb4,Gy1,2)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之兩個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之兩個符號位元。
圖122圖解說明遵照圖121之分配規則之碼位元之替換之實例。
特定而言，圖122之A圖解說明在其中LDPC碼具有16,200位元之一碼長度N及2/3之一編碼率且調變方法係16QAM且倍數b係2之情形下遵照圖121之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及2/3之一編碼率且調變方法係16QAM且倍數b係2之情形下，解多工器25沿一列方向以4×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(4×2))×(4×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之4×2(=mb)個碼位元b0至b7以使得將碼位元b0至b7分配至2(=b)個符號之4×2(=mb)個符號位元y0至y7，舉例而言，如根據圖121之 分配規則之圖122之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y7；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y3；將碼位元b4分配至符號位元y5；將碼位元b5分配至符號位元y4；將碼位元b6分配至符號位元y1；且將碼位元b7分配至符號位元y0。
圖122之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及2/3之一編碼率且調變方法係16QAM且倍數b係2之情形下遵照圖121之分配規則之碼位元之替換之一第二實例。
根據圖122之B，替換區段32根據圖121之分配規則實施自記憶體31讀出之4×2(=mb)個碼位元b0至b7之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y3；將碼位元b2分配至符號位元y7；將碼位元b3分配至符號位元y2；將碼位元b4分配至符號位元y5；將碼位元b5分配至符號位元y4；將碼位元b6分配至符號位元y0；且 將碼位元b7分配至符號位元y1。
圖123圖解說明在其中LDPC碼具有16,200位元之一碼長度N及3/4之一編碼率且調變方法係16QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之4×2(=mb)個碼位元分組成如圖123之A中所看到之四個碼位元群組Gb1、Gb2、Gb3及Gb4。
在圖123之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1至b4屬於碼位元群組Gb2；碼位元b5屬於碼位元群組Gb3；且碼位元b6及b7屬於碼位元群組Gb4。
在其中調變方法係16QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將4×2(=mb)個符號位元分組成如圖123之B中所看到之兩個符號位元群組Gy1及Gy2。
在圖123之B中，與圖107之B中類似地，符號位元y0、y1、y4及y5屬於符號位元群組Gy1，且符號位元y2、y3、y6及y7屬於符號位元群組Gy2。
圖124圖解說明在其中LDPC碼具有16,200位元之一碼長度N及3/4之一編碼率且調變方法係16QAM且倍數b係2之情形下之一分配規則。
在圖124之分配規則中，規定群組集合資訊(Gb1,Gy2,1)、(Gb2,Gy2,3)、(Gb2,Gy1,1)、(Gb3,Gy1,1)及(Gb4,Gy1,2)。
特定而言，依據圖124之分配規則，規定端視群組集合資訊(Gb1,Gy2,1)，將碼位元群組Gb1(其 在錯誤概率上係最佳的)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy2,3)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之三個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之三個符號位元；端視群組集合資訊(Gb2,Gy1,1)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元；端視群組集合資訊(Gb3,Gy1,1)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元；且端視群組集合資訊(Gb4,Gy1,2)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之兩個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之兩個符號位元。
圖125圖解說明遵照圖124之分配規則之碼位元之替換之實例。
特定而言，圖125之A圖解說明在其中LDPC碼具有16,200位元之一碼長度N及3/4之一編碼率且調變方法係16QAM且倍數b係2之情形下遵照圖124之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及3/4之一編碼率且調變方法係16QAM且倍數b係2之情形下，解多工器25沿一列方向以4×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(4×2))×(4×2)個碼 位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之4×2(=mb)個碼位元b0至b7以使得將碼位元b0至b7分配至2(=b)個符號之4×2(=mb)個符號位元y0至y7，舉例而言，如根據圖124之分配規則之圖125之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y7；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y3；將碼位元b4分配至符號位元y5；將碼位元b5分配至符號位元y4；將碼位元b6分配至符號位元y1；且將碼位元b7分配至符號位元y0。
圖125之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及3/4之一編碼率且調變方法係16QAM且倍數b係2之情形下遵照圖124之分配規則之碼位元之替換之一第二實例。
根據圖125之B，替換區段32根據圖124之分配規則實施自記憶體31讀出之4×2(=mb)個碼位元b0至b7之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y3； 將碼位元b2分配至符號位元y7；將碼位元b3分配至符號位元y2；將碼位元b4分配至符號位元y5；將碼位元b5分配至符號位元y4；將碼位元b6分配至符號位元y0；且將碼位元b7分配至符號位元y1。
圖126圖解說明在其中LDPC碼具有16,200位元之一碼長度N及4/5之一編碼率且調變方法係16QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之4×2(=mb)個碼位元分組成如圖126之A中所看到之三個碼位元群組Gb1、Gb2及Gb3。
在圖126之A中，碼位元b0至b5屬於碼位元群組Gb1；碼位元b6屬於碼位元群組Gb2；且碼位元b7屬於碼位元群組Gb3。
在其中調變方法係16QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將4×2(=mb)個符號位元分組成如圖126之B中所看到之兩個符號位元群組Gy1及Gy2。
在圖126之B中，與圖107之B中類似地，符號位元y0、y1、y4及y5屬於符號位元群組Gy1，且符號位元y2、y3、y6及y7屬於符號位元群組Gy2。
圖127圖解說明在其中LDPC碼具有16,200位元之一碼長度N及4/5之一編碼率且調變方法係16QAM且倍數b係2之情形下之一分配規則。
在圖127之分配規則中，規定群組集合資訊(Gb1,Gy2,4)、(Gb1,Gy1,2)、(Gb2,Gy1,1)及(Gb3,Gy1,1)。
特定而言，依據圖127之分配規則，規定端視群組集合資訊(Gb1,Gy2,4)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之四個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之四個符號位元；端視群組集合資訊(Gb1,Gy1,2)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之兩個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之兩個符號位元。
端視群組集合資訊(Gb2,Gy1,1)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元；且端視群組集合資訊(Gb3,Gy1,1)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元。
圖128圖解說明遵照圖127之分配規則之碼位元之替換之實例。
特定而言，圖128之A圖解說明在其中LDPC碼具有16,200位元之一碼長度N及4/5之一編碼率且調變方法係16QAM且倍數b係2之情形下遵照圖127之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及4/5之一編碼率且調變方法係16QAM且倍數b係2之情形下，解多工器25沿一列方向以4×2(=mb)個位元之一單位讀出寫入於記 憶體31中之沿行方向×列方向之(16,200/(4×2))×(4×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之4×2(=mb)個碼位元b0至b7以使得將碼位元b0至b7分配至2(=b)個符號之4×2(=mb)個符號位元y0至y7，舉例而言，如根據圖127之分配規則之圖128之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y7；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y3；將碼位元b4分配至符號位元y5；將碼位元b5分配至符號位元y4；將碼位元b6分配至符號位元y1；且將碼位元b7分配至符號位元y0。
圖128之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及4/5之一編碼率且調變方法係16QAM且倍數b係2之情形下遵照圖127之分配規則之碼位元之替換之一第二實例。
根據圖128之B，替換區段32根據圖127之分配規則實施自記憶體31讀出之4×2(=mb)個碼位元b0至b7之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y2； 將碼位元b1分配至符號位元y3；將碼位元b2分配至符號位元y6；將碼位元b3分配至符號位元y7；將碼位元b4分配至符號位元y4；將碼位元b5分配至符號位元y5；將碼位元b6分配至符號位元y1；且將碼位元b7分配至符號位元y0。
圖129圖解說明在其中LDPC碼具有16,200位元之一碼長度N及5/6之一編碼率且調變方法係16QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之4×2(=mb)個碼位元分組成如圖129之A中所看到之四個碼位元群組Gb1、Gb2、Gb3及Gb4。
在圖129之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1至b5屬於碼位元群組Gb2；碼位元b6屬於碼位元群組Gb3；且碼位元b7屬於碼位元群組Gb4。
在其中調變方法係16QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將4×2(=mb)個符號位元分組成如圖129之B中所看到之兩個符號位元群組Gy1及Gy2。
在圖129之B中，與圖107之B中類似地，符號位元y0、y1、y4及y5屬於符號位元群組Gy1，且符號位元y2、y3、y6及y7屬於符號位元群組Gy2。
圖130圖解說明在其中LDPC碼具有16,200位元之一碼長度N及5/6之一編碼率且調變方法係16QAM且倍數b係2之情 形下之一分配規則。
在圖130之分配規則中，規定群組集合資訊(Gb1,Gy2,1)、(Gb2,Gy2,3)、(Gb2,Gy1,2)、(Gb3,Gy1,1)及(Gb4,Gy1,1)。
特定而言，依據圖130之分配規則，規定端視群組集合資訊(Gb1,Gy2,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy2,3)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之三個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之三個符號位元；端視群組集合資訊(Gb2,Gy1,2)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之兩個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之兩個符號位元。
端視群組集合資訊(Gb3,Gy1,1)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元；且端視群組集合資訊(Gb4,Gy1,1)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元。
圖131圖解說明遵照圖130之分配規則之碼位元之替換之實例。
特定而言，圖131之A圖解說明在其中LDPC碼具有16,200位元之一碼長度N及5/6之一編碼率且調變方法係 16QAM且倍數b係2之情形下遵照圖130之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及5/6之一編碼率且調變方法係16QAM且倍數b係2之情形下，解多工器25沿一列方向以4×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(4×2))×(4×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之4×2(=mb)個碼位元b0至b7以使得將碼位元b0至b7分配至2(=b)個符號之4×2(=mb)個符號位元y0至y7，舉例而言，如根據圖130之分配規則之圖131之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y7；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y3；將碼位元b4分配至符號位元y5；將碼位元b5分配至符號位元y4；將碼位元b6分配至符號位元y1；且將碼位元b7分配至符號位元y0。
圖131之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及5/6之一編碼率且調變方法係16QAM且倍數b係2之情形下遵照圖130之分配規則之碼位元之替換之一第二 實例。
根據圖131之B，替換區段32根據圖130之分配規則實施自記憶體31讀出之4×2(=mb)個碼位元b0至b7之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y2；將碼位元b2分配至符號位元y3；將碼位元b3分配至符號位元y7；將碼位元b4分配至符號位元y4；將碼位元b5分配至符號位元y5；將碼位元b6分配至符號位元y1；且將碼位元b7分配至符號位元y0。
圖132圖解說明在其中LDPC碼具有16,200位元之一碼長度N及8/9之一編碼率且調變方法係16QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之4×2(=mb)個碼位元分組成如圖132之A中所看到之三個碼位元群組Gb1、Gb2及Gb3。
在圖132之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1至b6屬於碼位元群組Gb2；且碼位元b7屬於碼位元群組Gb3。
在其中調變方法係16QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將4×2(=mb)個符號位元分組成如圖132之B中所看到之兩個符號位元群組Gy1及Gy2。
在圖132之B中，與圖107之B中類似地，符號位元y0、y1、y4及y5屬於符號位元群組Gy1，且符號位元y2、y3、y6及y7屬於符號位元群組Gy2。
圖133圖解說明在其中LDPC碼具有16,200位元之一碼長度N及8/9之一編碼率且調變方法係16QAM且倍數b係2之情形下之一分配規則。
在圖133之分配規則中，規定群組集合資訊(Gb1,Gy2,1)、(Gb2,Gy2,3)、(Gb2,Gy1,3)及(Gb3,Gy1,1)。
特定而言，依據圖133之分配規則，規定端視群組集合資訊(Gb1,Gy2,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy2,3)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之三個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之三個符號位元；端視群組集合資訊(Gb2,Gy1,3)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之三個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之三個符號位元；且端視群組集合資訊(Gb3,Gy1,1)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元。
圖134圖解說明遵照圖133之分配規則之碼位元之替換之實例。
特定而言，圖134之A圖解說明在其中LDPC碼具有 16,200位元之一碼長度N及8/9之一編碼率且調變方法係16QAM且倍數b係2之情形下遵照圖133之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及8/9之一編碼率且調變方法係16QAM且倍數b係2之情形下，解多工器25沿一列方向以4×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(4×2))×(4×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之4×2(=mb)個碼位元b0至b7以使得將碼位元b0至b7分配至2(=b)個符號之4×2(=mb)個符號位元y0至y7，舉例而言，如根據圖133之分配規則之圖134之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y7；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y3；將碼位元b4分配至符號位元y5；將碼位元b5分配至符號位元y4；將碼位元b6分配至符號位元y1；且將碼位元b7分配至符號位元y0。
圖134之B圖解說明在其中LDPC碼具有16,200位元之一碼長度N及8/9之一編碼率且調變方法係16QAM且倍數b係2 之情形下遵照圖133之分配規則之碼位元之替換之一第二實例。
根據圖134之B，替換區段32根據圖133之分配規則實施自記憶體31讀出之4×2(=mb)個碼位元b0至b7之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y2；將碼位元b2分配至符號位元y3；將碼位元b3分配至符號位元y7；將碼位元b4分配至符號位元y4；將碼位元b5分配至符號位元y1；將碼位元b6分配至符號位元y5；且將碼位元b7分配至符號位元y0。
圖135、136、137、138、139、140、141、142、143、144、145、146、147、148、149、150及151圖解說明在其中實施新替換方法之一替換處理且實施當前方法之一替換處理之一情形下之BER(位元錯誤率)之模擬之結果。
特定而言，圖135至圖142圖解說明在採用64QAM作為調變方法之情形下針對具有16,200位元之一碼長度及1/4、1/3、1/2、2/3、3/4、4/5、5/6及8/9之編碼率之LDPC碼實施之BER之模擬結果。
圖143至圖151圖解說明在採用16QAM作為調變方法之情形下針對具有16,200位元之一碼長度及1/4、1/3、2/5、1/2、2/3、3/4、4/5、5/6及8/9之編碼率之LDPC碼實施之 BER之模擬結果。
在圖135至圖151中，倍數係2。
此外，在圖135至圖151中，橫座標軸指示Es /N0 ，其係每一個符號之一信號功率對雜訊功率比，且縱座標軸指示BER。此外，一圓形標記「○」表示在其中實施新替換方法之一替換處理之情形下之BER，且一星號「＊ 」指示在其中實施當前方法之一替換處理之情形下之BER。
注意，當前方法係由DVB-T.2規定之替換。
自圖135至圖151，可認識到，關於新替換方法之替換處理，與當前方法之替換處理相比，通常或在每一個符號之信號功率對雜訊功率比Es /N0 高於某一位準之一區域中改良BER，且因此，改良對一錯誤之可抗性質。
此處，對於替換區段32之替換處理中之一LDPC碼之碼位元之替換方法，或換言之，對於一LDPC碼之碼位元與表示一符號之符號位元之間的一分配型樣，可針對不同編碼率之LDPC碼中之每一者採用供專用之一型樣。注意，此一應用型樣在下文中稱為位元分配型樣。
然而，若針對不同編碼率之個別LDPC碼採用供專用之位元分配型樣，則可將大量位元分配型樣併入至傳輸裝置11中。此外，在不同編碼率之不同LDPC碼之間，實施一位元分配型樣之改變或更換。
另一方面，上文中參考圖81至圖134闡述之替換處理可減少欲併入至傳輸裝置11中之位元分配型樣。
特定而言，在其中碼長度N係16,200位元且調變方法係 64QAM之情形下，僅需藉由採用以下操作將三個不同位元分配型樣併入至傳輸裝置11中：對於1/4及1/3之編碼率之LDPC碼，採用使得將碼位元b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11分別分配至符號位元y11、y10、y2、y3、y4、y5、y6、y7、y8、y9、y1、y0之一位元分配型樣，如圖83及圖86之A中所圖解說明；對於1/2、2/3、3/4、4/5、5/6及8/9之編碼率之LDPC碼，採用使得將碼位元b0至b11分別分配至符號位元y11、y10、y2、y4、y3、y5、y6、y7、y8、y9、y1、y0之一位元分配型樣，如圖90、94、97、100、103及106之A中所圖解說明；及對於2/5及3/5之編碼率之LDPC碼，採用使得將碼位元b0至b11分別分配至符號位元y11、y7、y3、y10、y6、y2、y9、y5、y1、y8、y4、y0之一位元分配型樣，如圖87及圖91中所圖解說明。
另一方面，在其中碼長度N係16,200位元且調變方法係16QAM之情形下，僅需藉由以下操作將四個不同位元分配型樣併入至傳輸裝置11中：對於1/4及1/3之編碼率之LDPC碼，採用使得將碼位元b0至b7分別分配至符號位元y6、y7、y2、y5、y4、y3、y1、y0之一位元分配型樣，如圖109及圖112中所圖解說明；對於2/5之編碼率之一LDPC碼，採用使得將碼位元b0至b7分別分配至符號位元y6、y7、y4、y3、y5、y2、y1、y0 之一位元分配型樣，如圖115中所圖解說明；對於1/2、2/3、3/4、4/5、5/6及8/9之編碼率之LDPC碼，採用使得將碼位元b0至b7分別分配至符號位元y6、y7、y2、y3、y5、y4、y1、y0之一位元分配型樣，如圖118、122、125、128、131及134之A中所圖解說明；及對於3/5之編碼率之一LDPC碼，採用使得將碼位元b0至b7分別分配至符號位元y6、y7、y4、y3、y5、y2、y1、y0之一位元分配型樣，如圖119中所圖解說明；注意，雖然在本實施例中，為方便說明起見，解多工器25中之替換區段32針對自記憶體31讀出之碼位元實施一替換處理，但可藉由控制將碼位元寫入至記憶體31中或自記憶體31讀出碼位元來實施該替換。
換言之，舉例而言，可藉由控制欲自其讀出碼位元之位址(即，讀取位址)來實施替換處理，以使得在替換之後以碼位元之次序實施自記憶體31讀出碼位元。
圖152展示圖7中所展示之接收裝置12之一組態之一實例。
一OFDM處理區段(OFDM操作)151自圖7中所展示之傳輸裝置11接收一OFDM信號且基於所接收之OFDM信號實施一信號處理。將藉由實施信號處理之OFDM處理區段151獲得之資料或符號供應至一訊框管理區段(訊框管理)152。
訊框管理區段152實施由自OFDM處理區段151供應至其之符號組態之一訊框之一處理(即，訊框解譯)且將藉由該 處理獲得之物件資料之符號及發信號之符號分別供應至頻率解交錯器161及153。
頻率解交錯器153實施來自用於每一符號之訊框管理區段152之符號之頻率解交錯且將該處理之一結果供應至一QAM解碼器154。
QAM解碼器154實施來自頻率解交錯器153之符號(其安置於信號點處)之解映射(即，信號點安置解碼)以實施二次解調變。然後，QAM解碼器154將由於解調變而獲得之資料(即，一LDPC碼)供應至一LDPC解碼器155。
LDPC解碼器155實施來自QAM解碼器154之LDPC碼之LDPC解碼且將藉由解碼獲得之LDPC物件資料(此處係一BCH碼)供應至一BCH解碼器156。
BCH解碼器156實施來自LDPC解碼器155之LDPC物件資料之BCH解碼且輸出藉由解碼獲得之一發信號。
另一方面，頻率解交錯器161實施來自用於每一符號之訊框管理區段152之符號之頻率解交錯且將頻率解交錯之一結果供應至一MISO/MIMO解碼器162。
MISO/MIMO解碼器162實施來自頻率解交錯器161之資料或符號之空間-時間解碼且將空間-時間解碼之一結果供應至一時間解交錯器163。
時間解交錯器163實施來自用於每一符號之MISO/MIMO解碼器162之資料或符號之時間解交錯且將時間解交錯之一結果供應至一QAM解碼器164。
QAM解碼器164實施來自時間解交錯器163之符號(其安 置於信號點處)之解映射(即，信號點安置解碼)以實施二次解調變且然後將藉由解調變獲得之資料或符號供應至一位元解交錯器165。
位元解交錯器165實施來自QAM解碼器164之資料或符號之位元解交錯且將藉由位元解交錯獲得之一LDPC碼供應至一LDPC解碼器166。
LDPC解碼器166實施來自位元解交錯器165之LDPC碼之LDPC解碼且將藉由解碼獲得之LDPC物件資料(此處係一BCH碼)供應至一BCH解碼器167。
BCH解碼器167實施來自LDPC解碼器155之LDPC物件資料之BCH解碼且將藉由解碼獲得之資料供應至一BB解擾碼器168。
BB解擾碼器168針對來自BCH解碼器167之資料實施一能量解散佈處理且將藉由該處理獲得之資料供應至一空值刪除區段169。
空值刪除區段169自來自BB解擾碼器168之資料刪除由圖8中之填補器112插入之空值且將所得資料供應至一解多工器170。
解多工器170分離以來自空值刪除區段169之資料多工之一或多個串流或物件資料且輸出所得資料作為輸出串流。
圖153展示圖152中所展示之位元解交錯器165之一組態之一實例。
位元解交錯器165包含一多工器(MUX)54及一行扭轉解交錯器55且實施來自圖152中所展示之QAM解碼器164之符 號之符號位元之解交錯(特定而言，位元解交錯)。
特定而言，多工器54針對來自QAM解碼器164之符號之符號位元實施對應於由圖9中所展示之解多工器25實施之替換處理之一反向替換處理(其係反向於替換處理之一處理)，即，用於將藉由替換處理替換之一LDPC碼之碼位元或符號位元之位置返回至其原始位元之一反向替換處理，且將一所得LDPC碼供應至行扭轉解交錯器55。
行扭轉解交錯器55針對來自多工器54之LDPC碼實施對應於作為由圖9中所展示之行扭轉解交錯器24實施之一替換處理之行扭轉解交錯之行扭轉解交錯(其係反向於行扭轉解交錯之一處理)，即，舉例而言作為用於將已藉由作為替換處理之行扭轉解交錯變化其順序之LDPC碼之碼位元之順序返回至該等碼位元之原始順序之一反向替換處理之行扭轉解交錯。
特定而言，行扭轉解交錯器55將LDPC碼之碼位元寫入至以類似於圖24中所展示之記憶體31等之方式組態之用於解交錯之一記憶體中及自該記憶體讀出LDPC碼之碼位元以實施行扭轉解交錯。
然而，行扭轉解交錯器55在自記憶體31讀出碼位元作為一寫入位址時使用一讀取位址沿解交錯記憶體之一列方向實施碼位元之寫入。此外，在將碼位元寫入至記憶體31中作為一讀取位址時使用一寫入位址沿解交錯記憶體之一行方向實施碼位元之讀出。
將藉由行扭轉解交錯獲得之LDPC碼自行扭轉解交錯器 55供應至LDPC解碼器166。
儘管自QAM解碼器164供應至位元解交錯器165之LDPC碼處於其中已因此依次實施同位交錯、行扭轉交錯及替換處理之狀態中，但位元解交錯器165僅實施對應於替換處理之反向替換處理及對應於行扭轉交錯之行扭轉解交錯。因此，不實施對應於同位交錯之同位解交錯(其係反向於同位交錯之一處理)，即，用於將已藉由同位交錯變化其配置之LDPC碼之碼位元返回至原始配置之碼位元之同位解交錯。
因此，將已實施反向替換處理及行扭轉解交錯但未實施同位解交錯之LDPC碼自位元解交錯器165(特定而言，自其之行扭轉解交錯器55)供應至LDPC解碼器166。
LDPC解碼器166使用藉由針對用於圖8中所展示之LDPC編碼器115之LDPC寫碼之同位檢查矩陣H至少實施對應於同位交錯之行替換而獲得之一轉換同位檢查矩陣來實施來自位元解交錯器165之LDPC碼之LDPC解碼。然後，LDPC解碼器166輸出所得資料作為LDPC物件資料之一解碼結果。
圖154圖解說明由圖153中所展示之QAM解碼器164、位元解交錯器165及LDPC解碼器166實施之一處理。
參考圖154，在步驟S111處，QAM解碼器164實施自時間解交錯器163映射至一信號點之一符號之解映射以實施二次解調變且將所得符號供應至位元解交錯器165。然後，該處理進行至步驟S112。
在步驟S112處，位元解交錯器165實施來自QAM解碼器164之符號之符號位元之解交錯(即，位元解交錯)。然後，該處理進行至步驟S113。
更特定而言，在步驟S112處，在位元解交錯器165中，多工器54針對來自QAM解碼器164之符號之符號位元實施一反向替換處理且將藉由該處理獲得之一LDPC碼之碼位元供應至行扭轉解交錯器55。
行扭轉解交錯器55針對來自多工器54之LDPC碼實施行扭轉解交錯且將一所得LDPC碼供應至LDPC解碼器166。
在步驟S113處，LDPC解碼器166使用藉由針對用於圖8中所展示之LDPC編碼器115之LDPC寫碼之同位檢查矩陣H至少實施對應於同位交錯之行替換而獲得之一轉換同位檢查矩陣來實施來自行扭轉解交錯器55之LDPC碼之LDPC解碼。然後，LDPC解碼器166將藉由LDPC物件資料之解碼所得之資料供應至BCH解碼器167。
注意，亦在圖153中，與圖9之情形下類似地，為方便說明起見，彼此獨立地組態用於實施反向替換處理之多工器54及用於實施行扭轉解交錯之行扭轉解交錯器55。然而，可彼此整體地組態多工器54及行扭轉解交錯器55。
此外，在不由圖9之位元交錯器116實施行扭轉交錯之情形下，不需要在圖153中所展示之位元解交錯器165中提供行扭轉解交錯器55。
現在，進一步闡述由圖152之LDPC解碼器166實施之LDPC解碼。
如上文中所闡述，圖152中所展示之LDPC解碼器166使用藉由針對用於圖8中所展示之LDPC編碼器115之LDPC編碼之同位檢查矩陣H至少實施對應於同位交錯之行替換而獲得之一轉換同位檢查矩陣來實施一LDPC碼(已針對其實施反向替換處理及行扭轉解交錯但未實施同位解交錯且已將其自行扭轉解交錯器55傳輸)之LDPC解碼。
先前已提出LDPC解碼，其係使用一轉換同位檢查矩陣來實施以使得可將一操作頻率抑制至其中可在抑制電路規模之同時充分地實施該LDPC解碼之一範圍(舉例而言，係指日本專利特許公開案第2004-343170號)。
因此，首先參考圖155至圖158闡述使用一轉換同位檢查矩陣且預先提出之LDPC解碼。
圖155圖解說明具有90之一碼長度N及2/3之一編碼率之一LDPC碼之一同位檢查矩陣H之一實例。
注意，在圖155中，0由一句點「.」表示。類似地，此亦適用於下文中參考之圖156及圖157。
參考圖155，在所圖解說明之同位檢查矩陣H中，同位矩陣組態成一階梯結構。
圖156展示藉由針對圖155中所展示之同位檢查矩陣H實施下文給出之一表達式(11)之列替換及一表達式(12)之行替換而獲得之一同位檢查矩陣H'。
列替換：第6s+t+1列→第5t+s+1列………(11)
行替換：第6x+y+61行→第5y+x+61行………(12) 其中s、t、x及y分別表示0◆s<5、0◆t<6、0◆x<5及0◆t<6之 範圍內之整數。
根據表達式(11)之列替換，以如下方式實施替換。舉例而言，將其編號除以6指示一餘數1之第1、第7、第13、第19及第25列分別替換成第1、第2、第3、第4及第5列，且將其編號除以6指示一餘數2之第2、第8、第14、第20及第26列分別替換成第6、第7、第8、第9及第10列。
同時，根據表達式(12)之行替換，以如下方式實施替換。舉例而言，將關於第61行(同位矩陣)之後的行其編號除以6指示一餘數1之第61、第67、第73、第79及第85列分別替換成第61、第62、第63、第64及第65列，且將其編號除以6指示一餘數2之第62、第68、第74、第80及第86列分別替換成第66、第67、第68、第69及第70列。
藉由以此方式實施圖155之同位檢查矩陣H之列及行之替換而獲得之矩陣係圖156之同位檢查矩陣H'。
即使實施同位檢查矩陣H之列替換，此亦不對LDPC碼之碼位元之配置具有一影響。
此外，當資訊長度K係60、循環結構之單位行數目P係5且同位長度M(此處係30)之除數q(=M/P)係6時，表達式(12)之行替換對應於將第K+qx+y+1碼位元交錯至第K+Py+x+1碼位元之位置之同位交錯。
若將圖156中所展示之同位檢查矩陣(下文中適合地稱為替換同位檢查矩陣)H'乘以藉由針對圖155中所展示之同位檢查矩陣(下文中適合地稱為原始同位檢查矩陣)H之LDPC碼實施與表達式(12)相同之替換而獲得之一結果，則輸出 一0向量。特定而言，若藉由針對作為原始同位檢查矩陣H之LDPC碼(一個碼字)之一列向量c實施表達式(12)之行替換而獲得之一列向量由c'表示，則依據同位檢查矩陣之性質，HcT 變為一0向量。因此，H'c'T 亦自然地變為一0向量。
依據上述內容，圖156中所展示之轉換同位檢查矩陣H'係藉由針對原始同位檢查矩陣H之一LDPC碼c實施表達式(12)之行替換而獲得之一LDPC碼c'之一同位檢查矩陣。
因此，若針對原始同位檢查矩陣H之LDPC碼c實施表達式(12)之行替換且使用圖156之轉換同位檢查矩陣H'解碼行替換之後的LDPC碼c'(即，解碼LDPC)且然後針對該解碼之一結果實施表達式(12)之行替換之反向替換，則可獲得類似於在其中使用同位檢查矩陣H解碼原始同位檢查矩陣H之LDPC碼之情形下的解碼結果之一解碼結果。
圖157圖解說明其中在5×5元素之一矩陣之若干單位之間提供一空間的圖156之轉換同位檢查矩陣H'。
參考圖157，轉換同位檢查矩陣H'由以下各矩陣之一組合表示：5×5元素之單位矩陣、其中將一單位矩陣之1中之一或多者替換成0之矩陣(下文中適合地稱為準單位矩陣)、藉由針對該等單位矩陣或該等準單位矩陣實施循環移位而獲得之矩陣(下文中適合地稱為移位矩陣)、該等單位矩陣、準單位矩陣或移位矩陣中之兩者或兩者以上之總和(下文中適合地稱為總和矩陣)及5×5元素0之單位矩陣。
圖157中所展示之轉換同位檢查矩陣H'可由5×5元素之單 位矩陣、準單位矩陣、移位矩陣、總和矩陣及「0」矩陣組態。此處，組態轉換同位檢查矩陣H'之5×5元素之矩陣在下文中適合地稱為組件矩陣。
同時實施檢查節點算術運算及可變節點算術運算之P個運算之一架構可用於由一同位檢查矩陣(其由P×P元素之一組件矩陣表示)表示之一LDPC碼之解碼。
圖158展示用於實施如上文所闡述之此解碼之一解碼裝置之一組態之一實例。
特定而言，圖158展示用於使用藉由針對圖155之原始同位檢查矩陣H至少實施表達式(12)之行替換而獲得的圖157之轉換同位檢查矩陣H'來實施LDPC碼之解碼之一解碼裝置之一組態之一實例。
圖158之解碼裝置由以下各項組態：一邊緣資料儲存記憶體300，其由六個FIFO 3001 至3006 組態；一選擇器301，其用於選擇FIFO 3001 至3006 ；一檢查節點計算區段302；兩個循環移位電路303及308；一邊緣資料儲存記憶體304，其由18個FIFO 3041 至30418 組態；一選擇器305，其用於選擇FIFO 3041 至30418 ；一接收資料記憶體306，其用於儲存接收資訊；一可變節點計算區段307；一解碼字計算區段309；一接收資料重新配置區段310；及一經解碼資料重新配置區段311。
首先，闡述將資料儲存至邊緣資料儲存記憶體300及304中之一方法。
邊緣資料儲存記憶體300由六個FIFO 3001 或3006 組態， FIFO 3001 或3006 之數目等於藉由將圖157中所展示之轉換同位檢查矩陣H之列數目30除以組件矩陣之列數目5而獲得之一數目。FIFO 300y (y=1、2、...、6)由複數個儲存區域級組態，且可自該儲存區域之每一級讀出對應於等於組件矩陣之列及行之數目的五個邊緣之訊息且可將該等訊息寫入至該儲存區域之每一級中。此外，FIFO 300y 之儲存區域之級之數目係9，其係沿圖157中所展示之轉換同位檢查矩陣之列方向之「1」(漢明權數)之一最大數目。
對應於圖157中所圖解說明之轉換同位檢查矩陣H'之第一至第五列中之1之位置之資料(即，來自可變節點之訊息vi )係以其中其被向右包裝成所有列之形式(即，以其中忽略0之形式)儲存至FIFO 3001 中。特定而言，若第j列之第i行表示為(j,i)，則在FIFO 3001 之第一級之儲存區域中，儲存自(1,1)至(5,5)之轉換同位檢查矩陣H'之5×5元素之一單位矩陣之1之位置之資料。在第二級之儲存區域中，儲存對應於轉換同位檢查矩陣H'之自(1,21)至(5,25)之元素之一移位矩陣(即，藉由將5×5元素之單位矩陣沿向右方向循環移位三個元素之一距離而獲得之一移位矩陣)之1之位置之資料。此外，在第三至第八級之儲存區域中，類似地以轉換同位檢查矩陣H'之一對應關係儲存資料。然後，在第九級之儲存區域中，儲存對應於自(1,86)至(5,90)之轉換同位檢查矩陣H'之元素之一移位矩陣(即，藉由在將單位矩陣之第一列中之1替換成0之後將5×5元素之單位矩陣向左循環移位一個元素距離而獲得之一移位矩陣)之1之位 置之資料。
在FIFO 3002 中，儲存對應於圖157中所圖解說明之轉換同位檢查矩陣H'之第六至第十列中之1之位置之資料。特定而言，在FIFO 3002 之第一級之儲存區域中，儲存對應於組態自(6,1)至(10,5)之轉換同位檢查矩陣H'之元素之一總和矩陣(即，係藉由將5×5元素之一單位矩陣向右循環移位一元素距離而獲得之一第一移位矩陣與藉由將5×5元素之單位矩陣向右循環移位兩元素距離而獲得之一第二移位矩陣之總和的總和矩陣)之第一移位矩陣之1之位置之資料。
特定而言，在以具有1之一權數之P×P個元素之一單位矩陣、等效於將其1中之一或多者轉換成0之P×P個元素之一單位矩陣之一準單位矩陣及等效於經循環移位之一單位矩陣或一準單位矩陣之一移位矩陣中之複數個矩陣之一總和之形式表示具有2或2以上之一權數之一組件矩陣之情形下，將對應於具有1之權數之單位矩陣、準單位矩陣或移位矩陣之1之位置之資料(即，對應於屬於單位矩陣、準單位矩陣或移位矩陣之一邊緣之一訊息)儲存至同一位址中，即，儲存至FIFO 3001 至3006 中之同一者中。
此外，以與轉換同位檢查矩陣H'相關聯之一關係將資料儲存至第三至第九級儲存區域中。
此外，類似地，以與轉換同位檢查矩陣H'相關聯之一關係將資料儲存至FIFO 3003 至3006 中。
邊緣資料儲存記憶體304由18個FIFO 3041 至30418 組態， FIFO 3041 至30418 之數目等於轉換同位檢查矩陣H'之行數目90除以組件矩陣之行數目時之商。FIFO 304x (x=1、2、...、18)由複數個儲存區域級組態，可同時自該複數個儲存區域級中之每一者讀出對應於五個邊緣(其對應於轉換同位檢查矩陣H'之列數目及行數目)之訊息且將該等訊息寫入至該複數個儲存區域級中之每一者中。
對應於來自圖157中所圖解說明之轉換同位檢查矩陣H'之第一至第五行之1之位置之資料(即，來自可變節點之訊息vi )係以其中其被沿垂直方向包裝成行(或換言之，其中忽略0)之形式儲存至FIFO 3041 中。特定而言，將對應於自(1,1)至(5,5)之轉換同位檢查矩陣H'之5×5元素之單位矩陣之1之位置之資料儲存至FIFO 3041 之第一級儲存區域中。將對應於組態自(6,1)至(10,5)之轉換同位檢查矩陣H'之元素之一總和矩陣(即，係藉由將5×5元素之單位矩陣向右循環移位一個元素距離而獲得之一第一移位矩陣與藉由將該單位矩陣向右循環移位兩個元素距離而獲得之一第二移位矩陣之一總和矩陣)之第一移位矩陣之1之位置之資料儲存至第二級儲存區域中。此外，將對應於組態自(6,1)至(10,5)之轉換同位檢查矩陣H'之元素之總和矩陣之第二移位矩陣之1之位置之資料儲存至第三級儲存區域中。
特定而言，在以具有1之一權數之P×P個元素之一單位矩陣、等效於將其1中之一或多者轉換成0之P×P個元素之一單位矩陣之一準單位矩陣及等效於經循環移位之一單位矩陣或一準單位矩陣之一移位矩陣中之複數個矩陣之一總和 之形式表示具有2或2以上之一權數之一組件矩陣之情形下，將對應於具有1之權數之單位矩陣、準單位矩陣或移位矩陣之1之位置之資料(即，對應於屬於單位矩陣、準單位矩陣或移位矩陣之一邊緣之一訊息)儲存至同一位址中，即，儲存至FIFO 3041 至30418 中之同一者中。
此外，以與轉換同位檢查矩陣H'相關聯之一關係將資料儲存至第四及第五級儲存區域中。FIFO 3001 之儲存區域之級數目係5，其係沿一列方向沿轉換同位檢查矩陣H'之第一至第五行之1之數目(或換言之，漢明權數)之最大值。
此外，FIFO 3042 及3043 以與轉換同位檢查矩陣H'相關聯之一關係儲存資料，且其長度或級數目係5。此外，類似地FIFO 3044 至30412 以與轉換同位檢查矩陣H'相關聯之一關係儲存資料，且其長度係3。此外，類似地，FIFO 30413 至30418 以與轉換同位檢查矩陣H'相關聯之一關係儲存資料，且其長度係2。
現在，闡述圖158之解碼裝置之操作。
參考圖158，邊緣資料儲存記憶體300包含六個FIFO 3001 至3006 。邊緣資料儲存記憶體300根據表示自循環移位電路308供應至其之五個訊息D311屬於轉換同位檢查矩陣H'之哪個列之資訊或矩陣資料D312而自FIFO 3001 至3006 當中選擇欲將資料儲存至其中之一FIFO。然後，邊緣資料儲存記憶體300將五個訊息D311依次共同地儲存至選定FIFO中。另一方面，當欲讀出資料時，邊緣資料儲存記憶體300自FIFO 3001 依次讀出五個訊息D3001 且在隨後級處將 訊息D3001 供應至選擇器301。在自FIFO 3001 讀出訊息之後，邊緣資料儲存記憶體300亦自FIFO 3002 至3006 依次讀出訊息且將該等訊息供應至選擇器301。
選擇器301自當前自其讀出資料之FIFO 3001 至3006 中之彼FIFO選擇五個訊息且將該等訊息(如訊息D302)供應至檢查節點計算區段302。
檢查節點計算區段302由五個檢查節點計算器3021 至3025 組態。檢查節點計算區段302使用訊息D302(即，透過選擇器301自檢查節點計算器3021 至3025 連續供應至其之訊息D3021 至D3025 ，其係表達式(7)之訊息vi )，以根據表達式(7)實施檢查節點算術運算。檢查節點計算區段302將五個訊息D303(即，藉由檢查節點算術運算獲得之訊息D3031 至D3035 ，即，表達式(7)之訊息ui )供應至循環移位電路303。
循環移位電路303基於資訊D305(即，矩陣資料，其由已將對應邊緣自轉換同位檢查矩陣H'中之原始單位矩陣循環移位多少個循環來表示)循環地移位由檢查節點計算區段302判定之五個訊息D3031 至D3035 。循環移位電路303將循環移位之一結果(如訊息D304)供應至邊緣資料儲存記憶體304。
邊緣資料儲存記憶體304由18個FIFO 3041 至30418 組態。邊緣資料儲存記憶體304根據表示自循環移位電路308供應器其之五個訊息D304屬於轉換同位檢查矩陣H'之哪個列之資訊D305而選擇FIFO 3041 至30418 中之欲將資料儲存至其 中之一個FIFO。然後，邊緣資料儲存記憶體304將五個訊息D304依次共同地儲存至選定FIFO中。另一方面，當欲讀出資料時，邊緣資料儲存記憶體304自FIFO 3001 讀出五個訊息D3061 且在隨後級處將五個訊息D3061 供應至選擇器305。在自FIFO 3041 讀出資料達到一末端之後，邊緣資料儲存記憶體304自FIFO 3042 至30418 依次讀出訊息且將所讀出之訊息供應至選擇器305。
選擇器305自當前根據一選擇信號D307自其讀出資料之FIFO 3041 至30418 中之彼FIFO選擇五個訊息，且將該五個訊息(如訊息D308)供應至可變節點計算區段307及解碼字計算區段309。
另一方面，接收資料重新配置區段310實施表達式(12)之行替換以重新配置透過一通信路徑接收之一LDPC碼D313且將所得資料(如接收資料D314)供應至接收資料記憶體306。接收資料記憶體306依據自接收資料重新配置區段310供應之接收資料D314計算且儲存一接收LLR(即，一對數概似比)且將五個此等接收LLR(如接收值D309)共同地供應至可變節點計算區段307及解碼字計算區段309。
可變節點計算區段307由五個可變節點計算器3071 至3075 組態。可變節點計算區段307使用訊息D308(即，透過選擇器305供應至其之訊息D3081 至D3085 及表達式(1)之訊息uj )及自接收資料記憶體306供應至其之五個接收值D309(即，表達式(1)之接收值u0i )以根據表達式(1)實施可變節點算術運算。然後，可變節點計算區段307將訊息D310(即，藉由 算術運算獲得之訊息D3101 至D3105 及表達式(1)之訊息vi )供應至循環移位電路308。
循環移位電路308基於由將對應邊緣自轉換同位檢查矩陣H'中之原始單位矩陣之彼等循環移位多少個循環表示之資訊而循環地移位由可變節點計算區段307計算之訊息D3101 至D3105 。然後，循環移位電路308將循環移位之一結果(如訊息D311)供應至邊緣資料儲存記憶體300。
可藉由實施藉由一個循環進行之上述運算序列來實施一LDPC碼之一次解碼。在圖158中所展示之解碼裝置實施一LDPC碼之預定數目次解碼之後，藉由解碼字計算區段309及一解碼資料重新配置區段311判定一最後解碼結果且將該最後解碼結果自解碼字計算區段309及解碼資料重新配置區段311輸出。
特定而言，解碼字計算區段309由五個解碼字計算器3091 至3095 組態。解碼字計算區段309使用五個訊息D308(即，自選擇器305輸出之訊息D3081 至D3085 及表達式(5)之訊息uj )及自接收資料記憶體306供應至其之五個接收值D309(即，表達式(5)之接收值u01 )以根據表達式(5)計算一解碼結果(即，一經解碼字)作為複數個數目次解碼之一最後級。然後，解碼字計算區段309將藉由該計算獲得之經解碼資料D315供應至解碼資料重新配置區段311。
解碼資料重新配置區段311針對自解碼字計算區段309供應至其之經解碼資料D315實施表達式(12)之行替換之反向替換以重新配置經解碼資料D315之次序且輸出經重新配置 次序之經解碼資料D315作為一最後解碼結果D316。
以此方式，針對一同位檢查矩陣(即，針對一原始同位檢查矩陣)實施列替換及行替換中之一者或兩者以將該同位檢查矩陣轉換成另一同位檢查矩陣，即，轉換成一轉換同位檢查矩陣，其可由組件矩陣之一組合表示，特定而言由P×P個元素之單位矩陣、等效於其中將1之一或多個元素之至改變至0之單位矩陣之準單位矩陣、藉由循環移位該等單位矩陣或準單位矩陣獲得之移位矩陣、該等單位矩陣、準單位矩陣或移位矩陣之總和矩陣或P×P個元素之0矩陣之一組合表示。此轉換使得可採用同時實施檢查節點算術運算及可變節點算術運算之P個運算之一架構來實施一LDPC碼之解碼。因此，藉由同時實施節點算術運算之P個運算，可將運算頻率抑制在一範圍內，在該範圍內運算頻率可實施大量重複性解碼運算。
類似於圖158中所展示之解碼裝置，組態圖152中所展示之接收裝置12之LDPC解碼器166同時實施檢查節點算術運算及可變節點運算之P個運算以實施LDPC解碼。
特定而言，為簡化說明，假定自組態圖8中所展示之傳輸裝置11之LDPC編碼器115輸出之一LDPC之一同位檢查矩陣係(舉例而言)圖155中所圖解說明之同位檢查矩陣H，其中該同位矩陣具有一階梯結構。在此例項中，傳輸裝置11之同位交錯器23實施將第K+qx+y+1碼位元交錯至第K+Py+x+1碼位元之位置之同位交錯，同時將資訊長度K設定至60且將循環結構之單位行數目P設定至5且將同位長度 M之除數q(=M/P)設定至6。
由於此同位交錯對應於如上文中所闡述之表達式(12)之行替換，因此LDPC解碼器166不需實施表達式(12)之行替換。
因此，在圖152中所展示之接收裝置12中，將處於其中不實施同位解交錯之一狀態中(即，處於其中實施表達式(12)之行替換之一狀態中，如上文中所闡述)之一LDPC碼自行扭轉解交錯器55供應至LDPC解碼器166。LDPC解碼器166實施類似於圖158中所展示之解碼裝置之處理之一處理，除不實施表達式(12)之行替換以外。
圖159展示圖152中所展示之LDPC解碼器166之一組態之一實例。
參考圖159，LDPC解碼器166類似於圖158中所展示之解碼裝置地組態(除其不包含圖158中所展示之接收資料重新配置區段310以外)且實施類似於圖158之解碼裝置之處理之一處理(不實施表達式(12)之行替換以外)。因此，本文中省略對LDPC解碼器166之組態及處理之重疊說明以避免冗餘。
由於LDPC解碼器166可經組態而不以此方式提供接收資料重新配置區段310，因此與圖158中所展示之解碼裝置相比，其可在電路規模上減小。
注意，雖然在上文參考圖155至圖159給出之說明中，為方便說明起見闡述LDPC碼之碼長度N係90、資訊長度K係60、循環結構之單位行數目P(其係組件矩陣之列數目及行 數目)係5且同位長度M之除數q(=M/P)係6，但碼長度N、資訊長度K、循環結構之單位行數目P及除數q(=M/P)不限於上文給出之特定值。
特定而言，在圖8中所展示之傳輸裝置11中，LDPC編碼器115輸出其中碼長度N係64,800、16,200或諸如此類、資訊長度K係N-Pq(=N-M)、循環結構之單位行數目P係360且量度q係M/P之一LDPC碼。然而，圖159中所展示之LDPC解碼器166亦可適用於其中針對如剛剛闡述之此一LDPC碼同時實施檢查節點算術運算及可變節點算術運算中之P個運算以實施LDPC解碼之一情形。
圖160圖解說明組態圖153中所展示之位元解交錯器165之多工器54之一處理。
特定而言，圖160之A展示多工器54之一功能組態之一實例。
參考圖160之A，多工器54由一反向替換區段1001及一記憶體1002組態。
多工器54在前一級處針對自QAM解碼器164供應至其之一符號之符號位元實施對應於由傳輸裝置11之解多工器25實施之替換處理之一反向替換處理，即，反向於替換處理之一處理，或換言之，返回已藉由替換處理替換之一LDPC碼之碼位元或符號位元之位置之一反向替換處理。然後，多工器54在隨後級處將藉由反向替換處理獲得之一LDPC處理供應至行扭轉解交錯器55。
特定而言，在多工器54中，將連續b個符號之一單位之 mb個符號位元y0 、y1 、...、ymb-1 供應至反向替換區段1001。
反向替換區段1001實施將mb個符號位元y0 至ymb-1 之順序返回至原始mb個碼位元b0 、b1 、...、bmb-1 之順序(即，返回至實施組態傳輸裝置11側之解多工器25之替換區段32之替換之前的碼位元bo 至bmb-1 之順序)之反向替換。反向替換區段1001輸出藉由反向替換獲得之mb個碼位元b0 至bmb-1 。
類似於組態傳輸裝置11側上之解多工器25之記憶體31，記憶體1002具有用於沿一列方向或水平方向儲存mb個位元且沿一行方向或垂直方向儲存N/mb個位元之一儲存能力。換言之，記憶體1002由用於儲存N/mb個位元之mb個行組態。
然而，注意，記憶體1002實施沿其中實施自傳輸裝置11之解多工器25之記憶體31讀出碼位元之一方向自反向替換區段1001輸出之一LDPC碼之碼位元之寫入，且實施沿其中實施將碼位元寫入至記憶體31中之一方向寫入於記憶體1002中之碼位元之讀出。
特定而言，接收裝置12之多工器54沿一列方向以mb個位元之一單位寫入自反向替換區段1001輸出之LDPC碼之碼位元且沿一列方向自記憶體1002之第一列朝向一下部列連續地實施此寫入，如圖160之A中所看到。
然後，當一個碼長度之碼位元之寫入達到一末端時，多工器54沿一行方向自記憶體1002讀出碼位元且在隨後級處將所讀出之碼位元供應至行扭轉解交錯器55。
圖160之B圖解說明自記憶體1002讀出碼位元。
多工器54沿自組態記憶體1002之每一行之頂部向下之一方向(即，沿一行方向)讀出一LDPC碼之碼位元且沿自最左側行向右之一方向實施此讀出。
圖161圖解說明組態圖153中所展示之位元解交錯器165之行扭轉解交錯器55之一處理。
特定而言，圖161展示多工器54之記憶體1002之一組態之一實例。
參考圖161，記憶體1002具有用於沿一行方向或垂直方向儲存mb個位元且沿一列方向或水平方向儲存N/mb個位元之一儲存能力且由mb個行組態。
行扭轉解交錯器55沿一列方向將一LDPC碼之碼位元寫入至記憶體1002中且在沿一行方向讀出碼位元時控制開始位置以實施行扭轉解交錯。
特定而言，行扭轉解交錯器55適合地改變其中針對複數個行中之每一者開始碼位元之讀出之讀出開始位置以實施將藉由行扭轉交錯重新配置之碼位元之順序返回至原始順序之一反向重新配置處理。
圖161展示在其中調變方法係16QAM且倍數b係1之情形下記憶體1002之一組態之一實例。因此，一個符號之同位長度M係四個位元，且記憶體1002由四(=mb)個行組態。
行扭轉解交錯器55替代多工器54沿自頂部列向下之一方向實施沿一列方向將自反向替換區段1001輸出之一LDPC碼之碼位元連續地寫入至記憶體1002之列中。
然後，在一個碼長度之碼位元之寫入達到一末端時，行扭轉解交錯器55沿一向下或行方向以記憶體1002之頂部開始自一行讀出碼位元且沿自最左側行向右之一方向實施自該等行之此讀出。
然而，注意，行扭轉解交錯器55實施自記憶體1002讀出碼位元，從而將傳輸裝置11側之行扭轉交錯器24寫入碼位元時之寫入開始位置設定為碼位元之讀出開始位置。
特定而言，若每一行之頂部位置之位址由0表示且沿行方向之位置之位址由一上升次序之整數表示，則在調變方法係16QAM且倍數b係1之情形下，行扭轉解交錯器55將最左側行之讀出開始位置設定至位址0之一位置。此外，行扭轉解交錯器55將自左側之第二行之讀出開始位置設定至位址2之一位置；將第三行之讀出開始位置設定至位址4之一位置；且將第四行之讀出開始位置設定至位址7之一位置。
注意，關於除位址0之位置以外之任何位置處之一行，在實施碼位元之讀出直至最下部位置之後，讀出位置返回至頂部，即，返回至位址0之位置。然後，實施讀出直至緊接讀出開始位置之前的位置。其後，實施自下一行或右側毗鄰行讀出。
藉由實施如上文所闡述之此行扭轉解交錯，將藉由行扭轉交錯重新配置之碼位元之順序返回至原始順序。
圖162展示圖152中所展示之位元解交錯器165之一組態之另一實例。
注意，圖162中所展示位元解交錯器165包含相似於圖153中之彼等之元件，且本文中省略對此等相似元件之重疊說明以避免冗餘。
特定而言，圖162中所展示之位元解交錯器165類似於圖153中所展示之位元解交錯器165地組態，除其另外包含一同位解交錯器1011之外。
在圖162中，位元解交錯器165由多工器(MUX)54、行扭轉解交錯器55及解交錯器1011組態且實施來自QAM解碼器164之一LDPC碼之碼位元之位元解交錯。
特定而言，多工器54實施對應於由傳輸裝置11之解多工器25實施之替換處理之來自QAM解碼器164之LDPC碼之一反向替換處理，即，反向於替換處理之一處理，特定而言，將藉由替換處理替換之碼位元之位置返回至原始位置之一反向替換處理。然後，多工器54將藉由反向替換處理獲得之一LDPC碼供應至行扭轉解交錯器55。
行扭轉解交錯器55實施對應於作為由傳輸裝置11之行扭轉交錯器24實施之替換處理之行扭轉交錯之來自多工器54之LDPC碼之行扭轉解交錯。
將藉由行扭轉解交錯獲得之LDPC碼自行扭轉解交錯器55供應至同位解交錯器1011。
同位解交錯器1011針對行扭轉解交錯器55之行扭轉解交錯之後的碼位元實施對應於由傳輸裝置11之同位交錯器23實施之同位交錯之同位解交錯，即，反向於同位交錯之一處理，特定而言，將具有藉由同位交錯改變之一順序之 LDPC碼之碼位元返回至原始順序之彼等之同位解交錯。
將藉由同位解交錯獲得之LDPC碼自同位解交錯器1011供應至LDPC解碼器166。
因此，圖162中所展示之位元解交錯器165將已針對其實施反向替換處理、行扭轉解交錯及同位解交錯之一LDPC碼(或換言之，藉由根據同位檢查矩陣H進行LDPC編碼而獲得之一LDPC碼)供應至LDPC解碼器166。
LDPC解碼器166使用其本身用於由傳輸裝置11之LDPC編碼器115進行LDPC編碼之同位檢查矩陣H或藉由針對同位檢查矩陣H至少實施對應於同位交錯之行替換之一轉換同位檢查矩陣來實施來自位元解交錯器165之LDPC碼之LDPC解碼。然後，LDPC解碼器166供應藉由LDPC解碼獲得之資料作為LDPC物件資料之一解碼結果。
在圖162中，將藉由根據同位檢查矩陣H進行LDPC編碼獲得之一LDPC碼自位元解交錯器165(特定而言，自同位解交錯器1011)供應至LDPC解碼器166。因此，在使用其本身用於由傳輸裝置11之LDPC編碼器115進行LDPC編碼之同位檢查矩陣H來實施LDEPC碼之LDPC解碼之情形下，LDPC解碼器166可由(舉例而言)其中針對逐個節點連續地實施諸如檢查節點訊息及可變節點訊息等訊息之算術運算之全串行解碼類型之一解碼裝置組態。或，LDPC解碼器166可由實施其中針對所有節點同時或並行地實施訊息之算術運算之全並行解碼類型之LDPC解碼之一解碼裝置組態。
另一方面，在其中LDPC解碼器166使用藉由針對用於由傳輸裝置11之LDPC編碼器115進行LDPC編碼之同位檢查矩陣H至少實施對應於同位交錯之行替換而獲得之一轉換同位檢查矩陣來實施LDPC碼之LDPC解碼之情形下，LDPC解碼器166可由其中同時實施檢查節點算術運算及可變節點算術運算之P(或除1以外的P之一除數)個運算之一架構之一解碼裝置(特定而言，包含針對LDPC碼實施類似於用於獲得一轉換同位檢查矩陣之行替換之行替換以重新配置LDPC碼之碼位元之接收資料重新配置區段310之在圖158中所展示之解碼裝置)組態。
注意，雖然在圖162中，為方便說明起見彼此單獨地組態用於實施一反向替換處理之多工器54、用於實施行扭轉解交錯之行扭轉解交錯器55及用於實施同位解交錯之同位解交錯器1011，但類似於傳輸裝置11之同位交錯器23、行扭轉交錯器24及解多工器25，可彼此整體地組態多工器54、行扭轉解交錯器55及同位解交錯器1011中之兩者或兩者以上。
圖163展示可適用於接收裝置12之一接收系統之一組態之一第一實例。
參考圖163，該接收系統由一獲取區段1101、一傳輸路徑解碼處理區段1102及一資訊源解碼處理區段1103組態。
獲取區段1101透過未展示之一傳輸路徑(諸如，舉例而言地面電視廣播、衛星數位廣播、一CATV網路、網際網路、某一其他網路或諸如此類)獲取一信號，該信號包含 至少藉由將諸如一節目之影像資料或聲音資料或諸如此類等LDPC物件資料進行LDPC編碼而獲得之一LDPC碼。然後，獲取區段1101將所獲取之信號供應至傳輸路徑解碼處理區段1102。
此處，若透過一地波、一伴波、一CATV(有線電視)網路或諸如此類(舉例而言)自一廣播站廣播由獲取區段1101獲取之信號，則獲取區段1101由一調諧器、一STB(機上盒)或諸如此類組態。另一方面，若藉由多重廣播(如IPTV(網路協定電視))自一web伺服器傳輸由獲取區段1101獲取之信號，則傳輸裝置11由一網路I/F(介面)(諸如，舉例而言一NIC(網路介面卡))組態。
傳輸路徑解碼處理區段1102針對透過傳輸路徑由獲取區段1101獲取之信號實施一傳輸路徑解碼處理，至少包含用於校正在傳輸路徑中產生之一錯誤之處理。然後，傳輸路徑解碼處理區段1102將藉由傳輸路徑解碼處理獲得之一信號供應至資訊源解碼處理區段1103。
特定而言，已藉由至少實施用於校正在傳輸路徑中產生之一錯誤之錯誤校正編碼而獲得透過傳輸路徑由獲取區段1101獲取之信號，且傳輸路徑解碼處理區段1102針對如剛剛闡述之此一信號實施一傳輸路徑解碼處理，諸如，舉例而言一錯誤校正處理。
舉例而言，該錯誤校正編碼可係LDPC編碼、BCH編碼或諸如此類。此處，實施至少LDPC編碼作為錯誤校正編碼。
此外，傳輸路徑解碼處理有時包含一調變信號之解碼等。
資訊源解碼處理區段1103針對其中一實施傳輸路徑解碼處理之信號實施一資訊源解碼處理，至少包含用於將經壓縮資訊解壓縮成原始資訊之一處理。
特定而言，透過傳輸路徑由獲取區段1101獲取之一信號有時具有以下之一形式：已實施用於減小作為資訊之影像、聲音等之資料量的壓縮資訊之壓縮編碼。在此例項中，資訊源解碼處理區段1103針對其中已實施傳輸線解碼處理之信號實施一資訊源解碼處理，諸如用於將經壓縮資訊解壓縮成原始資訊之一處理，即，一解壓縮處理。
注意，若透過傳輸路徑由獲取區段1101獲取之信號未經受壓縮編碼，則資訊源解碼處理區段1103不實施將經壓縮資訊解壓縮成原始資訊之一處理。
舉例而言，該解壓縮處理可係MPEG解碼。除解壓縮處理以外，傳輸路徑解碼處理亦可包含解擾碼等。
在以如上文所闡述之此一方式組態之接收系統中，獲取區段1101獲取藉由(舉例而言)針對影像、聲音等之資料實施壓縮寫碼(諸如，MPEG編碼)且進一步實施錯誤校正編碼(諸如，LDPC編碼)而獲得之一信號。獲取區段1101將所獲取之信號供應至傳輸路徑解碼處理區段1102。
傳輸路徑解碼處理區段1102針對來自獲取區段1101之信號實施類似於由正交解碼區段51、QAM解碼器164、位元解交錯器165及LDPC解碼器166實施之彼等之處理作為傳 輸路徑解碼處理。然後，傳輸路徑解碼處理區段1102將一所得信號供應至資訊源解碼處理區段1103。
資訊源解碼處理區段1103針對來自傳輸路徑解碼處理區段1102之信號實施一資訊源解碼處理(諸如，MPEG解碼)且輸出一所得影像或聲音。
如上文所闡述之圖163中所展示之此一接收系統可適用於用於接收一電視廣播(舉例而言，如一數位廣播等)之一電視調諧器。
注意，獲取區段1101、傳輸路徑解碼處理區段1102及資訊源解碼處理區段1103中之每一者可組態為呈硬體(諸如，一IC(積體電路))之形式或作為一軟體模組之一單個獨立裝置。
此外，關於獲取區段1101、傳輸路徑解碼處理區段1102及資訊源解碼處理區段1103，獲取區段1101及傳輸路徑解碼處理區段1102之一集合、傳輸路徑解碼處理區段1102及資訊源解碼處理區段1103之另一集合或獲取區段1101、傳輸路徑解碼處理區段1102及資訊源解碼處理區段1103之又一集合可組態為一單個獨立裝置。
圖164展示可適用於接收裝置12之一接收系統之一組態之一第二實例。
注意，圖164中所展示之第二組態實例包含相似於圖163之第一組態實例之彼等之元件，且本文中省略對相似元件之重疊說明以避免冗餘。
參考圖164，所展示之接收系統與圖163中所展示之接收 系統有共同之處，此乃因其包含一獲取區段1101、一傳輸路徑解碼處理區段1102及一資訊源解碼處理區段1103，但不同於圖163中所展示之實例，此乃因其另外包含一輸出區段1111。
舉例而言，輸出區段1111可包含用於顯示一影像之一顯示裝置及/或用於輸出聲音之一揚聲器，且輸出一影像、聲音等作為自資訊源解碼處理區段1103輸出之一信號。換言之，輸出區段1111顯示一影像或輸出聲音。
如上文所闡述之圖164中所展示之此一接收系統可適用於用於接收一電視廣播(舉例而言，如一數位廣播)之一電視機或電視接收器或用於接收一無線電廣播或諸如此類之一無線電接收器。
注意，若由獲取區段1101獲取之信號未經受壓縮編碼，則將自傳輸路徑解碼處理區段1102輸出之信號供應至輸出區段1111。
圖165展示可適用於接收裝置12之一接收系統之一組態之一第三實例。
注意，圖165中所展示之第三組態實例包含相似於圖163之第一組態實例之彼等之元件，且本文中省略對相似元件之重疊說明以避免冗餘。
參考圖165，所展示之接收系統與圖163中所展示之接收系統有共同之處，此乃因其包含一獲取區段1101及傳輸路徑解碼處理區段1102。
然而，圖165中所展示之接收系統不同於圖163中所展示 之接收系統，，此乃因其不包含資訊源解碼處理區段1103但另外包含一記錄區段1121。
記錄區段1121將自傳輸路徑解碼處理區段1102輸出之一信號(諸如，舉例而言MPEG之一TS之一TS封包)記錄於一記錄媒體上或將該信號儲存至一儲存媒體中，諸如一光學磁碟、一硬磁碟(即，一磁碟)或一快閃記憶體。
如上文所闡述之在圖165中所展示之此一接收系統可適用於用於記錄一電視廣播或諸如此類之一記錄器。
注意，圖165中所展示之接收系統可以其他方式包含資訊源解碼處理區段1103以使得可由記錄區段1121記錄由資訊源解碼處理區段1103針對其實施一資訊源解碼處理之一信號(即，藉由解碼獲得之一影像或聲音)。
新替換方法之替換處理之另一實例
現在，闡述新替換方法之替換處理之另一實例。
圖166圖解說明在其中LDPC碼係具有16,200位元之一碼長度N及1/3之一編碼率的DVB-S.2之一LDPC碼且調變方法係16QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
可由圖34中所圖解說明之同位檢查矩陣初始值表產生具有16,200位元之一碼長度N及1/3之一編碼率的DVB-S.2之一LDPC碼。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之4×2(=mb)個碼位元分組成如圖166之A中所看到之四個碼位元群組Gb1、Gb2、Gb3及Gb4。
在圖166之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1屬於碼位元群組Gb2；碼位元b2屬於碼位元群組Gb3；且碼位元b3至b7屬於碼位元群組Gb4。
在其中調變方法係16QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將4×2(=mb)個符號位元分組成如圖166之B中所看到之兩個符號位元群組Gy1及Gy2。
在圖166之B中，符號位元y0、y1、y4及y5屬於符號位元群組Gyu，且符號位元y2、y3、y6及y7屬於符號位元群組Gy2。
圖167圖解說明在其中LDPC碼係具有16,200位元之一碼長度N及1/3之一編碼率的DVB-S.2之一LDPC碼且調變方法係16QAM且倍數b係2之情形下之一分配規則。
在圖167之分配規則中，規定群組集合資訊(Gb1,Gy2,1)、(Gb2,Gy1,1)、(Gb3,Gy2,1)、(Gb4,Gy1,3)及(Gb4,Gy2,2)。
特定而言，依據圖167之分配規則，規定端視群組集合資訊(Gb1,Gy2,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy1,1)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元；端視群組集合資訊(Gb3,Gy2,1)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之一個碼位元分配至符號位元 群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb4,Gy1,3)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之三個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之三個符號位元；且端視群組集合資訊(Gb4,Gy2,2)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之兩個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之兩個符號位元。
圖168圖解說明遵照圖167之分配規則之碼位元之替換之實例。
特定而言，圖168之A圖解說明在其中LDPC碼係具有16,200位元之一碼長度N及1/3之一編碼率的DVB-S.2之一LDPC碼且調變方法係16QAM且倍數b係2之情形下遵照圖167之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及1/3之一編碼率且調變方法係16QAM且倍數b係2之情形下，解多工器25沿一列方向以4×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(4×2))×(4×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之4×2(=mb)個碼位元b0至b7以使得將碼位元b0至b7分配至2(=b)個符號之4×2(=mb)個符號位元y0至y7，舉例而言，如根據圖167之分配規則之圖168之A中所圖解說明。
特定而言，替換區段32實施以下替換： 將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y0；將碼位元b2分配至符號位元y3；將碼位元b3分配至符號位元y4；將碼位元b4分配至符號位元y5；將碼位元b5分配至符號位元y2；將碼位元b6分配至符號位元y1；且將碼位元b7分配至符號位元y7。
圖168之B圖解說明在其中LDPC碼係具有16,200位元之一碼長度N及1/3之一編碼率的DVB-S.2之一LDPC碼且調變方法係16QAM且倍數b係2之情形下遵照圖167之分配規則之碼位元之替換之一第二實例。
根據圖168之B，替換區段32根據圖167之分配規則實施自記憶體31讀出之4×2(=mb)個碼位元b0至b7之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y6；將碼位元b1分配至符號位元y1；將碼位元b2分配至符號位元y2；將碼位元b3分配至符號位元y4；將碼位元b4分配至符號位元y5；將碼位元b5分配至符號位元y3；將碼位元b6分配至符號位元y0；且將碼位元b7分配至符號位元y7。
圖169圖解說明在其中LDPC碼係具有16,200位元之一碼 長度N及2/5之一編碼率的DVB-S.2之一LDPC碼且調變方法係16QAM且倍數b係2之情形下之一碼位元群組及一符號位元群組。
可由圖35中所圖解說明之同位檢查矩陣初始值表產生具有16,200位元之一碼長度N及2/5之一編碼率的DVB-S.2之一LDPC碼。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之4×2(=mb)個碼位元分組成如圖169之A中所看到之五個碼位元群組Gb1、Gb2、Gb3、Gb4及Gb5。
在圖169之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1屬於碼位元群組Gb2；碼位元b2屬於碼位元群組Gb3；碼位元b3屬於碼位元群組Gb4；且碼位元b4至b7屬於碼位元群組Gb5。
在其中調變方法係16QAM且倍數b係2之情形下，可回應於錯誤概率之一差而將4×2(=mb)個符號位元分組成如圖169之B中所看到之兩個符號位元群組Gy1及Gy2。
在圖169之B中，符號位元y0、y1、y4及y5屬於符號位元群組Gy1，且符號位元y2、y3、y6及y7屬於符號位元群組Gy2。
圖170圖解說明在其中LDPC碼係具有16,200位元之一碼長度N及2/5之一編碼率的DVB-S.2之一LDPC碼且調變方法係16QAM且倍數b係2之情形下之一分配規則。
在圖170之分配規則中，規定群組集合資訊(Gb1,Gy2,1)、(Gb2,Gy1,1)、(Gb3,Gy1,1)、(Gb4,Gy1,1)、(Gb5, Gy2,3)及(Gb5,Gy1,1)。
特定而言，依據圖170之分配規則，規定端視群組集合資訊(Gb1,Gy2,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy1,1)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元；端視群組集合資訊(Gb3,Gy1,1)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元；端視群組集合資訊(Gb4,Gy1,1)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元；端視群組集合資訊(Gb5,Gy2,3)，將碼位元群組Gb5(其在錯誤概率上係第五最佳)之三個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳的)之三個符號位元；且端視群組集合資訊(Gb5,Gy1,1)，將碼位元群組Gb5(其在錯誤概率上係第五最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元。
圖171圖解說明遵照圖170之分配規則之碼位元之替換之實例。
特定而言，圖171之A圖解說明在其中LDPC碼係具有 16,200位元之一碼長度N及2/5之一編碼率的DVB-S.2之一LDPC碼且調變方法係16QAM且倍數b係2之情形下遵照圖170之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及2/5之一編碼率且調變方法係16QAM且倍數b係2之情形下，解多工器25沿一列方向以4×2(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(4×2))×(4×2)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之4×2(=mb)個碼位元b0至b7以使得將碼位元b0至b7分配至2(=b)個符號之4×2(=mb)個符號位元y0至y7，舉例而言，如根據圖170之分配規則之圖171之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y7；將碼位元b1分配至符號位元y5；將碼位元b2分配至符號位元y4；將碼位元b3分配至符號位元y0；將碼位元b4分配至符號位元y3；將碼位元b5分配至符號位元y1；將碼位元b6分配至符號位元y2；且將碼位元b7分配至符號位元y6。
圖171之B圖解說明在其中LDPC碼係具有16,200位元之一碼長度N及2/5之一編碼率的DVB-S.2之一LDPC碼且調變 方法係16QAM且倍數b係2之情形下遵照圖170之分配規則之碼位元之替換之一第二實例。
根據圖171之B，替換區段32根據圖170之分配規則實施自記憶體31讀出之4×2(=mb)個碼位元b0至b7之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y3；將碼位元b1分配至符號位元y4；將碼位元b2分配至符號位元y5；將碼位元b3分配至符號位元y0；將碼位元b4分配至符號位元y6；將碼位元b5分配至符號位元y1；將碼位元b6分配至符號位元y2；且將碼位元b7分配至符號位元y7。
圖172圖解說明在其中LDPC碼係具有16,200位元之一碼長度N及1/3之一編碼率的DVB-S.2之一LDPC碼且調變方法係256QAM且倍數b係1之情形下之一碼位元群組及一符號位元群組。
可由圖34中所圖解說明之同位檢查矩陣初始值表產生具有16,200位元之一碼長度N及1/3之一編碼率的DVB-S.2之一LDPC碼。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之8×1(=mb)個碼位元分組成如圖172之A中所看到之四個碼位元群組Gb1、Gb2、Gb3及Gb4。
在圖172之A中，碼位元b0屬於碼位元群組Gb1；碼位元 b1屬於碼位元群組Gb2；碼位元b2屬於碼位元群組Gb3；且碼位元b3至b7屬於碼位元群組Gb4。
在其中調變方法係256QAM且倍數b係1之情形下，可回應於錯誤概率之一差而將8×1(=mb)個符號位元分組成如圖172之B中所看到之四個符號位元群組Gy1、Gy2、Gy3及Gy4。
在圖172之B中，符號位元y0及y1屬於符號位元群組Gy1；符號位元y2及y3屬於符號位元群組Gy2；符號位元y4及y5屬於符號位元群組Gy3；且符號位元y6及y7屬於符號位元群組Gy4。
圖173圖解說明在其中LDPC碼係具有16,200位元之一碼長度N及1/3之一編碼率的DVB-S.2之一LDPC碼且調變方法係256QAM且倍數b係1之情形下之一分配規則。
在圖173之分配規則中，規定群組集合資訊(Gb1,Gy3,1)、(Gb2,Gy2,1)、(Gb3,Gy4,1)、(Gb4,Gy2,1)、(Gb4,Gy1,2)、(Gb4,Gy4,1)及(Gb4,Gy3,1)。
特定而言，依據圖173之分配規則，規定端視群組集合資訊(Gb1,Gy3,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy2,1)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb3,Gy4,1)，將碼位元群組Gb3(其 在錯誤概率上係第三最佳)之一個碼位元分配至符號位元群組Gy4(其在錯誤概率上係第四最佳)之一個符號位元；端視群組集合資訊(Gb4,Gy2,1)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之一個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之一個符號位元；端視群組集合資訊(Gb4,Gy1,2)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之兩個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之兩個符號位元；端視群組集合資訊(Gb4,Gy4,1)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之一個碼位元分配至符號位元群組Gy4(其在錯誤概率上係第四最佳)之一個符號位元；且端視群組集合資訊(Gb4,Gy3,1)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之一個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之一個符號位元。
圖174圖解說明遵照圖173之分配規則之碼位元之替換之實例。
特定而言，圖174之A圖解說明在其中LDPC碼係具有16,200位元之一碼長度N及1/3之一編碼率的DVB-S.2之一LDPC碼且調變方法係256QAM且倍數b係1之情形下遵照圖173之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及1/3之一編碼率且調變方法係256QAM且倍數b係1之情形下，解多工器25沿一列方向以8×1(=mb)個位元之一單位讀出寫入於 記憶體31中之沿行方向×列方向之(16,200/(8×1))×(8×1)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之8×1(=mb)個碼位元b0至b7以使得將碼位元b0至b7分配至1(=b)個符號之8×1(=mb)個符號位元y0至y7，舉例而言，如根據圖173之分配規則之圖174之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y5；將碼位元b1分配至符號位元y2；將碼位元b2分配至符號位元y6；將碼位元b3分配至符號位元y3；將碼位元b4分配至符號位元y1；將碼位元b5分配至符號位元y7；將碼位元b6分配至符號位元y4；且將碼位元b7分配至符號位元y0。
圖174之B圖解說明在其中LDPC碼係具有16,200位元之一碼長度N及1/3之一編碼率的DVB-S.2之一LDPC碼且調變方法係256QAM且倍數b係1之情形下遵照圖173之分配規則之碼位元之替換之一第二實例。
根據圖174之B，替換區段32根據圖173之分配規則實施自記憶體31讀出之8×1(=mb)個碼位元b0至b7之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y4； 將碼位元b1分配至符號位元y2；將碼位元b2分配至符號位元y7；將碼位元b3分配至符號位元y3；將碼位元b4分配至符號位元y0；將碼位元b5分配至符號位元y5；將碼位元b6分配至符號位元y6；且將碼位元b7分配至符號位元y1。
圖175圖解說明在其中LDPC碼係具有16,200位元之一碼長度N及2/5之一編碼率的DVB-S.2之一LDPC碼且調變方法係256QAM且倍數b係1之情形下之一碼位元群組及一符號位元群組。
可由圖35中所圖解說明之同位檢查矩陣初始值表產生具有16,200位元之一碼長度N及2/5之一編碼率的DVB-S.2之一LDPC碼。
在此例項中，可回應於錯誤概率之一差而將自記憶體31讀出之8×1(=mb)個碼位元分組成如圖175之A中所看到之五個碼位元群組Gb1、Gb2、Gb3、Gb4及Gb5。
在圖175之A中，碼位元b0屬於碼位元群組Gb1；碼位元b1屬於碼位元群組Gb2；碼位元b2屬於碼位元群組Gb3；碼位元b3屬於碼位元群組Gb4；且碼位元b4至b7屬於碼位元群組Gb4。
在其中調變方法係256QAM且倍數b係1之情形下，可回應於錯誤概率之一差而將8×1(=mb)個符號位元分組成如圖175之B中所看到之四個符號位元群組Gy1、Gy2、Gy3及 Gy4。
在圖175之B中，符號位元y0及y1屬於符號位元群組Gy1；符號位元y2及y3屬於符號位元群組Gy2；符號位元y4及y5屬於符號位元群組Gy3；且符號位元y6及y7屬於符號位元群組Gy4。
圖176圖解說明在其中LDPC碼係具有16,200位元之一碼長度N及2/5之一編碼率的DVB-S.2之一LDPC碼且調變方法係256QAM且倍數b係1之情形下之一分配規則。
在圖176之分配規則中，規定群組集合資訊(Gb1,Gy3,1)、(Gb2,Gy4,1)、(Gb3,Gy1,1)、(Gb4,Gy3,1)、(Gb5,Gy4,1)、(Gb5,Gy2,2)及(Gb5,Gy1,1)。
特定而言，依據圖176之分配規則，規定端視群組集合資訊(Gb1,Gy3,1)，將碼位元群組Gb1(其在錯誤概率上係最佳的)之一個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之一個符號位元；端視群組集合資訊(Gb2,Gy4,1)，將碼位元群組Gb2(其在錯誤概率上係第二最佳)之一個碼位元分配至符號位元群組Gy4(其在錯誤概率上係第四最佳)之一個符號位元；端視群組集合資訊(Gb3,Gy1,1)，將碼位元群組Gb3(其在錯誤概率上係第三最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元；端視群組集合資訊(Gb4,Gy3,1)，將碼位元群組Gb4(其在錯誤概率上係第四最佳)之一個碼位元分配至符號位元群組Gy3(其在錯誤概率上係第三最佳)之一個符號位元； 端視群組集合資訊(Gb5,Gy4,1)，將碼位元群組Gb5(其在錯誤概率上係第五最佳)之一個碼位元分配至符號位元群組Gy4(其在錯誤概率上係第四最佳)之一個符號位元；端視群組集合資訊(Gb5,Gy2,2)，將碼位元群組Gb5(其在錯誤概率上係第五最佳)之兩個碼位元分配至符號位元群組Gy2(其在錯誤概率上係第二最佳)之兩個符號位元；且端視群組集合資訊(Gb5,Gy1,1)，將碼位元群組Gb5(其在錯誤概率上係第五最佳)之一個碼位元分配至符號位元群組Gy1(其在錯誤概率上係最佳的)之一個符號位元。
圖177圖解說明遵照圖176之分配規則之碼位元之替換之實例。
特定而言，圖177之A圖解說明在其中LDPC碼係具有16,200位元之一碼長度N及2/5之一編碼率的DVB-S.2之一LDPC碼且調變方法係256QAM且倍數b係1之情形下遵照圖176之分配規則之碼位元之替換之一第一實例。
在其中LDPC碼具有16,200位元之一碼長度N及2/5之一編碼率且調變方法係256QAM且倍數b係1之情形下，解多工器25沿一列方向以8×1(=mb)個位元之一單位讀出寫入於記憶體31中之沿行方向×列方向之(16,200/(8×1))×(8×1)個碼位元。將所讀出之碼位元供應至圖18及圖19中所展示之替換區段32。
替換區段32替換自記憶體31讀出之8×1(=mb)個碼位元b0至b7以使得將碼位元b0至b7分配至1(=b)個符號之 8×1(=mb)個符號位元y0至y7，舉例而言，如根據圖176之分配規則之圖177之A中所圖解說明。
特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y4；將碼位元b1分配至符號位元y6；將碼位元b2分配至符號位元y0；將碼位元b3分配至符號位元y5；將碼位元b4分配至符號位元y7；將碼位元b5分配至符號位元y3；將碼位元b6分配至符號位元y1；且將碼位元b7分配至符號位元y2。
圖177之B圖解說明在其中LDPC碼係具有16,200位元之一碼長度N及2/5之一編碼率的DVB-S.2之一LDPC碼且調變方法係256QAM且倍數b係1之情形下遵照圖176之分配規則之碼位元之替換之一第二實例。
根據圖177之B，替換區段32根據圖176之分配規則實施自記憶體31讀出之8×1(=mb)個碼位元b0至b7之替換。更特定而言，替換區段32實施以下替換：將碼位元b0分配至符號位元y4；將碼位元b1分配至符號位元y6；將碼位元b2分配至符號位元y1；將碼位元b3分配至符號位元y5；將碼位元b4分配至符號位元y3；將碼位元b5分配至符號位元y2； 將碼位元b6分配至符號位元y0；且將碼位元b7分配至符號位元y7。
雖然上文所闡述之該系列處理可由硬體執行，但其可以其他方式由軟體執行。在該系列處理係藉由軟體執行之情形下，將建構該軟體之一程式安裝至一電腦中以供通用或諸如此類。
圖178展示將用於執行上文所闡述之該系列處理之程式安裝至其中之一電腦之一形式之一組態之一實例。
該程式可預先記錄於一硬磁碟單元705上或記錄於作為電腦中所建立之一記錄媒體之一ROM 703中。
或，該程式可暫時或永久地儲存或記錄於一可抽換式記錄媒體711上或可抽換式記錄媒體711中，諸如，一撓性光碟、一CD-ROM(緊致光碟唯讀記憶體)、一MO(磁性光學)光碟、一DVD(數位多功能光碟)、一磁性光碟或一半導體記憶體。可提供如剛剛闡述之此一可抽換式記錄媒體711作為封裝軟體。
注意，不僅可將該程式自如上文所闡述之此一可抽換式記錄媒體711安裝至電腦中而且可藉由無線傳輸透過用於數位衛星廣播之一人造衛星將該程式自一下載站點傳送至電腦或藉由有線傳輸透過諸如一LAN(區域網路)或網際網路之一網路將該程式傳送至電腦，以使得電腦藉助一通信區段708接收以此方式傳送至其之程式且將該程式安裝至其中建立之硬磁碟單元705中。
該電腦具有其中建立之一CPU(中央處理單元)702。透 過一匯流排701將一輸入/輸出介面710連接至CPU 702。若由一鍵盤、一滑鼠、一麥克風等組態之一輸入區段707由一使用者或諸如此類操作以透過輸入/輸出介面710將一指令輸入至CPU 702，則CPU 702根據該指令執行儲存於ROM(唯讀記憶體)703中之程式。或，CPU 702將儲存於硬磁碟單元705中之程式、自一衛星或一網路傳送、藉由通信區段708接收且安裝於硬磁碟單元705中之一程式或自可抽換式記錄媒體711讀出、載入於一磁碟機709中且安裝於硬磁碟單元705中之一程式載入至一RAM(隨機存取記憶體)704中。然後，CPU 702執行所載入之程式且藉此根據上文中所闡述之流程圖執行一處理或藉由上文所闡述之方塊圖之組態實施之一程式。然後，舉例而言，CPU 702透過輸入/輸出介面710自由一LCD(液晶顯示器)單元、一揚聲器等組態之一輸出區段706輸出該處理之一結果或自通信區段708傳輸該處理之結果或將該處理之結果記錄至硬磁碟單元705中。
注意，在本說明書中，闡述用於致使電腦實施各種處理之程式之處理步驟可未必係以如流程圖所闡述之次序以一時間序列處理，且包含並行或個別地執行之處理，諸如，舉例而言並行處理或藉由一物件之處理。
此外，該程式可由一單個電腦處理或可藉由複數個電腦之分散式處理來處理。此外，該程式可傳送至在一遠端地方之一電腦且由該電腦執行。
雖然已使用特定術語闡述了本技術之一較佳實施例，但 此說明僅係出於說明性目的，且應理解，可在不背離以下申請專利範圍之精神或範疇之情況下做出改變及變化。
亦可以如下文所闡述之此等組態實施本技術。
在其中編碼率係1/3且調變方法係256QAM之情形下之傳輸裝置 一種資料處理裝置，其包含：一編碼區段，其經組態以基於一LDPC碼之一同位檢查矩陣實施其中一碼長度係16,200位元且一編碼率係1/3之LDPC編碼；及一替換區段，其經組態以將經編碼LDPC碼之碼位元替換成對應於由256QAM規定之256個信號點中之一者之一符號之符號位元；且其中該經編碼LDPC碼包含資訊位元及同位位元；該同位檢查矩陣包含對應於該等資訊位元之一資訊矩陣部分及對應於該等同位位元之一同位矩陣部分；該資訊矩陣部分由一同位檢查矩陣初始值表表示；該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示： 416 8909 4156 3216 3112 2560 2912 6405 8593 4969 6723 6912
8978 3011 4339 9312 6396 2957 7288 5485 6031 10218 2226 3575
3383 10059 1114 10008 10147 9384 4290 434 5139 3536 1965 2291
2797 3693 7615 7077 743 1941 8716 6215 3840 5140 4582 5420
6110 8551 1515 7404 4879 4946 5383 1831 3441 9569 10472 4306
1505 5682 7778
7172 6830 6623
7281 3941 3505
10270 8669 914
3622 7563 9388
9930 5058 4554
4844 9609 2707
6883 3237 1714
4768 3878 10017
10127 3334 8267； 在其中將儲存於各自具有16200/8位元之一儲存容量之八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至一個連續符號之情形下，若來自該八個碼位元中之最高有效位元之一第#i+1位元表示為一位元b#i且來自該一個符號之該八個符號位元中之最高有效位元中之每一者之一第#i+1位元表示為一位元y#i，則該替換區段：將一位元b0替換成一位元y5；將一位元b1替換成一位元y2；將一位元b2替換成一位元y6；將一位元b3替換成一位元y3； 將一位元b4替換成一位元y1；將一位元b5替換成一位元y7；將一位元b6替換成一位元y4；且將一位元b7替換成一位元y0。
在其中編碼率係2/5且調變方法係256QAM之情形下之傳輸裝置 一種資料處理裝置，其包含：一編碼區段，其經組態以基於一LDPC碼之一同位檢查矩陣實施其中一碼長度係16,200位元且一編碼率係2/5之LDPC編碼；及一替換區段，其經組態以將經編碼LDPC碼之碼位元替換成對應於由256QAM規定之256個信號點中之一者之一符號之符號位元；且其中該經編碼LDPC碼包含資訊位元及同位位元；該同位檢查矩陣包含對應於該等資訊位元之一資訊矩陣部分及對應於該等同位位元之一同位矩陣部分；該資訊矩陣部分由一同位檢查矩陣初始值表表示；該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示： 5650 4143 8750 583 6720 8071 635 1767 1344 6922 738 6658
5696 1685 3207 415 7019 5023 5608 2605 857 6915 1770 8016
3992 771 2190 7258 8970 7792 1802 1866 6137 8841 886 1931
4108 3781 7577 6810 9322 8226 5396 5867 4428 8827 7766 2254
4247 888 4367 8821 9660 324 5864 4774 227 7889 6405 8963
9693 500 2520 2227 1811 9330 1928 5140 4030 4824 806 3134
1652 8171 1435
3366 6543 3745
9286 8509 4645
7397 5790 8972
6597 4422 1799
9276 4041 3847
8683 7378 4946
5348 1993 9186
6724 9015 5646
4502 4439 8474
5107 7342 9442
1387 8910 2660。
在其中將儲存於各自具有16200/8位元之一儲存容量之八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至一個連續符號之情形下，若來自該八個碼位元中之最高有效位元之一第#i+1位元表示為一位元b#i且來自該一個符號之該八個符號位元中之最高有效位元中之每一 者之一第#i+1位元表示為一位元y#i，則該替換區段：將一位元b0替換成一位元y7；將一位元b1替換成一位元y5；將一位元b2替換成一位元y4；將一位元b3替換成一位元y0；將一位元b4替換成一位元y3；將一位元b5替換成一位元y1；將一位元b6替換成一位元y2；且將一位元b7替換成一位元y6。
在其中編碼率係1/3且調變方法係256QAM之情形下之接收裝置 一種資料處理裝置，其包含：一反向替換區段，其經組態以將對應於由256QAM規定之16個信號點中之一者之一符號之符號位元替換成其中一碼長度係16,200位元且一編碼率係1/3之一LDPC碼之碼位元；及一解碼區段，其經組態以基於藉由該反向替換區段之該替換獲得之該LDPC碼之一同位檢查矩陣解碼該LDPC碼；且其中，在其中將儲存於各自具有16200/8位元之一儲存容量之八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至一個符號、其中來自該八個碼位元中之最高有效位元之一第#i+1位元表示為一位元b#i且來自該一個符號之該八個符號位元中之最高有效位元中之每一者之一第 #i+1位元規定為一位元y#i之情形下，該反向替換區段：將一位元y6替換成一位元b0；將一位元y0替換成一位元b1；將一位元y3替換成一位元b2；將一位元y4替換成一位元b3；將一位元y5替換成一位元b4；將一位元y2替換成一位元b5；將一位元y1替換成一位元b6；且將一位元y7替換成一位元b7；該LDPC碼包含資訊位元及同位位元；該同位檢查矩陣包含對應於該等資訊位元之一資訊矩陣部分及對應於該等同位位元之一同位矩陣部分；該資訊矩陣部分由一同位檢查矩陣初始值表表示；且該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示： 416 8909 4156 3216 3112 2560 2912 6405 8593 4969 6723 6912
8978 3011 4339 9312 6396 2957 7288 5485 6031 10218 2226 3575
3383 10059 1114 10008 10147 9384 4290 434 5139 3536 1965 2291
2797 3693 7615 7077 743 1941 8716 6215 3840 5140 4582 5420
6110 8551 1515 7404 4879 4946 5383 1831 3441 9569 10472 4306
1505 5682 7778
7172 6830 6623
7281 3941 3505
10270 8669 914
3622 7563 9388
9930 5058 4554
4844 9609 2707
6883 3237 1714
4768 3878 10017
10127 3334 8267。
在其中編碼率係2/5且調變方法係256QAM之情形下之接收裝置 一種資料處理裝置，其包含：一反向替換區段，其經組態以將對應於由256QAM規定之16個信號點中之一者之一符號之符號位元替換成其中一碼長度係16,200位元且一編碼率係2/5之一LDPC碼之碼位元；及一解碼區段，其經組態以基於藉由該反向替換區段之該替換獲得之該LDPC碼之一同位檢查矩陣解碼該LDPC碼；且其中，在其中將儲存於各自具有16200/8位元之一儲存容量之八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至一個符號、其中來自該八個碼位元中之最高有 效位元之一第#i+1位元表示為一位元b#i且來自該一個符號之該八個符號位元中之最高有效位元中之每一者之一第#i+1位元規定為一位元y#i之情形下，該反向替換區段：將一位元y7替換成一位元b0；將一位元y5替換成一位元b1；將一位元y4替換成一位元b2；將一位元y0替換成一位元b3；將一位元y3替換成一位元b4；將一位元y1替換成一位元b5；將一位元y2替換成一位元b6；且將一位元y6替換成一位元b7；該LDPC碼包含資訊位元及同位位元；該同位檢查矩陣包含對應於該等資訊位元之一資訊矩陣部分及對應於該等同位位元之一同位矩陣部分；該資訊矩陣部分由一同位檢查矩陣初始值表表示；且該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示： 5650 4143 8750 583 6720 8071 635 1767 1344 6922 738 6658
5696 1685 3207 415 7019 5023 5608 2605 857 6915 1770 8016
3992 771 2190 7258 8970 7792 1802 1866 6137 8841 886 1931
4108 3781 7577 6810 9322 8226 5396 5867 4428 8827 7766 2254
4247 888 4367 8821 9660 324 5864 4774 227 7889 6405 8963
9693 500 2520 2227 1811 9330 1928 5140 4030 4824 806 3134
1652 8171 1435
3366 6543 3745
9286 8509 4645
7397 5790 8972
6597 4422 1799
9276 4041 3847
8683 7378 4946
5348 1993 9186
6724 9015 5646
4502 4439 8474
5107 7342 9442
1387 8910 2660。
本發明含有與2011年4月28日在日本專利局提出申請之日本優先權專利申請案JP 2011-101799中所揭示之標的物相關之標的物，該申請案之全部內容藉此皆以引用方式併入本文中。
熟習此項技術者應理解，可端視設計要求及其他因素而做出各種修改、組合、子組合及變更，只要其屬於隨附申請專利範圍及其等效物之範疇內即可。
11‧‧‧傳輸裝置
12‧‧‧接收裝置
13‧‧‧通信路徑
23‧‧‧同位交錯器
24‧‧‧行扭轉交錯器
25‧‧‧解多工器(DEMUX)
31‧‧‧記憶體
32‧‧‧替換區段
51‧‧‧正交解碼區段
54‧‧‧多工器(MUX)
55‧‧‧行扭轉解交錯器
111‧‧‧模式調適/多工器
112‧‧‧填補器
113‧‧‧BB擾碼器
114‧‧‧BCH編碼器
115‧‧‧低密度同位檢查編碼器
116‧‧‧位元交錯器
117‧‧‧正交振幅調變編碼器
118‧‧‧時間交錯器
119‧‧‧MISO/MIMO編碼器
120‧‧‧頻率交錯器
121‧‧‧BCH編碼器
122‧‧‧低密度同位檢查編碼器
123‧‧‧正交振幅調變編碼器
124‧‧‧頻率交錯器
131‧‧‧訊框建立器/資源分配區段
132‧‧‧正交頻分多工產生區段
151‧‧‧正交頻分多工處理區段
152‧‧‧訊框管理區段
153‧‧‧頻率解交錯器
154‧‧‧正交振幅調變解碼器
155‧‧‧低密度同位檢查解碼器
161‧‧‧頻率解交錯器
162‧‧‧MISO/MIMO解碼器
163‧‧‧時間解交錯器
164‧‧‧正交振幅調變解碼器
165‧‧‧位元解交錯器
166‧‧‧低密度同位檢查解碼器
167‧‧‧BCH解碼器
168‧‧‧BB解擾碼器
169‧‧‧空值刪除區段
170‧‧‧解多工器
300‧‧‧邊緣資料儲存記憶體
3001 ‧‧‧FIFO
3002 ‧‧‧FIFO
3003 ‧‧‧FIFO
3004 ‧‧‧FIFO
3005 ‧‧‧FIFO
3006 ‧‧‧FIFO
301‧‧‧選擇器
302‧‧‧檢查節點計算區段
3021 至3025 ‧‧‧檢查節點計算器
303‧‧‧循環移位電路
304‧‧‧邊緣資料儲存記憶體
3041 ‧‧‧FIFO
3042 ‧‧‧FIFO
3043 ‧‧‧FIFO
3044 ‧‧‧FIFO
3045 ‧‧‧FIFO
3046 ‧‧‧FIFO
3047 ‧‧‧FIFO
3048 ‧‧‧FIFO
3049 ‧‧‧FIFO
30410 ‧‧‧FIFO
30411 ‧‧‧FIFO
30412 ‧‧‧FIFO
30413 ‧‧‧FIFO
30414 ‧‧‧FIFO
30415 ‧‧‧FIFO
30416 ‧‧‧FIFO
30417 ‧‧‧FIFO
30418 ‧‧‧FIFO
305‧‧‧選擇器
306‧‧‧接收資料記憶體
307‧‧‧可變節點計算區段
3071 至3075 ‧‧‧可變節點計算器
308‧‧‧循環移位電路
309‧‧‧解碼字計算區段
3091 至3095 ‧‧‧解碼字計算器
310‧‧‧接收資料重新配置區段
311‧‧‧經解碼資料重新配置區段
601‧‧‧編碼處理單元
602‧‧‧儲存區段
611‧‧‧編碼率設定區段
612‧‧‧初始值表讀出區段
613‧‧‧同位檢查矩陣產生區段
614‧‧‧資訊位元讀出區段
615‧‧‧編碼同位算術運算區段
616‧‧‧控制區段
701‧‧‧匯流排
702‧‧‧CPU/中央處理單元
703‧‧‧ROM/唯讀記憶體
704‧‧‧RAM/隨機存取記憶體
705‧‧‧硬磁碟單元
706‧‧‧輸出區段
707‧‧‧輸入區段
708‧‧‧通信區段
709‧‧‧磁碟機
710‧‧‧輸入/輸出介面
711‧‧‧可抽換式記錄媒體
1001‧‧‧反向替換區段
1002‧‧‧記憶體
1011‧‧‧同位解交錯器
1101‧‧‧獲取區段
1102‧‧‧傳輸路徑解碼處理區段
1103‧‧‧資訊源解碼處理區段
1111‧‧‧輸出區段
1121‧‧‧記錄區段
b0‧‧‧碼位元
b1‧‧‧碼位元
b10‧‧‧碼位元
b11‧‧‧碼位元
b12‧‧‧碼位元
b13‧‧‧碼位元
b14‧‧‧碼位元
b15‧‧‧碼位元
b2‧‧‧碼位元
b3‧‧‧碼位元
b4‧‧‧碼位元
b5‧‧‧碼位元
b6‧‧‧碼位元
b7‧‧‧碼位元
b8‧‧‧碼位元
b9‧‧‧碼位元
D3001 ‧‧‧訊息
D302‧‧‧訊息
D303‧‧‧訊息
D304‧‧‧訊息
D305‧‧‧資訊
D307‧‧‧選擇信號
D308‧‧‧訊息
D309‧‧‧接收值
D310‧‧‧訊息
D311‧‧‧訊息
D312‧‧‧資訊或矩陣資料
D313‧‧‧低密度同位檢查碼
D314‧‧‧接收資料
D315‧‧‧經解碼資料
D316‧‧‧最後解碼結果
Gb1‧‧‧碼位元群組
Gb2‧‧‧碼位元群組
Gb3‧‧‧碼位元群組
Gb4‧‧‧碼位元群組
Gb5‧‧‧碼位元群組
Gy1‧‧‧符號位元群組
Gy2‧‧‧符號位元群組
Gy3‧‧‧符號位元群組
Gy4‧‧‧符號位元群組
H‧‧‧同位檢查矩陣
H'‧‧‧同位檢查矩陣
HA ‧‧‧同位資訊矩陣/資訊矩陣
HT ‧‧‧同位矩陣
K‧‧‧資訊長度
M‧‧‧同位長度
N‧‧‧碼長度
r‧‧‧編碼率
y0‧‧‧符號位元
y1‧‧‧符號位元
y2‧‧‧符號位元
y3‧‧‧符號位元
y4‧‧‧符號位元
y5‧‧‧符號位元
y6‧‧‧符號位元
y7‧‧‧符號位元
y8‧‧‧符號位元
y9‧‧‧符號位元
圖1係圖解說明一LDPC碼之一同位檢查矩陣之一圖解性視圖；圖2係圖解說明一LDPC碼之一解碼程序之一流程圖；圖3係圖解說明一LDPC碼之一同位檢查矩陣之一實例之一視圖；圖4係展示一坦納圖表之一圖解性視圖；圖5係圖解說明一可變節點之一圖解性視圖；圖6係圖解說明一檢查節點之一類似視圖；圖7係展示本文中所揭示之技術適用於其之一傳輸系統之一組態之一實例之一方塊圖；圖8係展示傳輸系統之一傳輸裝置之一組態之一實例之一方塊圖；圖9係展示傳輸裝置之一位元交錯器之一組態之一實例之一方塊圖；圖10係圖解說明一同位檢查矩陣之一圖解性視圖；圖11係圖解說明一同位矩陣之一圖解性視圖。
圖12係圖解說明在DVB-S.2標準中規定之一LDPC碼之一同位檢查矩陣之一圖解性視圖；圖13係圖解說明在DVB-S.2標準中規定之LDPC碼之一同位檢查矩陣之一視圖；圖14係圖解說明16QAM之一信號點格局之一視圖；圖15至圖17係圖解說明64QAM之一信號點格局之視圖；圖18及圖19係圖解說明一解多工器之不同處理之圖解性 視圖；圖20係展示關於一LDPC碼之解碼之一坦納圖表之一圖解性視圖；圖21係圖解說明具有一階梯結構之一同位矩陣及對應於該同位矩陣之一坦納圖表之圖解性視圖；圖22係圖解說明同位交錯之後對應於一LDPC碼之一同位檢查矩陣之一同位矩陣之一圖解性視圖；圖23係圖解說明一轉換同位檢查矩陣之視圖；圖24係圖解說明一行扭轉交錯器之一處理之一圖解性視圖；圖25及圖26係圖解說明行扭轉交錯所需之一記憶體之一行數目及一寫入開始位置之一位址之視圖；圖27係圖解說明由一位元交錯器及一QAM編碼器執行之一處理之一流程圖；圖28係圖解說明在一模擬中採用之一通信路徑之一模型之一視圖；圖29及圖30係圖解說明藉由模擬獲得之一顫動之一錯誤率與一都蔔勒頻率之間的關係之圖示；圖31展示一LDPC編碼器之一組態之一實例之一方塊圖；圖32係圖解說明LDPC編碼器之一處理之一流程圖；圖33係展示用於1/4之一編碼率及16,200之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖34係展示用於1/3之一編碼率及16,200之一碼長度之一 檢查矩陣初始值表之一實例之一視圖；圖35係展示用於2/5之一編碼率及16,200之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖36係展示用於1/2之一編碼率及16,200之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖37係展示用於3/5之一編碼率及16,200之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖38係展示用於2/3之一編碼率及16,200之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖39係展示用於3/4之一編碼率及16,200之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖40係展示用於4/5之一編碼率及16,200之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖41係展示用於5/6之一編碼率及16,200之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖42係展示用於8/9之一編碼率及16,200之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖43及圖44係展示用於1/4之一編碼率及64,800之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖45及圖46係展示用於1/3之一編碼率及64,800之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖47及圖48係展示用於2/5之一編碼率及64,800之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖49至圖51係展示用於1/2之一編碼率及64,800之一碼長 度之一檢查矩陣初始值表之一實例之一視圖；圖52至圖54係展示用於3/5之一編碼率及64,800之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖55至圖57係展示用於2/3之一編碼率及64,800之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖58至圖61係展示用於3/4之一編碼率及64,800之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖62至圖65係展示用於4/5之一編碼率及64,800之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖66至圖69係展示用於5/6之一編碼率及64,800之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖70至圖73係展示用於8/9之一編碼率及64,800之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖74至圖77係展示用於9/10之一編碼率及64,800之一碼長度之一檢查矩陣初始值表之一實例之一視圖；圖78係圖解說明依據同位檢查矩陣初始值表判定一同位檢查矩陣之一方法之一視圖；圖79及圖80係圖解說明一當前方法之替換處理之視圖；圖81係圖解說明其中藉由64QAM調變16k之一碼長度及1/4之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖82係圖解說明其中藉由64QAM調變16k之一碼長度及1/4之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖； 圖83係圖解說明根據其中藉由64QAM調變16k之一碼長度及1/4之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖；圖84係圖解說明其中藉由64QAM調變16k之一碼長度及1/3之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖85係圖解說明其中藉由64QAM調變16k之一碼長度及1/3之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖；圖86係圖解說明根據其中藉由64QAM調變16k之一碼長度及1/3之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖；圖87係圖解說明其中藉由64QAM調變16k之一碼長度及2/5之一編碼率之一LDPC碼且倍數係2的替換碼位元之一實例之一視圖；圖88係圖解說明其中藉由64QAM調變16k之一碼長度及1/2之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖89係圖解說明其中藉由64QAM調變16k之一碼長度及1/2之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖；圖90係圖解說明根據其中藉由64QAM調變16k之一碼長度及1/2之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖； 圖91係圖解說明其中藉由64QAM調變16k之一碼長度及3/5之一編碼率之一LDPC碼且倍數係2的替換碼位元之一實例之一視圖；圖92係圖解說明其中藉由64QAM調變16k之一碼長度及2/3之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖93係圖解說明其中藉由64QAM調變16k之一碼長度及2/3之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖；圖94係圖解說明根據其中藉由64QAM調變16k之一碼長度及2/3之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖；圖95係圖解說明其中藉由64QAM調變16k之一碼長度及3/4之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖96係圖解說明其中藉由64QAM調變16k之一碼長度及3/4之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖；圖97係圖解說明根據其中藉由64QAM調變16k之一碼長度及3/4之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖；圖98係圖解說明其中藉由64QAM調變16k之一碼長度及4/5之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖； 圖99係圖解說明其中藉由64QAM調變16k之一碼長度及4/5之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖；圖100係圖解說明根據其中藉由64QAM調變16k之一碼長度及4/5之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖；圖101係圖解說明其中藉由64QAM調變16k之一碼長度及5/6之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖102係圖解說明其中藉由64QAM調變16k之一碼長度及5/6之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖；圖103係圖解說明根據其中藉由64QAM調變16k之一碼長度及5/6之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖；圖104係圖解說明其中藉由64QAM調變16k之一碼長度及8/9之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖105係圖解說明其中藉由64QAM調變16k之一碼長度及8/9之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖；圖106係圖解說明根據其中藉由64QAM調變16k之一碼長度及8/9之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖； 圖107係圖解說明其中藉由16QAM調變16k之一碼長度及1/4之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖108係圖解說明其中藉由16QAM調變16k之一碼長度及1/4之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖；圖109係圖解說明根據其中藉由16QAM調變16k之一碼長度及1/4之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖；圖110係圖解說明其中藉由16QAM調變16k之一碼長度及1/3之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖111係圖解說明其中藉由16QAM調變16k之一碼長度及1/3之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖；圖112係圖解說明根據其中藉由16QAM調變16k之一碼長度及1/3之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖；圖113係圖解說明其中藉由16QAM調變16k之一碼長度及2/5之一編碼率之一LDPC碼且倍數係2的替換碼位元之一實例之一視圖；圖114係圖解說明其中藉由16QAM調變16k之一碼長度及2/5之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖； 圖115係圖解說明根據其中藉由16QAM調變16k之一碼長度及2/5之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖；圖116係圖解說明其中藉由16QAM調變16k之一碼長度及1/2之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖117係圖解說明其中藉由16QAM調變16k之一碼長度及1/2之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖；圖118係圖解說明根據其中藉由16QAM調變16k之一碼長度及1/2之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖；圖119係圖解說明其中藉由16QAM調變16k之一碼長度及3/5之一編碼率之一LDPC碼且倍數係2的替換碼位元之一實例之一視圖；圖120係圖解說明其中藉由16QAM調變16k之一碼長度及2/3之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖121係圖解說明其中藉由16QAM調變16k之一碼長度及2/3之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖；圖122係圖解說明根據其中藉由16QAM調變16k之一碼長度及2/3之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖； 圖123係圖解說明其中藉由16QAM調變16k之一碼長度及3/4之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖124係圖解說明其中藉由16QAM調變16k之一碼長度及3/4之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖；圖125係圖解說明根據其中藉由16QAM調變16k之一碼長度及3/4之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖；圖126係圖解說明其中藉由16QAM調變16k之一碼長度及4/5之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖127係圖解說明其中藉由16QAM調變16k之一碼長度及4/5之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖；圖128係圖解說明根據其中藉由16QAM調變16k之一碼長度及4/5之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖；圖129係圖解說明其中藉由16QAM調變16k之一碼長度及5/6之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖130係圖解說明其中藉由16QAM調變16k之一碼長度及5/6之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖； 圖131係圖解說明根據其中藉由16QAM調變16k之一碼長度及5/6之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖；圖132係圖解說明其中藉由16QAM調變16k之一碼長度及8/9之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖133係圖解說明其中藉由16QAM調變16k之一碼長度及8/9之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖；圖134係圖解說明根據其中藉由16QAM調變16k之一碼長度及8/9之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖；圖135係圖解說明其中藉由64QAM調變16k之一碼長度及1/4之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示；圖136係圖解說明其中藉由64QAM調變16k之一碼長度及1/3之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示；圖137係圖解說明其中藉由64QAM調變16k之一碼長度及1/2之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示；圖138係圖解說明其中藉由64QAM調變16k之一碼長度及2/3之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示； 圖139係圖解說明其中藉由64QAM調變16k之一碼長度及3/4之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示；圖140係圖解說明其中藉由64QAM調變16k之一碼長度及4/5之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示；圖141係圖解說明其中藉由64QAM調變16k之一碼長度及5/6之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示；圖142係圖解說明其中藉由64QAM調變16k之一碼長度及8/9之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示；圖143係圖解說明其中藉由16QAM調變16k之一碼長度及1/4之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示；圖144係圖解說明其中藉由16QAM調變16k之一碼長度及1/3之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示；圖145係圖解說明其中藉由16QAM調變16k之一碼長度及2/5之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示；圖146係圖解說明其中藉由16QAM調變16k之一碼長度及1/2之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示； 圖147係圖解說明其中藉由16QAM調變16k之一碼長度及2/3之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示；圖148係圖解說明其中藉由16QAM調變16k之一碼長度及3/4之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示；圖149係圖解說明其中藉由16QAM調變16k之一碼長度及4/5之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示；圖150係圖解說明其中藉由16QAM調變16k之一碼長度及5/6之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示；圖151係圖解說明其中藉由16QAM調變16k之一碼長度及8/9之一編碼率之一LDPC碼且倍數係2的一BER之一模擬結果之一圖示；圖152係展示一接收裝置之一組態之一實例之一方塊圖；圖153係展示接收裝置之一位元解交錯器之一組態之一實例之一方塊圖；圖154係圖解說明由一QAM解碼器、位元交錯器及一LDPC解碼器實施之一處理之一流程圖；圖155係圖解說明一LDPC碼之一同位檢查矩陣之一實例之一圖解性視圖；圖156係圖解說明藉由實施同位檢查矩陣之列替換及行 替換而獲得之一矩陣(即，一轉換同位檢查矩陣)之一圖解性視圖；圖157係圖解說明劃分成5×5單元之後的轉換同位檢查矩陣之一圖解性視圖；圖158係展示針對P個節點共同地實施節點算術運算之一解碼裝置之一組態之一實例之一方塊圖；圖159係展示一LDPC解碼器之一組態之一實例之一方塊圖；圖160係圖解說明組態位元解交錯器之一多工器之一圖解性視圖；圖161係圖解說明一行扭轉解交錯器之一處理之一圖解性視圖；圖162係展示位元解交錯器之一組態之另一實例之一方塊圖；圖163、圖164及圖165係分別展示可適用於接收裝置之一接收系統之一組態之第一、第二及第三實例之方塊圖；圖166係圖解說明其中藉由16QAM調變16k之一碼長度及1/3之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖167係圖解說明其中藉由16QAM調變16k之一碼長度及1/3之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖；圖168係圖解說明根據其中藉由16QAM調變16k之一碼長度及1/3之一編碼率之一LDPC碼且倍數係2的分配規則替 換碼位元之不同實例之視圖；圖169係圖解說明其中藉由16QAM調變16k之一碼長度及2/5之一編碼率之一LDPC碼且倍數係2的一碼位元群組及一符號位元群組之視圖；圖170係圖解說明其中藉由16QAM調變16k之一碼長度及2/5之一編碼率之一LDPC碼且倍數係2的一分配規則之一視圖；圖171係圖解說明根據其中藉由16QAM調變16k之一碼長度及2/5之一編碼率之一LDPC碼且倍數係2的分配規則替換碼位元之不同實例之視圖；圖172係圖解說明其中藉由256QAM調變16k之一碼長度及1/3之一編碼率之一LDPC碼且倍數係1的一碼位元群組及一符號位元群組之視圖；圖173係圖解說明其中藉由256QAM調變16k之一碼長度及1/3之一編碼率之一LDPC碼且倍數係1的一分配規則之一視圖；圖174係圖解說明根據其中藉由256QAM調變16k之一碼長度及1/3之一編碼率之一LDPC碼且倍數係1的分配規則替換碼位元之不同實例之視圖；圖175係圖解說明其中藉由256QAM調變16k之一碼長度及2/5之一編碼率之一LDPC碼且倍數係1的一碼位元群組及一符號位元群組之視圖；圖176係圖解說明其中藉由256QAM調變16k之一碼長度及2/5之一編碼率之一LDPC碼且倍數係1的一分配規則之 一視圖；圖177係圖解說明根據其中藉由256QAM調變16k之一碼長度及2/5之一編碼率之一LDPC碼且倍數係1的分配規則替換碼位元之不同實例之視圖；且圖178係展示本技術適用於其之一電腦之一組態之一實例之一方塊圖。
11‧‧‧傳輸裝置
23‧‧‧同位交錯器
24‧‧‧行扭轉交錯器
25‧‧‧解多工器(DEMUX)
115‧‧‧低密度同位檢查編碼器
116‧‧‧位元交錯器

Claims (8)

  1. 一種資料處理裝置，其包括：一編碼區段，其經組態以基於一低密度同位檢查碼之一同位檢查矩陣實施其中一碼長度係16,200位元且一編碼率係1/3之低密度同位檢查編碼；及一替換區段，其經組態以將一經編碼低密度同位檢查碼之碼位元替換成對應於由16QAM規定之16個信號點中之一者之一符號之符號位元，其中該經編碼低密度同位檢查碼包含資訊位元，及同位位元，該同位檢查矩陣包含一資訊矩陣部分，其對應於該等資訊位元，及一同位矩陣部分，其對應於該等同位位元，該資訊矩陣部分由一同位檢查矩陣初始值表表示，該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示416 8909 4156 3216 3112 2560 2912 6405 8593 4969 6723 6912 8978 3011 4339 9312 6396 2957 7288 5485 6031 10218 2226 3575 3383 10059 1114 10008 10147 9384 4290 434 5139 3536 1965 2291 2797 3693 7615 7077 743 1941 8716 6215 3840 5140 4582 5420 6110 8551 1515 7404 4879 4946 5383 1831 3441 9569 10472 4306 1505 5682 7778 7172 6830 6623 7281 3941 3505 10270 8669 914 3622 7563 9388 9930 5058 4554 4844 9609 2707 6883 3237 1714 4768 3878 10017 10127 3334 8267，在其中將儲存於各自具有16200/8位元之一儲存容量之八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至兩個連續符號之情形下，若來自該八個碼位元中之最高有效位元之一第#i+1位元表示為一位元b#i且來自該兩個符號之該八個符號位元中之最高有效位元中之每一者之一第#i+1位元表示為一位元y#i，則該替換區段將一位元b0替換成一位元y6，將一位元b1替換成一位元y0，將一位元b2替換成一位元y3，將一位元b3替換成一位元y4， 將一位元b4替換成一位元y5，將一位元b5替換成一位元y2，將一位元b6替換成一位元y1，且將一位元b7替換成一位元y7。
  2. 一種資料處理裝置，其包括：一編碼區段，其經組態以基於一低密度同位檢查碼之一同位檢查矩陣實施其中一碼長度係16,200位元且一編碼率係2/5之低密度同位檢查編碼；及一替換區段，其經組態以將一經編碼低密度同位檢查碼之碼位元替換成對應於由16QAM規定之16個信號點中之一者之一符號之符號位元，其中該經編碼低密度同位檢查碼包含資訊位元，及同位位元，該同位檢查矩陣包含一資訊矩陣部分，其對應於該等資訊位元，及一同位矩陣部分，其對應於該等同位位元，該資訊矩陣部分由一同位檢查矩陣初始值表表示，該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示5650 4143 8750 583 6720 8071 635 1767 1344 6922 738 6658 5696 1685 3207 415 7019 5023 5608 2605 857 6915 1770 8016 3992 771 2190 7258 8970 7792 1802 1866 6137 8841 886 1931 4108 3781 7577 6810 9322 8226 5396 5867 4428 8827 7766 2254 4247 888 4367 8821 9660 324 5864 4774 227 7889 6405 8963 9693 500 2520 2227 1811 9330 1928 5140 4030 4824 806 3134 1652 8171 1435 3366 6543 3745 9286 8509 4645 7397 5790 8972 6597 4422 1799 9276 4041 3847 8683 7378 4946 5348 1993 9186 6724 9015 5646 4502 4439 8474 5107 7342 9442 1387 8910 2660在其中將儲存於各自具有16200/8位元之一儲存容量之八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至兩個連續符號之情形下，若來自該八個碼位元中之最高有效位元之一第#i+1位元表示為一位元b#i 且來自該兩個符號之該八個符號位元中之最高有效位元中之每一者之一第#i+1位元表示為一位元y#i，則該替換區段將一位元b0替換成一位元y7，將一位元b1替換成一位元y5，將一位元b2替換成一位元y4，將一位元b3替換成一位元y0，將一位元b4替換成一位元y3，將一位元b5替換成一位元y1，將一位元b6替換成一位元y2，且將一位元b7替換成一位元y6。
  3. 一種資料處理方法，其包括：基於一低密度同位檢查碼之一同位檢查矩陣實施其中一碼長度係16,200位元且一編碼率係1/3之低密度同位檢查編碼；及將一經編碼低密度同位檢查碼之碼位元替換成對應於由16QAM規定之16個信號點中之一者之一符號之符號位元，其中該經編碼低密度同位檢查碼包含資訊位元，及同位位元，該同位檢查矩陣包含一資訊矩陣部分，其對應於該等資訊位元，及一同位矩陣部分，其對應於該等同位位元， 該資訊矩陣部分由一同位檢查矩陣初始值表表示，該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示416 8909 4156 3216 3112 2560 2912 6405 8593 4969 6723 6912 8978 3011 4339 9312 6396 2957 7288 5485 6031 10218 2226 3575 3383 10059 1114 10008 10147 9384 4290 434 5139 3536 1965 2291 2797 3693 7615 7077 743 1941 8716 6215 3840 5140 4582 5420 6110 8551 1515 7404 4879 4946 5383 1831 3441 9569 10472 4306 1505 5682 7778 7172 6830 6623 7281 3941 3505 10270 8669 914 3622 7563 9388 9930 5058 4554 4844 9609 2707 6883 3237 1714 4768 3878 10017 10127 3334 8267，在其中將儲存於各自具有16200/8位元之一儲存容量之 八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至兩個連續符號之情形下，若來自該八個碼位元中之最高有效位元之一第#i+1位元表示為一位元b#i且來自該兩個符號之該八個符號位元中之最高有效位元中之每一者之一第#i+1位元表示為一位元y#i，則該替換步驟將一位元b0替換成一位元y6，將一位元b1替換成一位元y0，將一位元b2替換成一位元y3，將一位元b3替換成一位元y4，將一位元b4替換成一位元y5，將一位元b5替換成一位元y2，將一位元b6替換成一位元y1，且將一位元b7替換成一位元y7。
  4. 一種資料處理方法，其包括：基於一低密度同位檢查碼之一同位檢查矩陣實施其中一碼長度係16,200位元且一編碼率係2/5之低密度同位檢查編碼；及將一經編碼低密度同位檢查碼之碼位元替換成對應於由16QAM規定之16個信號點中之一者之一符號之符號位元，其中該經編碼低密度同位檢查碼包含資訊位元，及同位位元， 該同位檢查矩陣包含一資訊矩陣部分，其對應於該等資訊位元，及一同位矩陣部分，其對應於該等同位位元，該資訊矩陣部分由一同位檢查矩陣初始值表表示，該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示5650 4143 8750 583 6720 8071 635 1767 1344 6922 738 6658 5696 1685 3207 415 7019 5023 5608 2605 857 6915 1770 8016 3992 771 2190 7258 8970 7792 1802 1866 6137 8841 886 1931 4108 3781 7577 6810 9322 8226 5396 5867 4428 8827 7766 2254 4247 888 4367 8821 9660 324 5864 4774 227 7889 6405 8963 9693 500 2520 2227 1811 9330 1928 5140 4030 4824 806 3134 1652 8171 1435 3366 6543 3745 9286 8509 4645 7397 5790 8972 6597 4422 1799 9276 4041 3847 8683 7378 4946 5348 1993 9186 6724 9015 5646 4502 4439 8474 5107 7342 9442 1387 8910 2660在其中將儲存於各自具有16200/8位元之一儲存容量之八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至兩個連續符號、其中來自該八個碼位元中之最高有效位元之一第#i+1位元規定為一位元b#i且來自該兩個符號之該八個符號位元中之最高有效位元之一第#i+1位元規定為一位元y#i之一情形下，該替換步驟將一位元b0替換成一位元y7，將一位元b1替換成一位元y5，將一位元b2替換成一位元y4，將一位元b3替換成一位元y0，將一位元b4替換成一位元y3，將一位元b5替換成一位元y1，將一位元b6替換成一位元y2，且將一位元b7替換成一位元y6。
  5. 一種資料處理裝置，其包括：一反向替換區段，其經組態以將對應於由16QAM規定之16個信號點中之一者之一符號之符號位元替換成其中一碼長度係16,200位元且一編碼率係1/3之一低密度同位 檢查碼之碼位元；及一解碼區段，其經組態以基於藉由該反向替換區段之該替換所獲得之該低密度同位檢查碼之一同位檢查矩陣解碼該低密度同位檢查碼，其中在其中將儲存於各自具有16200/8位元之一儲存容量之八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至兩個連續符號、其中來自該八個碼位元中之最高有效位元之一第#i+1位元表示為一位元b#i且來自該兩個符號之該八個符號位元中之最高有效位元中之每一者之一第#i+1位元規定為一位元y#i之情形下，該反向替換區段將一位元y6替換成一位元b0，將一位元y0替換成一位元b1，將一位元y3替換成一位元b2，將一位元y4替換成一位元b3，將一位元y5替換成一位元b4，將一位元y2替換成一位元b5，將一位元y1替換成一位元b6，且將一位元y7替換成一位元b7，該低密度同位檢查碼包含資訊位元，及同位位元，該同位檢查矩陣包含一資訊矩陣部分，其對應於該等資訊位元，及 一同位矩陣部分，其對應於該等同位位元，該資訊矩陣部分由一同位檢查矩陣初始值表表示，且該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示416 8909 4156 3216 3112 2560 2912 6405 8593 4969 6723 6912 8978 3011 4339 9312 6396 2957 7288 5485 6031 10218 2226 3575 3383 10059 1114 10008 10147 9384 4290 434 5139 3536 1965 2291 2797 3693 7615 7077 743 1941 8716 6215 3840 5140 4582 5420 6110 8551 1515 7404 4879 4946 5383 1831 3441 9569 10472 4306 1505 5682 7778 7172 6830 6623 7281 3941 3505 10270 8669 914 3622 7563 9388 9930 5058 4554 4844 9609 2707 6883 3237 1714 4768 3878 10017 10127 3334 8267。
  6. 一種資料處理裝置，其包括：一反向替換區段，其經組態以將對應於由16QAM規定之16個信號點中之一者之一符號之符號位元替換成其中一碼長度係16,200位元且一編碼率係2/5之一低密度同位檢查碼之碼位元；及一解碼區段，其經組態以基於藉由該反向替換區段之該替換所獲得之該低密度同位檢查碼之一同位檢查矩陣解碼該低密度同位檢查碼，其中在其中將儲存於各自具有16200/8位元之一儲存容量之八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至兩個連續符號、其中來自該八個碼位元中之最高有效位元之一第#i+1位元表示為一位元b#i且來自該兩個符號之該八個符號位元中之最高有效位元中之每一者之一第#i+1位元規定為一位元y#i之情形下，該反向替換區段將一位元y7替換成一位元b0，將一位元y5替換成一位元b1，將一位元y4替換成一位元b2，將一位元y0替換成一位元b3，將一位元y3替換成一位元b4，將一位元y1替換成一位元b5，將一位元y2替換成一位元b6，且將一位元y6替換成一位元b7，該低密度同位檢查碼包含 資訊位元，及同位位元，該同位檢查矩陣包含一資訊矩陣部分，其對應於該等資訊位元，及一同位矩陣部分，其對應於該等同位位元，該資訊矩陣部分由一同位檢查矩陣初始值表表示，且該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示5650 4143 8750 583 6720 8071 635 1767 1344 6922 738 6658 5696 1685 3207 415 7019 5023 5608 2605 857 6915 1770 8016 3992 771 2190 7258 8970 7792 1802 1866 6137 8841 886 1931 4108 3781 7577 6810 9322 8226 5396 5867 4428 8827 7766 2254 4247 888 4367 8821 9660 324 5864 4774 227 7889 6405 8963 9693 500 2520 2227 1811 9330 1928 5140 4030 4824 806 3134 1652 8171 1435 3366 6543 3745 9286 8509 4645 7397 5790 8972 6597 4422 1799 9276 4041 3847 8683 7378 4946 5348 1993 9186 6724 9015 5646 4502 4439 8474 5107 7342 9442 1387 8910 2660。
  7. 一種資料處理方法，其包括：將對應於由16QAM規定之16個信號點中之一者之一符號之符號位元替換成其中碼長度係16,200位元且編碼率係1/3之一低密度同位檢查碼之碼位元；及基於藉由該反向替換步驟之該替換所獲得之該低密度同位檢查碼之一同位檢查矩陣解碼該低密度同位檢查碼，其中在其中將儲存於各自具有16200/8位元之一儲存容量之八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至兩個連續符號、其中來自該八個碼位元中之最高有效位元之一第#i+1位元表示為一位元b#i且來自該兩個符號之該八個符號位元中之最高有效位元中之每一者之一第#i+1位元規定為一位元y#i之情形下，該反向替換步驟將一位元y6替換成一位元b0，將一位元y0替換成一位元b1， 將一位元y3替換成一位元b2，將一位元y4替換成一位元b3，將一位元y5替換成一位元b4，將一位元y2替換成一位元b5，將一位元y1替換成一位元b6，且將一位元y7替換成一位元b7，該低密度同位檢查碼包含資訊位元，及同位位元，該同位檢查矩陣包含一資訊矩陣部分，其對應於該等資訊位元，及一同位矩陣部分，其對應於該等同位位元，該資訊矩陣部分由一同位檢查矩陣初始值表表示，且該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示416 8909 4156 3216 3112 2560 2912 6405 8593 4969 6723 6912 8978 3011 4339 9312 6396 2957 7288 5485 6031 10218 2226 3575 3383 10059 1114 10008 10147 9384 4290 434 5139 3536 1965 2291 2797 3693 7615 7077 743 1941 8716 6215 3840 5140 4582 5420 6110 8551 1515 7404 4879 4946 5383 1831 3441 9569 10472 4306 1505 5682 7778 7172 6830 6623 7281 3941 3505 10270 8669 914 3622 7563 9388 9930 5058 4554 4844 9609 2707 6883 3237 1714 4768 3878 10017 10127 3334 8267。
  8. 一種資料處理方法，其包括：將對應於由16QAM規定之16個信號點中之一者之一符號之符號位元替換成其中碼長度係16,200位元且編碼率係2/5之一低密度同位檢查碼之碼位元；及基於藉由該反向替換步驟之該替換所獲得之該低密度同位檢查碼之一同位檢查矩陣解碼該低密度同位檢查碼，其中在其中將儲存於各自具有16200/8位元之一儲存容量之八個儲存單元中且自該等儲存單元逐個位元讀出之八個碼位元分配至兩個連續符號、其中來自該八個碼位元中之最高有效位元之一第#i+1位元表示為一位元b#i且來自該兩個符號之該八個符號位元中之最高有效位元中之每一者之一第#i+1位元規定為一位元y#i之情形下，該反向 替換步驟將一位元y7替換成一位元b0，將一位元y5替換成一位元b1，將一位元y4替換成一位元b2，將一位元y0替換成一位元b3，將一位元y3替換成一位元b4，將一位元y1替換成一位元b5，將一位元y2替換成一位元b6，且將一位元y6替換成一位元b7，該低密度同位檢查碼包含資訊位元，及同位位元，該同位檢查矩陣包含一資訊矩陣部分，其對應於該等資訊位元，及一同位矩陣部分，其對應於該等同位位元，該資訊矩陣部分由一同位檢查矩陣初始值表表示，且該同位檢查矩陣初始值表表示每360個行之該資訊矩陣部分之一個元素之一位置，且特定而言表示5650 4143 8750 583 6720 8071 635 1767 1344 6922 738 6658 5696 1685 3207 415 7019 5023 5608 2605 857 6915 1770 8016 3992 771 2190 7258 8970 7792 1802 1866 6137 8841 886 1931 4108 3781 7577 6810 9322 8226 5396 5867 4428 8827 7766 2254 4247 888 4367 8821 9660 324 5864 4774 227 7889 6405 8963 9693 500 2520 2227 1811 9330 1928 5140 4030 4824 806 3134 1652 8171 1435 3366 6543 3745 9286 8509 4645 7397 5790 8972 6597 4422 1799 9276 4041 3847 8683 7378 4946 5348 1993 9186 6724 9015 5646 4502 4439 8474 5107 7342 9442 1387 8910 2660。
TW101114316A 2011-04-28 2012-04-20 資料處理裝置及資料處理方法 TWI487289B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011101799A JP5637393B2 (ja) 2011-04-28 2011-04-28 データ処理装置、及び、データ処理方法

Publications (2)

Publication Number Publication Date
TW201246802A TW201246802A (en) 2012-11-16
TWI487289B true TWI487289B (zh) 2015-06-01

Family

ID=47072143

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101114316A TWI487289B (zh) 2011-04-28 2012-04-20 資料處理裝置及資料處理方法

Country Status (11)

Country Link
US (1) US9077380B2 (zh)
EP (2) EP3133738B1 (zh)
JP (1) JP5637393B2 (zh)
KR (1) KR20140018922A (zh)
CN (1) CN103609025A (zh)
AR (1) AR086484A1 (zh)
AU (1) AU2012248555B2 (zh)
BR (1) BR112013027136A2 (zh)
RU (1) RU2595579C2 (zh)
TW (1) TWI487289B (zh)
WO (1) WO2012147623A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5630278B2 (ja) 2010-12-28 2014-11-26 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5637393B2 (ja) * 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
US8751906B2 (en) * 2011-06-13 2014-06-10 Marvell World Trade Ltd. Systems and methods for operating on a storage device using a life-cycle dependent coding scheme
JP5664919B2 (ja) * 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2955855A4 (en) 2013-02-08 2016-08-17 Sony Corp DATA PROCESSING DEVICE AND DATA PROCESSING METHOD
JPWO2014123017A1 (ja) 2013-02-08 2017-02-02 サターン ライセンシング エルエルシーＳａｔｕｒｎ Ｌｉｃｅｎｓｉｎｇ ＬＬＣ データ処理装置、及びデータ処理方法
RU2656830C2 (ru) * 2013-06-12 2018-06-06 Сони Корпорейшн Устройство обработки данных и способ обработки данных
KR102104937B1 (ko) 2013-06-14 2020-04-27 삼성전자주식회사 Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
KR102264832B1 (ko) 2013-09-26 2021-06-14 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US9442696B1 (en) * 2014-01-16 2016-09-13 The Math Works, Inc. Interactive partitioning and mapping of an application across multiple heterogeneous computational devices from a co-simulation design environment
JP2015156530A (ja) 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
US9602137B2 (en) 2014-02-19 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101776275B1 (ko) * 2014-02-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
KR101884273B1 (ko) * 2014-02-20 2018-08-30 상하이 내셔널 엔지니어링 리서치 센터 오브 디지털 텔레비전 컴퍼니, 리미티드 Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법
CN111245442B (zh) * 2014-03-19 2023-06-30 三星电子株式会社 发送设备及其交织方法
US9780808B2 (en) 2014-05-21 2017-10-03 Samsung Electronics Co., Ltd. Transmitter apparatus and bit interleaving method thereof
KR101775704B1 (ko) * 2014-05-21 2017-09-19 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
KR101785692B1 (ko) 2014-05-21 2017-10-16 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9602245B2 (en) 2014-05-21 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101775703B1 (ko) * 2014-05-21 2017-09-06 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9800269B2 (en) 2014-05-21 2017-10-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
CN112134605B (zh) 2015-11-13 2024-04-09 华为技术有限公司 数据传输方法和装置
JP6930372B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
CN110224798B (zh) * 2018-03-02 2021-10-15 华为技术有限公司 信号接收方法网络设备
CN109150786B (zh) * 2018-08-22 2020-05-29 北京邮电大学 一种基于qam的映射方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050066262A1 (en) * 2003-09-04 2005-03-24 Mustafa Eroz Method and system for providing short block length low density parity check (LDPC) codes in support of broadband satellite applications
WO2009116204A1 (ja) * 2008-03-18 2009-09-24 ソニー株式会社 データ処理装置、及びデータ処理方法
US20100275101A1 (en) * 2007-11-26 2010-10-28 Sony Corporation Data processing apparatus and data processing method

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757122B1 (en) * 2002-01-29 2004-06-29 Seagate Technology Llc Method and decoding apparatus using linear code with parity check matrices composed from circulants
AU2003256588A1 (en) * 2002-07-03 2004-01-23 Hughes Electronics Corporation Bit-interleaved coded modulation using low density parity check (ldpc) codes
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
KR20060016059A (ko) * 2004-08-16 2006-02-21 삼성전자주식회사 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
US20090049357A1 (en) * 2007-08-16 2009-02-19 Yeong-Luh Ueng Decoding Method for Quasi-Cyclic Low-Density Parity-Check Codes and Decoder for The Same
TWI497920B (zh) * 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
TWI410055B (zh) * 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
TWI427937B (zh) * 2007-11-26 2014-02-21 Sony Corp Data processing device and data processing method
ES2649560T3 (es) * 2007-11-26 2018-01-12 Saturn Licensing Llc Método y aparato para codificar y método y aparato para decodificar un código LDPC de 64K y tasa 2/3
TWI390856B (zh) * 2007-11-26 2013-03-21 Sony Corp Data processing device and data processing method
JP2009224820A (ja) * 2008-02-22 2009-10-01 Sony Corp 符号化装置、及び符号化方法
KR101503059B1 (ko) 2008-02-26 2015-03-19 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
ES2545788T3 (es) * 2008-03-03 2015-09-15 Rai Radiotelevisione Italiana (S.P.A.) Patrones de permutación de bits para modulación codificada de LDPC y constelaciones de 16QAM
EP2541927B1 (en) * 2010-02-23 2018-10-17 LG Electronics Inc. Broadcasting signal transmission device, broadcasting signal reception device, and method for transmitting/receiving broadcasting signal using same
WO2011122908A2 (ko) * 2010-04-01 2011-10-06 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송/수신 장치에서 방송 신호 송수신 방법
WO2011136574A2 (ko) * 2010-04-28 2011-11-03 엘지전자 주식회사 방송 신호 송신기, 방송 신호 수신기, 및 방송 신호 송/수신기에서 방송 신호 송수신 방법
CA2818110C (en) * 2010-05-10 2016-07-26 Lg Electronics Inc. Apparatus for transmitting a broadcast signal, apparatus for receiving a broadcast signal, and method for transmitting/receiving a broadcast signal using an apparatus for transmitting/receiving a broadcast signal
JP5500379B2 (ja) * 2010-09-03 2014-05-21 ソニー株式会社 データ処理装置、及びデータ処理方法
US9348691B2 (en) * 2010-09-14 2016-05-24 Lg Electronics Inc. Apparatus for transmitting broadcast signal, apparatus for receiving broadcast signal, and method for transmitting/receiving broadcast signal through apparatus for transmitting/receiving broadcasting signal
EP2618563A4 (en) * 2010-09-14 2014-10-15 Lg Electronics Inc RADIO BROADCAST SIGNAL TRANSMITTING APPARATUS, RADIO BROADCAST SIGNAL RECEIVING APPARATUS, AND BROADCAST SIGNAL TRANSMITTING / RECEIVING METHOD THROUGH THE TRANSMITTER SIGNAL TRANSMITTING / RECEIVING APPARATUS
JP5505725B2 (ja) * 2010-09-16 2014-05-28 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5601182B2 (ja) * 2010-12-07 2014-10-08 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5630278B2 (ja) * 2010-12-28 2014-11-26 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5630282B2 (ja) * 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5630283B2 (ja) * 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5672489B2 (ja) * 2011-02-08 2015-02-18 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5637393B2 (ja) * 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5648852B2 (ja) * 2011-05-27 2015-01-07 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5664919B2 (ja) * 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
US9191256B2 (en) * 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems
JPWO2014123017A1 (ja) * 2013-02-08 2017-02-02 サターン ライセンシング エルエルシーＳａｔｕｒｎ Ｌｉｃｅｎｓｉｎｇ ＬＬＣ データ処理装置、及びデータ処理方法
EP2955855A4 (en) * 2013-02-08 2016-08-17 Sony Corp DATA PROCESSING DEVICE AND DATA PROCESSING METHOD

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050066262A1 (en) * 2003-09-04 2005-03-24 Mustafa Eroz Method and system for providing short block length low density parity check (LDPC) codes in support of broadband satellite applications
US20100275101A1 (en) * 2007-11-26 2010-10-28 Sony Corporation Data processing apparatus and data processing method
WO2009116204A1 (ja) * 2008-03-18 2009-09-24 ソニー株式会社 データ処理装置、及びデータ処理方法

Also Published As

Publication number Publication date
EP2680446A4 (en) 2014-10-01
EP3133738A1 (en) 2017-02-22
CN103609025A (zh) 2014-02-26
AR086484A1 (es) 2013-12-18
BR112013027136A2 (pt) 2017-01-10
WO2012147623A1 (ja) 2012-11-01
JP2012235268A (ja) 2012-11-29
RU2013146977A (ru) 2015-04-27
JP5637393B2 (ja) 2014-12-10
EP3133738B1 (en) 2021-03-10
EP2680446A1 (en) 2014-01-01
AU2012248555A1 (en) 2013-10-10
TW201246802A (en) 2012-11-16
US20140040707A1 (en) 2014-02-06
RU2595579C2 (ru) 2016-08-27
KR20140018922A (ko) 2014-02-13
US9077380B2 (en) 2015-07-07
AU2012248555B2 (en) 2016-12-22
EP2680446B1 (en) 2016-08-24

Similar Documents

Publication Publication Date Title
TWI487289B (zh) 資料處理裝置及資料處理方法
KR102190357B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
CN103181082B (zh) 数据处理装置和数据处理方法
CN103210591B (zh) 数据处理设备以及数据处理方法
KR102023558B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법
KR101481854B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법, 및 부호화 장치, 및 부호화 방법
TWI479807B (zh) Data processing device and data processing method
KR102189466B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
CA2917806C (en) Data processing device and data processing method
KR102190362B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20140023970A (ko) 데이터 처리 장치 및 데이터 처리 방법
RU2654132C2 (ru) Устройство обработки данных и способ обработки данных
KR102164340B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR20150116764A (ko) 데이터 처리 장치, 및 데이터 처리 방법
CN105409130B (zh) 数据处理装置和数据处理方法
KR102113942B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
KR102240220B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
CN104969477A (zh) 数据处理装置和数据处理方法
JP2021121133A (ja) 送信装置、送信方法、受信装置、及び、受信方法
KR20200001626A (ko) 데이터 처리 장치, 및, 데이터 처리 방법
CA2899822C (en) Data processing device and data processing method
CA2917800C (en) Data processing device and data processing method
JP2021121134A (ja) 送信装置、送信方法、受信装置、及び、受信方法
KR20200108832A (ko) 송신 방법 및 수신 장치
JP6880792B2 (ja) 送信装置、送信方法、受信装置、及び、受信方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees