[go: up one dir, main page]

TWI485683B - 畫素電路及其驅動方法與顯示面板 - Google Patents

畫素電路及其驅動方法與顯示面板 Download PDF

Info

Publication number
TWI485683B
TWI485683B TW102111099A TW102111099A TWI485683B TW I485683 B TWI485683 B TW I485683B TW 102111099 A TW102111099 A TW 102111099A TW 102111099 A TW102111099 A TW 102111099A TW I485683 B TWI485683 B TW I485683B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
node
control signal
driving
Prior art date
Application number
TW102111099A
Other languages
English (en)
Other versions
TW201437992A (zh
Inventor
Ming Chun Tseng
Yi Hua Hsu
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Priority to TW102111099A priority Critical patent/TWI485683B/zh
Priority to US14/044,993 priority patent/US9230481B2/en
Priority to US14/260,341 priority patent/US9230483B2/en
Publication of TW201437992A publication Critical patent/TW201437992A/zh
Application granted granted Critical
Publication of TWI485683B publication Critical patent/TWI485683B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

畫素電路及其驅動方法與顯示面板
本發明係關於一種畫素電路及其驅動方法，尤指一種適用於電晶體臨界電壓及有機發光二極體電壓補償之主動式矩陣有機發光二極體畫素電路及其驅動方法。
主動式矩陣有機發光二極體(Active matrix OLED,AMOLED)之驅動電晶體依背板製程技術可分為P型及N型電晶體。請參照圖1及圖2，係習知主動式矩陣有機發光二極體之P型驅動電路示意圖及習知主動式矩陣有機發光二極體之N型驅動電路示意圖。如圖2所示，對於N型驅動電路來說仍然有N型電晶體之臨界電壓偏移的問題，由於製程上的差異以及長時間操作的情況下會產生劣化(degradation)而使得臨界電壓產生偏移，亦即無法輸出與初始相同之電流而形成區域性不均勻或是亮度衰減。再加上有機發光二極體由於長時間操作而使得操作電壓隨著時間增長而增加。因此，針對上述之問題而提出N型補償驅動電路，請同時參照圖3及圖4，係習知主動式矩陣有機發光二極體之N型補償驅動電路示意圖及補償驅動電路時序圖。如圖3及圖4所示，由於畫素電路設計的元件數目(6T2C) 過多以及驅動訊號(Sn、Sn’、En、Xen)的過於複雜而無法達成高精細及高開口率的要求。
發明人爰因於此，本於積極發明之精神，亟思一種畫素電路及其驅動方法，以利用N型驅動電晶體驅動有機發光二極體，並結合複數個電晶體及電容，以補償N型電晶體之臨界電壓、主動式矩陣有機發光二極體之電壓、以及滿足高精細度及高開口率之需求，幾經研究實驗終至完成本發明。
本發明提供了一種畫素電路，包括：一有機發光二極體(OLED)，包含一陽極端及一陰極端，陰極端連接一第一電壓源；一驅動電晶體，用來驅動該有機發光二極體，驅動電晶體包含一第一節點、一第二節點及一第三節點，第一節點連接一第二電壓源，第三節點連接陽極端；一第一電晶體，包含連接一資料驅動線之一第一端、連接一第一控制訊號源之一第二端、及連接第二節點之一第三端；一第二電晶體，包含一第一端、連接一第二控制訊號源之一第二端、及連接陽極端及第三節點之一第三端；一儲存電容，包含連接一第三電壓源之一第一端、及連該第二電晶體之第一端之一第二端；以及一耦合電容，包含連接第二電晶體之第一端之一第一端、及連接第二節點之一第二端。
此外，於一重置階段時，第一控制訊號源提供一第一控制訊號，以開啟第一電晶體，資料驅動線輸入一 參考電壓至驅動電晶體，以重置第二節點、第三節點及耦合電容之第一端，於一補償階段時，第二節點及儲存電容儲存驅動電晶體之一臨界電壓，驅動電晶體由開啟狀態轉變為關閉狀態，於一資料寫入階段時，第二控制訊號源提供一第二控制訊號，以關閉第二電晶體，資料驅動線輸入一資料電壓至驅動電晶體，耦合電容之一電壓被耦合至耦合電容之第一端，於一發光階段時，臨界電壓及有機發光二極體之一電壓被耦合至第二節點。
再者，驅動電晶體、第一電晶體及第二電晶體為N型電晶體。
另外，畫素電路包含一第三電晶體，其包含連接一第四電壓源之一第一端、連接一第三控制訊號源之一第二端、及連接第二節點之一第三端，第四電壓源提供一參考電壓，第三電晶體根據一第三控制訊號開啟，以輸入參考電壓至第二節點。
此外，本發明提供了一種用來驅動一畫素電路之方法，畫素電路包含一有機發光二極體(OIED)、一驅動電晶體、一第一電晶體、一第二電晶體、一儲存電容及一耦合電容，有機發光二極體具有一陽極端及連接一第一電壓源之一陰極端，第一電壓源提供一第一電壓，驅動電晶體具有連接一第二電壓源之一第一節點、一第二節點及連接陽極端之一第三節點，第二電壓源提供一第二電壓，第一電晶體具有連接一資料驅動線之一第一端、連接一第一控制訊號源之一第二端、及連接第二節點之一第三端，第 一控制訊號源提供一第一控制訊號，第二電晶體具有一第一端、連接一第二控制訊號源之一第二端、及連接陽極端及第三節點之一第三端，第二控制訊號源提供一第二控制訊號，儲存電容具有連接一第三電壓源之一第一端及連接第二電晶體之第一端之一第二端，耦合電容具有連接第二電晶體之第一端之一第一端及連接第二節點之一第二端，方法包括步驟：(A)於一重置階段時，藉由第一控制訊號開啟第一電晶體，輸入一參考電壓至驅動電晶體，以重置第二節點、第三節點及耦合電容之第一端；(B)於一補償階段時，儲存驅動電晶體之一臨界電壓至第三節點及儲存電容，驅動電晶體由開啟狀態轉變為關閉狀態；(C)於一資料寫入階段時，藉由第二控制訊號關閉第二電晶體，輸入一資料電壓至驅動電晶體，及耦合耦合電容之一電壓至耦合電容之第一端；以及(D)於一發光階段時，耦合臨界電壓及有機發光二極體之一電壓至第二節點。
另外，本發明提供了一種顯示面板，包括：複數個畫素電路，係依複數之行及列而排列為一畫素電路矩陣；一資料驅動器，係具有複數條資料驅動線，用以連接畫素電路矩陣之行之複數個畫素電路以提供至少一輸入電壓；一掃描驅動器，係具有複數條與複數條資料驅動線垂直相交的掃描驅動線，用以連接畫素電路矩陣之列之複數個畫素電路以提供至少一開關電壓；一電壓產生器，係具有設置於複數條掃描驅動線間的複數條電壓供應線，用以連接複數個畫素電路以提供至少一電壓源；以及一時序控 制器，係分別連接及控制資料驅動器、掃描驅動器及電壓產生器。
以上的概述與接下來的詳細說明皆為示範性質，是為了進一步說明本發明的申請專利範圍。而有關本發明的其他目的與優點，將在後續說明與圖示加以闡述。
10、13‧‧‧P型電晶體
11‧‧‧有機發光二極體
12‧‧‧電容
20、23‧‧‧N型電晶體
21‧‧‧有機發光二極體
22‧‧‧電容
50、110‧‧‧驅動電晶體
51、111‧‧‧有機發光二極體
52、112‧‧‧電壓控制單元
55、115‧‧‧耦合電容
56、116‧‧‧儲存電容
57、117‧‧‧第一電晶體
58、118‧‧‧第二電晶體
119‧‧‧第三電晶體
80‧‧‧畫素電路
81‧‧‧資料驅動器
82‧‧‧掃描驅動器
83‧‧‧電壓產生器
84‧‧‧時序控制器
501‧‧‧第一節點
502‧‧‧第二節點
503‧‧‧第三節點
511‧‧‧陽極端
512‧‧‧陰極端
551‧‧‧耦合電容之第一端
552‧‧‧耦合電容之第二端
561‧‧‧儲存電容之第一端
562‧‧‧儲存電容之第二端
571‧‧‧第一電晶體之第一端
572‧‧‧第一電晶體之第二端
573‧‧‧第一電晶體之第三端
581‧‧‧第二電晶體之第一端
582‧‧‧第二電晶體之第二端
583‧‧‧第二電晶體之第三端
1191‧‧‧第三電晶體之第一端
1192‧‧‧第三電晶體之第二端
1193‧‧‧第三電晶體之第三端
VSS‧‧‧第一電壓源
VDD‧‧‧第二電壓源
REF1‧‧‧第三電壓源
REF2‧‧‧第四電壓源
SN‧‧‧第一控制訊號源
SW‧‧‧第二控制訊號源
SR‧‧‧第三控制訊號源
Data‧‧‧資料驅動線
圖1係習知主動式矩陣有機發光二極體之P型驅動電路示意圖。
圖2係習知主動式矩陣有機發光二極體之N型驅動電路示意圖。
圖3係習知主動式矩陣有機發光二極體之N型補償驅動電路示意圖。
圖4係圖3之補償驅動電路時序圖。
圖5係本發明一較佳實施例之畫素電路示意圖。
圖6係圖5畫素電路之一較佳實施例時序圖。
圖7係圖5畫素電路之另一較佳實施例時序圖。
圖8係本發明一較佳實施例之顯示面板示意圖。
圖9係圖8顯示面板以畫素電路矩陣之3列為一顯示單元之一較佳實施例時序圖。
圖10係圖8顯示面板以畫素電路矩陣之3列為一顯示單元之另一較佳實施例時序圖。
圖11係本發明另一較佳實施例之畫素電路示意圖。
圖12係圖11畫素電路之一較佳實施例時序圖。
圖13係圖11畫素電路之另一較佳實施例時序圖。
首先，請參照圖5，係本發明一較佳實施例之電路示意圖。圖5所示為一種畫素電路，包括：一驅動電晶體50、一有機發光二極體51、及一電壓控制單元52。有機發光二極體51包含一陽極端511及一陰極端512，其中陰極端512連接用來提供一第一電壓Vss之一第一電壓源VSS。驅動電晶體50較佳為N型電晶體，其包含一第一節點501、一第二節點502及一第三節點503，其中，第一節點501為汲極端、第二節點502為閘極端、及第三節點503為源極端，第一節點501電性連接用來提供一第二電壓Vdd之一第二電壓源VDD，且第三節點503連接陽極端511。
前述電壓控制單元52包含一第一電晶體57、一第二電晶體58、一儲存電容56及一耦合電容55。第一電晶體57具有連接一資料驅動線Data之一第一端571、連接用來提供一第一控制訊號之一第一控制訊號源SN之一第二端572、及連接第二節點502之一第三端573。第二電晶體58具有一第一端581、連接用來提供一第二控制訊號之一第二控制訊號源SW之一第二端582、及連接陽極端511及第三節點503之一第三端583。第一及第二電晶體57及58較佳為N型電晶體。儲存電容56具有連接一第三電壓源REF1之一第一端561及連接第二電晶體58之第一端581之一第二端562。耦合電容55具有連接第二電晶體58之第一端581之一第一端551及連接第二節點502之一第二端552。據此， 當畫素電路於一重置階段時，藉由第一控制訊號開啟第一電晶體57，輸入一參考電壓Vref至驅動電晶體50，以重置第二節點502、第三節點503及第二電晶體58之第一端581，當畫素電路於一補償階段時，儲存驅動電晶體50之一臨界電壓Vt至第三節點503及儲存電容56，驅動電晶體50由開啟狀態轉變為關閉狀態，當畫素電路於一資料寫入階段時，藉由第二控制訊號關閉第二電晶體58，輸入一資料電壓至驅動電晶體50，及耦合耦合電容55至第二電晶體58之第一端581，當畫素電路於一發光階段時，耦合臨界電壓Vt及有機發光二極體51之電壓Voled至第二節點502，其中，前述重置階段、補償階段、資料寫入階段及發光階段依序重複進行。
請同時參照圖6，係圖5畫素電路之一較佳實施例的工作時序圖。其電路操作分為重置(Reset)階段、補償(Comp.)階段、資料寫入(Prog.)階段及發光(Emitting)階段，且驅動電晶體50、第一電晶體57、第二電晶體58及有機發光二極體51的開啟或關閉狀態如表1所示，以及驅動電晶體50之第二節點502的電壓(VG )、有機發光二極體51之陽極端511的電壓(VS )、耦合電容55之第一端551的電壓(VN )、第二節點502與陽極端511之電壓差(VGS )及第二節點502與耦合電容55之第一端551之電壓差(VGN )如表2所示。
據此，於重置階段時，驅動電晶體50、第一電晶體57、第二電晶體58為開啟狀態，以及有機發光二極體51為關閉狀態，資料驅動線(Data)輸入一參考電壓Vref於第一電晶體57之第一端571，並經過第一電晶體57之第三端573使第二節點502重置成參考電壓Vref，同時第二電壓Vdd為一重置電壓Vrst且符合Vref>Vrst+Vt，使得第三節點503重置成為重置電壓Vrst，以及耦合電容55之第一端551也因此重置而成為重置電壓Vrst。
於補償階段時，第一電晶體57、第二電晶體 58為開啟狀態，以及有機發光二極體51為關閉狀態，第二節點502仍為參考電壓Vref，同時第二電壓Vdd轉變為一高電位電壓ELVDD，使驅動電晶體50由開啟狀態逐漸放電到關閉狀態，使得有機發光二極體51之陽極端511放電至Vref-Vt，據以量測驅動電晶體50之臨界電壓Vt並進而儲存至儲存電容56。
如圖6所示，補償階段之後具有一間隔時間(T_space)，其為補償階段與資料寫入階段間之一間隔時間，此間隔時間大於或等於0。
於資料寫入階段時，驅動電晶體50、第一電晶體57為開啟狀態，以及第二電晶體58、有機發光二極體51為關閉狀態，資料驅動線(Data)輸入一資料電壓Vdata於第一電晶體57之第一端571，並經過第一電晶體57之第三端573使第二節點502為資料電壓Vdata，同時第二電壓Vdd為重置電壓Vrst，而耦合電容55之第一端551的電壓VN 經由耦合電容55耦合至：VN =Vref-Vt+(Vdata-Vref)*f1=Vref*(1-f1)+Vdata*f1-Vt，-----(1)而第二節點502與耦合電容55之第一端551之電壓差為：VGN =Vdata-(Vref(1-f1)+Vdata*f1-Vt)=(Vdata-Vref)*(1-f1)+Vt，-----(2)其中f1=Ccp/(Ccp+Cst)，Ccp為耦合電容55之電容值且Cst為儲存電容56之電容值，且儲存電容56同時具有前一階段之臨界電壓Vt及資料電壓Vdata，使得第二節點502與耦 合電容55之第一端551之電壓差VGN 大於或等於臨界電壓Vt。同時有機發光二極體51不能被開啟，因此也必須滿足以下條件：Vrst≦Vss+Voled(0)，-----(3)其中Voled(0)為有機發光二極體51之開啟電壓。
於發光階段時，驅動電晶體50、第二電晶體58及有機發光二極體51為開啟狀態，以及第一電晶體57為關閉狀態，此時陽極端511及耦合電容55之第一端551皆為有機發光二極體51之電壓Voled，而耦合電容55耦合有機發光二極體51之電壓Voled至第二節點502：VG =Vdata+(Voled-(Vref*(1-f1)+Vdata*f1-Vt))=(Vdata-Vref)*(1-f1)+Vt+Voled，-----(4)而第二節點502與陽極端511之電壓差為：VGS =(Vdata-Vref)*(1-f1)+Vt，-----(5)因此，驅動電晶體50之輸出電流Ioled 可表示為：Ioled =Kp*(VGS -Vt)2 =Kp*[(Vdata-Vref)*(1-f1)]2 ，-----(6)其中，Kp=1/2(μ *COX)(W/L)，μ為驅動電晶體50之載子移動率，COX為驅動電晶體50之單位面積電容，(W/L)為驅動電晶體50之寬長比，以及從(6)式中可看出驅動電晶體50之輸出電流與臨界電壓Vt及有機發光二極體51之電壓Voled無關，不僅補償了電晶體之臨界電壓、主動式矩陣有機發光二極體之電壓、且同時也滿足高精細度及高開口率之需求。
應注意的是，於發光階段時，耦合電容55之第一端551與第三節點503之間會因第二電晶體58瞬間開啟而存在電荷分配。於第二電晶體58開啟之瞬間，耦合電容55之第一端551的電壓可表示為：VN ={VN_pro *Cst+VS_pro *Coled}/(Cst+Coled)，-----(7)其中，Coled為有機發光二極體51的電容值，VN_pro 為於補償階段時耦合電容55之第一端551的電壓(即Vref*(1-f1)+Vdata*f1-Vt)，且VS_pro 為於補償階段時第三節點503之電壓(即Vref)。若有機發光二極體51的電容值Coled可忽略(即Coled遠小於儲存電容56之電容值Cst)，式(7)可簡化為VN =Vref*(1-f1)+Vdata*f1-Vt，-----(8)可知耦合電容55之第一端551的電壓維持不變，仍然儲存臨界電壓Vt及有機發光二極體51的電壓Voled。然而，若有機發光二極體51的電容值Coled不可忽略，則耦合電容55之第一端551可能會因為其與第三節點503之間的電荷分配而造成其所儲存的臨界電壓Vt遺失。
請同時參照圖5及圖7，圖7係圖5畫素電路之另一較佳實施例的工作時序圖。其與圖6之差異在於資料寫入階段時，第二電壓Vdd為高電位電壓ELVDD且並未重置驅動電晶體50，其餘部分皆相同。圖7繪示之工作時序圖較佳使用在有機發光二極體51的電容值Coled不可忽略的情形下(即Coled不遠小於儲存電容56之電容值Cst)。第三節點503於資料寫入階段被重置於Vdata-Vt。於第二電 晶體58開啟之瞬間，耦合電容55之第一端551的電壓VN 變為：VN ={[Vref*(1-f1)+Vdata*f1-Vt]*Cst+[Data-Vt]*Coled}/(Cst+Coled)={[Vref*(1-f1)+Vdata*f1]*Cst+(Data*Coled)}/(Cst+Coled)-Vt=Func(Vref,Vdata,Ccp,Cst,Coled)-Vt，-----(9)其中Func(Vref,Vdata,Ccp,Cst,Coled)係有關於Vref、Vdata、Ccp、Cst及Coled之函數。由式(9)可知，於第二電晶體58開啟之瞬間，耦合電容55之第一端551所儲存的臨界電壓Vt沒有遺失。於圖7繪示之工作時序圖下，第二節點502的電壓(VG )、有機發光二極體51之陽極端511的電壓(VS )、耦合電容55之第一端551的電壓(VN )、第二節點502與陽極端511之電壓差(VGS )及驅動電晶体50之第二節點502與耦合電容55之第一端551之電壓差(VGN )如表3所示。
本發明亦提供一種用來驅動一畫素電路方法，一併參照圖5所示之畫素電路，其方法包括步驟：(A)於一重置階段時，藉由第一控制訊號Vsn開啟該第一電晶體57，輸入一參考電壓Vref至驅動電晶體50，以重置第二節點502、第三節點503及第二電晶體58之第一端581；(B)於一補償階段時，儲存驅動電晶體50之臨界電壓Vt至第三節點503及儲存電容56，驅動電晶體50由開啟狀態轉變為關閉狀態；(C)藉由第二控制訊號SW關閉第二電晶體58，輸入資料電壓Vdata至驅動電晶體50，及耦合耦合電容55至耦合電容55該第一端551；以及(D)於一發光階段時，耦合臨界電壓Vt及有機發光二極體51之電壓Voled至第二節點502。
請參照圖8，係本發明一較佳實施例之使用前述畫素電路之顯示面板示意圖。其包括：複數個畫素電路80、一資料驅動器81、一掃描驅動器82、一電壓產生器83、以及一時序控制器84。該複數個畫素電路80係依複數之行及列而排列為一畫素電路矩陣；該資料驅動器81係具有複數條資料驅 動線(Data_1,Data_2,Data_3,...)，用以連接該畫素電路矩陣之行之複數個畫素電路80以提供至少一輸入電壓；該掃描驅動器82係具有複數條與該複數條資料驅動線垂直相交的掃描驅動線(SN_1,SW_1,SN_2,SW_2,SN_3,SW_3,...)，用以連接該畫素電路矩陣之列之複數個畫素電路80以提供至少一開關電壓；該電壓產生器83係具有設置於該複數條掃描驅動線間的複數條電壓供應線(VDD_1,VDD_2,VDD_3,...)，用以連接該複數個畫素電路80以提供至少一電壓源；該時序控制器84係分別連接及控制該資料驅動器81、該掃描驅動器82及該電壓產生器83。在一實施例中，顯示面板是以畫素電路矩陣之3列為一顯示單元。每一顯示單元之重置階段、補償階段、資料寫入階段及發光階段是依序進行，且每一顯示單元是依序進行。
請同時參照圖9，係圖8顯示面板以畫素電路矩陣之3列為一顯示單元之一較佳實施例工作時序圖。一實施例如圖9所示，其與圖6之差異僅在於資料寫入階段時，掃描驅動器82經由掃描驅動線(SN_1,SN_2,SN_3)依序開啟顯示單元之每一列複數個畫素電路80之第一電晶體57，同時資料驅動線Data(m)輸入一資料電壓組Vdata(1,2,3)，該資料電壓組Vdata(1,2,3)依序輸入一資料電壓於每一行複數個畫素電路80之第一電晶體57，該資料電壓組Vdata(1,2,3)對應由掃描驅動線(SN_1,SN_2,SN_3)依序開啟的每一列複數個畫素電路80之第一電晶體57時依序輸入一資料電壓於每一行複數個畫素電路80之第一電晶體 57，其餘部分皆相同。當此顯示單元完成重置階段、補償階段、資料寫入階段及發光階段之後，下個顯示單元依序進行。
請同時參照圖8及圖10，圖10係圖8顯示面板以畫素電路矩陣之3列為一顯示單元之另一較佳實施例時序圖。如圖10所示，其與圖7之差異僅在於資料寫入階段時，掃描驅動器82經由掃描驅動線(SN_1,SN_2,SN_3)依序開啟畫素電路矩陣之3列之每一列複數個畫素電路80之第一電晶體57，同時資料驅動線Data(m)輸入一資料電壓組Vdata(1,2,3)，該資料電壓組Vdata(1,2,3)依序輸入一資料電壓於每一行複數個畫素電路80之第一電晶體57，該資料電壓組Vdata(1,2,3)對應由掃描驅動線(SN_1,SN_2,SN_3)依序開啟的每一列複數個畫素電路80之第一電晶體57時依序輸入一資料電壓於每一行複數個畫素電路80之第一電晶體57，其餘部分皆相同。其與圖9之差異僅在於資料寫入階段時，電壓產生器83之複數條電壓供應線所提供之第二電壓Vdd_1,2,3維持在一高電位電壓ELVDD且並未重置驅動電晶體50，其餘部分皆相同。
請參照圖11，係本發明另一較佳實施例之畫素電路示意圖。其與圖5之差異僅在於增加一第三電晶體119，其具有連接一第四電壓源REF2之一第一端1191、連接提供一第三控制訊號Vsr之一第三控制訊號源SR之一第二端1192、及連接第二節點502之一第三端1193，其中第四電壓源REF2用來提供參考電壓Vref。並請同時參照圖 12，係圖11畫素電路之一較佳實施例工作時序圖。其目的僅降低圖6之第一控制訊號Vsn之開啟頻率，且由第三控制訊號Vsr開啟第三電晶體119以輸入參考電壓Vref，其餘部分皆相同。
請同時參照圖11及圖13，圖13係圖11畫素電路之另一較佳實施例工作時序圖。如圖13所示，其與圖7之差異在於降低圖7之第一控制訊號Vsn之開啟頻率，且由第三控制訊號Vsr開啟第三電晶體119以輸入參考電壓Vref，其餘部分皆相同。其與圖12之差異僅在於資料寫入階段時，電壓產生器83之複數條電壓供應線所提供之第二電壓Vdd維持在一高電位電壓ELVDD且並未重置驅動電晶體50，其餘部分皆相同。
上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
50‧‧‧驅動電晶體
51‧‧‧有機發光二極體
52‧‧‧電壓控制單元
55‧‧‧耦合電容
56‧‧‧儲存電容
57‧‧‧第一電晶體
58‧‧‧第二電晶體
501‧‧‧第一節點
502‧‧‧第二節點
503‧‧‧第三節點
511‧‧‧陽極端
512‧‧‧陰極端
551‧‧‧耦合電容之第一端
552‧‧‧耦合電容之第二端
561‧‧‧儲存電容之第一端
562‧‧‧儲存電容之第二端
571‧‧‧第一電晶體之第一端
572‧‧‧第一電晶體之第二端
573‧‧‧第一電晶體之第三端
581‧‧‧第二電晶體之第一端
582‧‧‧第二電晶體之第二端
583‧‧‧第二電晶體之第三端
VSS‧‧‧第一電壓源
VDD‧‧‧第二電壓源
REF1‧‧‧第三電壓源
SN‧‧‧第一控制訊號源
SW‧‧‧第二控制訊號源
Data‧‧‧資料驅動線

Claims (10)

  1. 一種畫素電路，包括：一有機發光二極體(OLED)，包含一陽極端及一陰極端，該陰極端連接一第一電壓源；一驅動電晶體，用來驅動該有機發光二極體，該驅動電晶體包含一第一節點、一第二節點及一第三節點，該第一節點連接一第二電壓源，該第三節點連接該陽極端；一第一電晶體，包含連接一資料驅動線之一第一端、連接一第一控制訊號源之一第二端、及連接該第二節點之一第三端；一第二電晶體，包含一第一端、連接一第二控制訊號源之一第二端、及連接該陽極端及該第三節點之一第三端；一儲存電容，包含連接一第三電壓源之一第一端及連接該第二電晶體之該第一端之一第二端；以及一耦合電容，包含連接該第二電晶體之該第一端之一第一端及連接該第二節點之一第二端。
  2. 如申請專利範圍第1項所述之畫素電路，其中，於一重置階段時，該第一控制訊號源提供一第一控制訊號，以開啟該第一電晶體，該資料驅動線輸入一參考電壓至該驅動電晶體，以重置該第二節點、該第三節點及該耦合電容之該第一端，於一補償階段時，該第二節點及該儲存電容儲存該驅動電晶體之一臨界電壓，該驅動電晶體由開啟狀態轉變為關閉狀態，於一資料寫入階段時，該第二控制訊號源提供一第二控制訊號，以關閉該第二電晶體，該資料 驅動線輸入一資料電壓至該驅動電晶體，該耦合電容之一電壓被耦合至該耦合電容之該第一端，於一發光階段時，該臨界電壓及該有機發光二極體之一電壓被耦合至該第二節點。
  3. 如申請專利範圍第1項所述之畫素電路，其中，該驅動電晶體、該第一電晶體及該第二電晶體為N型電晶體。
  4. 如申請專利範圍第1項所述之畫素電路，另包含一第三電晶體，該第三電晶體包含連接一第四電壓源之一第一端、連接一第三控制訊號源之一第二端、及連接該第二節點之一第三端，該第四電壓源提供一參考電壓，該第三電晶體根據一第三控制訊號開啟，以輸入該參考電壓至該第二節點。
  5. 一種用來驅動一畫素電路之方法，該畫素電路包含一有機發光二極體(OLED)、一驅動電晶體、第一電晶體、一第二電晶體、一儲存電容及一耦合電容，該有機發光二極體具有一陽極端及連接一第一電壓源之一陰極端，該第一電壓源提供一第一電壓，該驅動電晶體具有連接一第二電壓源之一第一節點、一第二節點及連接該陽極端之一第三節點，該第二電壓源提供一第二電壓，該第一電晶體具有連接一資料驅動線之一第一端、連接一第一控制訊號源之一第二端、及連接該第二節點之一第三端，該第一控制訊號源提供一第一控制訊號，該第二電晶體具有一第一端、連接一第二控制訊號源之一第二端、及連接於該陽極端及該第三節點之一第三端，該第二控制訊號源提供一第 二控制訊號，該儲存電容具有連接於一第三電壓源之一第一端及連接於該第二電晶體之該第一端之一第二端，該耦合電容具有連接該第二電晶體之該第一端之一第一端及連接該第二節點之一第二端，該方法包括步驟：(A)於一重置階段時，藉由該第一控制訊號開啟該第一電晶體，輸入一參考電壓至該驅動電晶體，以重置該第二節點、該第三節點及該耦合電容之該第一端；(B)於一補償階段時，儲存該驅動電晶體之一臨界電壓至該第三節點及該儲存電容，該驅動電晶體由開啟狀態轉變為關閉狀態；(C)於一資料寫入階段時，藉由該第二控制訊號關閉該第二電晶體，輸入一資料電壓至該驅動電晶體，及耦合該耦合電容之一電壓至該耦合電容之該第一端；以及(D)於一發光階段時，耦合該臨界電壓及該有機發光二極體之一電壓至該第二節點。
  6. 如申請專利範圍第5項所述之方法，其中，於步驟(A)時，該第二電壓為一第一重置電壓，該參考電壓大於該第一重置電壓與該臨界電壓之和。
  7. 如申請專利範圍第5項所述之方法，其中，於步驟(C)時，該第二電壓為一第二重置電壓，該第二重置電壓小於或等於該第一電壓與該有機發光二極體之一起始電壓之和。
  8. 如申請專利範圍第5項所述之方法，其中，該驅動電晶體、該第一電晶體及該第二電晶體為N型電晶體。
  9. 如申請專利範圍第5項所述之方法，其中，該畫素電路另包含一第三電晶體，該第三電晶體包含連接一第四電壓源之一第一端、連接一第三控制訊號源之一第二端、及連接該第二節點之一第三端，該第三控制訊號源提供一第三控制訊號，該第四電壓源提供該參考電壓，於步驟(A)時，該第三電晶體根據該第三控制訊號開啟，以輸入該參考電壓至該驅動電晶體。
  10. 一種顯示面板，包括：複數個畫素電路，係依複數之行及列而排列為一畫素電路矩陣；一資料驅動器，係具有複數條資料驅動線，用以連接該畫素電路矩陣之行之複數個畫素電路以提供至少一輸入電壓；一掃描驅動器，係具有複數條與該複數條資料驅動線垂直相交的掃描驅動線，用以連接該畫素電路矩陣之列之複數個畫素電路以提供至少一開關電壓；一電壓產生器，係具有設置於該複數條掃描驅動線間的複數條電壓供應線，用以連接該複數個畫素電路以提供至少一電壓源；以及一時序控制器，係分別連接及控制該資料驅動器、該掃描驅動器及該電壓產生器，其中，每一畫素電路包括：一有機發光二極體(OLED)，包含一陽極端及一陰極端，該陰極端連接一第一電壓源； 一驅動電晶體，用來驅動該有機發光二極體，該驅動電晶體包含一第一節點、一第二節點及一第三節點，該第一節點連接一第二電壓源，該第三節點連接該陽極端；一第一電晶體，包含連接該複數個資料驅動線之其中一資料驅動線之一第一端、連接一第一控制訊號源之一第二端、及連接該第二節點之一第三端；一第二電晶體，包含一第一端、連接一第二控制訊號源之一第二端、及連接該陽極端及該第三節點之一第三端；一儲存電容，包含連接一第三電壓源之一第一端及連接該第二電晶體之該第一端之一第二端；以及一耦合電容，包含連接該第二電晶體之該第一端之一第一端及連接該第二節點之一第二端。
TW102111099A 2013-03-28 2013-03-28 畫素電路及其驅動方法與顯示面板 TWI485683B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102111099A TWI485683B (zh) 2013-03-28 2013-03-28 畫素電路及其驅動方法與顯示面板
US14/044,993 US9230481B2 (en) 2013-03-28 2013-10-03 Pixel circuit and driving method and display device thereof
US14/260,341 US9230483B2 (en) 2013-03-28 2014-04-24 Pixel circuit and driving method and display device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102111099A TWI485683B (zh) 2013-03-28 2013-03-28 畫素電路及其驅動方法與顯示面板

Publications (2)

Publication Number Publication Date
TW201437992A TW201437992A (zh) 2014-10-01
TWI485683B true TWI485683B (zh) 2015-05-21

Family

ID=51620325

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102111099A TWI485683B (zh) 2013-03-28 2013-03-28 畫素電路及其驅動方法與顯示面板

Country Status (2)

Country Link
US (1) US9230481B2 (zh)
TW (1) TWI485683B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI674569B (zh) * 2018-06-07 2019-10-11 友達光電股份有限公司 畫素電路

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103927975B (zh) * 2013-12-30 2016-02-10 上海天马微电子有限公司 一种有机发光显示器的像素补偿电路及方法
CN105206220B (zh) * 2014-06-13 2018-03-27 京东方科技集团股份有限公司 像素驱动电路、驱动方法、阵列基板及显示装置
CN104575387B (zh) * 2015-01-26 2017-02-22 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN105161051A (zh) * 2015-08-21 2015-12-16 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板及显示装置
CN106652904B (zh) * 2017-03-17 2019-01-18 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
US10204554B2 (en) 2017-06-28 2019-02-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel compensation circuit and display device
CN107123393A (zh) * 2017-06-28 2017-09-01 武汉华星光电半导体显示技术有限公司 像素补偿电路及显示装置
FR3069379B1 (fr) * 2017-07-21 2019-08-23 Aledia Dispositif optoelectronique
CN108806612B (zh) * 2018-06-13 2020-01-10 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN109545145B (zh) * 2019-01-02 2020-07-28 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN109584788A (zh) * 2019-01-22 2019-04-05 京东方科技集团股份有限公司 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
CN109859688B (zh) * 2019-04-04 2021-07-06 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN109961728B (zh) * 2019-04-10 2021-01-22 京东方科技集团股份有限公司 检测方法、驱动方法、显示装置和补偿查找表的构建方法
US11514844B2 (en) 2019-09-12 2022-11-29 Beijing Boe Technology Development Co., Ltd. Pixel drive circuit, pixel unit, driving method, array substrate, and display apparatus
CN112037716B (zh) * 2020-09-21 2022-01-21 京东方科技集团股份有限公司 像素电路、显示面板和显示设备
US11715416B1 (en) 2022-10-31 2023-08-01 Innolux Corporation Method for driving an active-matrix pixel array

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200727252A (en) * 2006-01-09 2007-07-16 Univ Nat Chunghsing Pixel circuit of organic light-emitting diode (OLED) display
TW200744036A (en) * 2006-05-18 2007-12-01 Lg Philips Lcd Co Ltd Pixel circuit of organic light emitting display
US20080122381A1 (en) * 2006-06-27 2008-05-29 Lg Philips Lcd Co., Ltd Pixel circuit of organic light emitting display
US20110084947A1 (en) * 2009-10-08 2011-04-14 Bo-Yong Chung Pixel circuit and organic electroluminescent display including the same
TW201220277A (en) * 2010-11-11 2012-05-16 Au Optronics Corp Pixel driving circuit of an organic light emitting diode
TW201308287A (zh) * 2011-08-11 2013-02-16 Chimei Innolux Corp 顯示器及其驅動方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870004B1 (ko) * 2002-03-08 2008-11-21 삼성전자주식회사 유기 전계발광 표시 장치와 그 구동 방법
JP4062179B2 (ja) * 2003-06-04 2008-03-19 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
TWI273541B (en) * 2003-09-08 2007-02-11 Tpo Displays Corp Circuit and method for driving active matrix OLED pixel with threshold voltage compensation
KR100698681B1 (ko) * 2004-06-29 2007-03-23 삼성에스디아이 주식회사 발광 표시장치
KR100578813B1 (ko) * 2004-06-29 2006-05-11 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
CA2490858A1 (en) * 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
JP2008003544A (ja) * 2006-05-23 2008-01-10 Sony Corp 画像表示装置
JP2008083680A (ja) * 2006-08-17 2008-04-10 Seiko Epson Corp 電気光学装置および電子機器
KR100931469B1 (ko) * 2008-02-28 2009-12-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200727252A (en) * 2006-01-09 2007-07-16 Univ Nat Chunghsing Pixel circuit of organic light-emitting diode (OLED) display
TW200744036A (en) * 2006-05-18 2007-12-01 Lg Philips Lcd Co Ltd Pixel circuit of organic light emitting display
US20080122381A1 (en) * 2006-06-27 2008-05-29 Lg Philips Lcd Co., Ltd Pixel circuit of organic light emitting display
US20110084947A1 (en) * 2009-10-08 2011-04-14 Bo-Yong Chung Pixel circuit and organic electroluminescent display including the same
TW201220277A (en) * 2010-11-11 2012-05-16 Au Optronics Corp Pixel driving circuit of an organic light emitting diode
TW201308287A (zh) * 2011-08-11 2013-02-16 Chimei Innolux Corp 顯示器及其驅動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI674569B (zh) * 2018-06-07 2019-10-11 友達光電股份有限公司 畫素電路

Also Published As

Publication number Publication date
US20140292740A1 (en) 2014-10-02
US9230481B2 (en) 2016-01-05
TW201437992A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
TWI485683B (zh) 畫素電路及其驅動方法與顯示面板
CN115691425B (zh) 像素电路及其驱动方法、显示面板
JP7187138B2 (ja) 画素及び有機電界発光表示装置
US20210201760A1 (en) Pixel circuit and driving method thereof, display panel and driving method thereof, and display device
CN104933993B (zh) 像素驱动电路及其驱动方法、显示装置
US11081056B2 (en) Organic light emitting display device and driving method thereof
TWI511113B (zh) Display device
CN108231004B (zh) 电致发光显示器及其驱动方法
TWI596592B (zh) 像素補償電路
US20200342812A1 (en) Pixel driving circuit, driving method thereof, display device
CN108447446A (zh) 像素电路、显示面板及其驱动方法
US20200219446A1 (en) Display device and driving method thereof
US9747842B2 (en) Organic light emitting display
WO2016155053A1 (zh) Amoled像素驱动电路及像素驱动方法
CN104658474A (zh) 有机发光显示器和补偿有机发光显示器的阈值电压的方法
US9711087B2 (en) Pixel with multiple capacitors and organic light emitting display
US11120741B2 (en) Display device and method for driving same
US10074312B2 (en) Display device including two scan lines for same pixel
CN104537983B (zh) 像素电路及其驱动方法、显示装置
WO2019037301A1 (zh) 像素驱动电路及其驱动方法
WO2016155183A1 (zh) 像素电路、显示装置及其驱动方法
CN108172171B (zh) 像素驱动电路及有机发光二极管显示器
CN104077999B (zh) 像素电路及其驱动方法与显示面板
WO2017049849A1 (zh) 一种驱动电路及其驱动方法和显示装置
CN103021339A (zh) 像素电路、显示装置及其驱动方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees