[go: up one dir, main page]

TWI484348B - 資料傳輸控制器、系統及方法 - Google Patents

資料傳輸控制器、系統及方法 Download PDF

Info

Publication number
TWI484348B
TWI484348B TW101134761A TW101134761A TWI484348B TW I484348 B TWI484348 B TW I484348B TW 101134761 A TW101134761 A TW 101134761A TW 101134761 A TW101134761 A TW 101134761A TW I484348 B TWI484348 B TW I484348B
Authority
TW
Taiwan
Prior art keywords
storage medium
data transmission
coupled
status signal
slot
Prior art date
Application number
TW101134761A
Other languages
English (en)
Other versions
TW201327193A (zh
Inventor
Jeng-Luen Li
Kugao Ouchi
Original Assignee
Maishi Electronic Shanghai Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maishi Electronic Shanghai Ltd filed Critical Maishi Electronic Shanghai Ltd
Publication of TW201327193A publication Critical patent/TW201327193A/zh
Application granted granted Critical
Publication of TWI484348B publication Critical patent/TWI484348B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Description

資料傳輸控制器、系統及方法
本發明係有關一種資料傳輸控制器，尤其是一種主機和儲存介質之間傳輸資料的控制器、系統和方法。
儲存介質，例如，儲存卡或快閃記憶體卡等，是一種資料儲存設備，可用於數碼相機、行動電話、筆記型電腦、媒體播放器或視頻遊戲控制臺等這類電子設備或系統中。儲存介質可重複錄製，並且可斷電保存資料。讀卡器耦接至主機(例如，電腦)，並提供插槽來耦接儲存介質。當儲存介質耦接至插槽時，讀卡器能在主機和儲存介質之間傳輸資料。
圖1所示為習知技術中的資料傳輸系統100。資料傳輸系統100包括主機102、控制器104和儲存介質108(例如，快閃記憶體卡)。控制器104包括資料傳輸單元110、控制單元112、濾波器124和插槽106。資料路徑包括資料傳輸單元110、資料線165和資料線152，在主機102和儲存介質108之間傳輸資料。控制路徑包括控制單元112、濾波器124和控制線164，控制資料傳輸系統100中的資料傳輸。
控制單元112和濾波器124監測儲存介質108的狀態，例如，儲存介質108是否耦接至插槽106。工作中，當儲存介質108耦接至插槽106時，插槽106產生監測信號150傳輸至濾波器124。濾波器124除去監測信號150中的雜 訊，並產生狀態信號154傳輸至控制單元112。控制單元112包括卡檢測電路122和中斷電路120。濾波器124耦接至卡檢測電路122，卡檢測電路122接收狀態信號154，若狀態信號154指示儲存介質108耦接至插槽106，則致能資料傳輸單元110。中斷電路120產生與狀態信號154對應的中斷信號164。中斷信號164根據標準介面協定，例如，高速週邊元件互連匯流排(PCIe)、通用串列匯流排(USB)、串列高級技術附件II(SATA2)和高級技術附件(ATA)等協定產生並傳輸給主機102。當接收到中斷信號164，主機102透過讀中斷電路120的狀態暫存器，獲得儲存介質108的狀態資訊。當儲存介質108耦接至插槽106時，主機102控制資料傳輸單元110與儲存介質108交換資料。
然而，當儲存介質108不耦接至插槽106時，控制單元112仍需要持續供電，以保證一旦儲存介質108插入插槽106時，控制單元112能產生中斷信號164。因此，資料傳輸系統100的電能消耗較高。
本發明提供一種資料傳輸的控制器、系統和方法，這種控制器、系統和方法與現有技術相比，降低了資料傳輸系統的電能消耗。
本發明提供了一種資料傳輸控制器，包括：一資料傳輸單元，當該資料傳輸單元被致能時，根據該主機的一控制指令傳輸一資料；以及一控制單元，耦接至該資料傳輸 單元，接收指示該儲存介質是否耦接至該控制器之一插槽的一狀態信號，該控制單元根據該狀態信號控制該資料傳輸單元，並為該主機提供一中斷信號，其中，當該狀態信號指示該儲存介質未耦接至該插槽時，切斷該控制單元的一電能和一時脈信號。
本發明還提供了一種資料傳輸系統，包括：一主機；一儲存介質；以及一控制器，耦接於該主機和該儲存介質之間，控制該主機和該儲存介質之間的資料傳輸，該控制器包括：一資料傳輸單元，當該資料傳輸單元被致能時，根據該主機的一控制指令傳輸一資料；以及一控制單元，耦接至該資料傳輸單元，接收指示該儲存介質是否耦接至該控制器之一插槽的一狀態信號，根據該狀態信號控制該資料傳輸單元，並為主機提供一中斷信號，其中，當該狀態信號指示該儲存介質未耦接至該插槽時，切斷該控制單元的一電能和一時脈信號。
本發明還提供了一種傳輸資料的方法，包括：傳輸指示該儲存介質是否耦接至一控制器之一插槽的一狀態信號到該主機；當該狀態信號指示該儲存介質未耦接至該插槽時，切斷該控制器之一控制單元的一電能和一時脈信號；當該控制器的一資料傳輸單元被致能時，根據該主機的一控制指令傳輸一資料。
以下將對本發明的實施例給出詳細的說明。雖然本發明將結合實施例進行闡述，但應理解這並非意指將本發明 限定於這些實施例。相反地，本發明意在涵蓋由後附申請專利範圍所界定的本發明精神和範圍內所定義的各種變化、修改和均等物。
此外，在以下對本發明的詳細描述中，為了提供針對本發明的完全的理解，提供了大量的具體細節。然而，於本技術領域中具有通常知識者將理解，沒有這些具體細節，本發明同樣可以實施。在另外的一些實例中，對於大家熟知的方法、程序、元件和電路未作詳細描述，以便於凸顯本發明之主旨。
圖2所示為根據本發明一個實施例的資料傳輸系統200的方塊圖。在圖2的例子中，資料傳輸系統200包括主機202、控制器204和儲存介質208。儲存介質208可為卡形的儲存介質，例如，快閃記憶體卡或儲存卡，但不以此為限。主機202可為電子設備或系統，例如，電腦、個人數位助理(PDA)和移動電話等等。控制器204耦接於主機202和儲存介質208之間，根據主機202的控制指令傳輸資料，並監測儲存介質208的狀態(例如，儲存介質108是否耦接至控制器204)。在一個實施例中，控制器204包括插槽206、濾波器224、控制單元212和資料傳輸單元210。
在一個實施例中，插槽206耦接於儲存介質208和濾波器224之間，可耦接多種儲存介質。例如，插槽206可為耦接TF卡的插槽，也可為耦接安全數位(SD)卡的插槽。插槽206產生監測信號250指示儲存介質208狀態(例如，儲存介質208是否耦接至插槽206)。例如，監測信號 250可為一位元的數位信號，具有第一狀態(例如，數位1)和第二狀態(例如，數位0)。舉例來說，當監測信號250為數位1時，表示儲存介質208耦接至插槽206，當監測信號250為數位0時，表示儲存介質208未耦接至插槽206。
耦接至插槽206的濾波器224可為卡爾曼濾波器，但不以此為限，接收監測信號250並減少或除去監測信號250中的雜訊信號，以產生狀態信號254。狀態信號254傳輸至控制單元212和主機202。在一個實施例中，控制單元212根據狀態信號254致能或除能資料傳輸單元210，主機202根據狀態信號254控制傳送至控制器204之電能。
耦接至濾波器224的控制單元212，包括卡檢測電路222和中斷電路220。卡檢測電路222根據狀態信號254產生致能信號232，以致能或除能資料傳輸單元210。更具體的，當狀態信號254指示儲存介質208耦接至插槽206時，卡檢測電路222致能資料傳輸單元210。相應的，當主機202產生控制指令並透過控制線268請求資料傳輸時，資料傳輸單元210開始傳輸資料。然而，當狀態信號254指示儲存介質208未耦接至插槽206時，卡檢測電路222除能資料傳輸單元210。因此，即使主機202請求資料傳輸，資料傳輸單元210也不傳輸資料。
中斷電路220耦接至卡檢測電路222。中斷電路220監測功能元件的狀態並產生相應的中斷信號傳送給主機202。在一個實施例中，當功能元件產生錯誤時，中斷電路220產生中斷信號。在另一個實施例中，當功能元件的 狀態發生變化時，中斷電路220產生中斷信號。接收到中斷信號後，主機202檢查中斷電路220，例如，透過讀中斷電路220中的中斷暫存器，以獲取相應的功能元件的資訊。在一個實施例中，卡檢測電路222產生中斷信號，指示資料傳輸單元210被致能。中斷電路220從卡檢測電路222接收中斷信號，並產生指示資料傳輸單元210準備好進行資料傳輸的中斷信號264，傳輸給主機202。
資料傳輸單元210耦接於主機202和插槽206之間，在主機202和儲存介質208之間傳輸資料。在一個實施例中，致能信號232致能資料傳輸單元210，若主機202透過信號線268向資料傳輸單元210傳送讀指令時，資料傳輸單元210將資料從儲存介質208傳輸至主機202，若主機透過信號線268向資料傳輸單元210傳送寫指令時，資料傳輸單元210將資料從主機202傳輸至儲存介質208。
在一個實施例中，主機202透過電源和時脈信號線262為控制器204和儲存介質208提供電能和時脈信號。主機202還決定是否為控制器204之特定單元提供電能和時脈信號，並據此產生電源/時脈控制信號266以控制電能和時脈信號的傳送。在一個實施例中，控制器204還包括電源管理單元270，耦接至主機202。電源管理單元270接收電源/時脈控制信號266，並據此向控制器204的不同單元傳送電能和時脈信號。
在圖2所示實施例中，電源管理單元270透過線路272為資料傳輸單元210和控制單元212提供電能和時脈信號，透過線路274為濾波器224提供電能。在一個實施例中， 濾波器224內部自帶時脈。因此，根據主機202的電源/時脈控制信號266，控制單元212和濾波器224具有不同的電源和時脈狀態。在另一實施例中，電源管理單元270包含在主機202中。控制器204可以包括其他元件，並不局限於圖2所示。
有利之處在於，主機202具有一引腳耦接至濾波器224，因此，狀態信號254可直接由濾波器224傳輸給主機202，換言之，儲存介質208的狀態資訊可不經過控制單元212而直接被傳送至主機202。在一個實施例中，當狀態信號254指示無儲存介質耦接至插槽206時，電源管理單元270根據主機202的電源/時脈信號266為濾波器224提供電能，但切斷資料傳輸單元210及控制單元212的電能和時脈信號。當狀態信號254指示有儲存介質耦接至插槽206時，電源管理單元270根據主機202的電源/時脈信號266為資料傳輸單元210及控制單元212提供電能和時脈信號，並持續為濾波器224提供電能。當儲存介質208未耦接至插槽206時，不用為資料傳輸單元210和控制單元220提供電能和時脈信號，從而降低了資料傳輸系統200的電能消耗。
圖3所示為根據本發明另一實施例的資料傳輸系統300的方塊圖。與圖2中標號相同的元件具有類似的功能。圖3將結合圖2進行描述。在一個實施例中，資料傳輸系統300包括主機202，控制器204和儲存介質208。
在一個實施例中，主機202包括處理器301、電源307、時脈信號產生器305及介面303。處理器301可為中央處 理單元(CPU)、微處理器、數位信號處理器或其他能讀取和執行程式指令的設備。處理器301執行指令代碼，產生控制指令給電源307、時脈信號產生器305及控制器204。工作中，處理器301控制電源307和時脈信號產生器305，向電源管理單元270傳送電能361和時脈信號363。如圖2所述，電源管理單元270根據控制信號266向控制器204的不同單元提供電能和時脈信號。
另外，處理器301透過介面303與控制器204交換資料和控制信號。介面303在處理器301和控制器204之間作為一個輸入/輸出介面。在一個實施例中，處理器301作為主設備開始資料傳輸。處理器301透過介面303發送控制信號給控制器204。在傳輸資料前，控制信號使處理器301和控制器204握手。控制信號能確定資料傳輸的特性，例如，寫入資料到儲存介質208或從儲存介質208讀取資料。舉例來說，資料資訊能透過寫模式，從處理器301傳輸至控制器204，資料資訊也能透過讀模式，從控制器204傳輸至處理器301。控制信號能指示資料傳輸的狀態，例如，啟動或終止資料傳輸。
在一個實施例中，介面303分析從處理器301發出的資訊，確定處理器301傳輸的是資料資訊或控制資訊。介面303根據處理器301傳輸的資訊類型選擇透過資料線265或控制線268傳輸資訊。若處理器301傳輸資料資訊，資料資訊透過資料線265發送給控制器204，若處理器301傳輸控制資訊，控制資訊透過控制通線268發送給控制器204。另外，介面303能將從控制器204得到的資訊轉換 成處理器301可讀的資訊，並傳輸給處理器301。
中斷電路220包括產生器315和暫存器317。暫存器317儲存從卡檢測電路222接收到的資訊和其他中斷資訊(例如，請求讀或寫資料)。接收到中斷資訊後，產生器315據此產生處理器301可讀的中斷信號264。
資料傳輸單元210耦接於介面303和插槽206之間，資料傳輸單元210包括主機端控制電路309、資料緩衝器311和設備端控制電路313。設備端控制電路313耦接於資料緩衝器311和插槽206之間，接收致能信號232，並根據致能信號232接通或切斷資料緩衝器311和儲存介質208之間的資料路徑252。例如，當儲存介質208耦接至插槽206時，致能信號232致能設備端控制電路313，接通資料路徑252。因此，資料資訊能在儲存介質208和資料緩衝器311之間交換。當儲存介質208未耦接至插槽206時，致能信號232除能設備端控制電路313，切斷資料路徑252。
主機端控制電路309耦接於資料緩衝器311和介面303之間，作為開關控制主機端的資料傳輸。工作中，若主機202接收中斷信號264，指示卡檢測電路222致能設備端控制電路313，則主機202產生控制指令，並透過控制線268致能主機端控制電路309。因此，資料緩衝器311和介面303之間的資料路徑265接通。當主機端控制電路309和設備端控制電路313都被致能，資料透過資料路徑265和資料路徑252在主機202和儲存介質208之間傳輸。
資料緩衝器311耦接於主機端控制電路309和設備端 控制電路313之間，緩存來自介面303和儲存介質208的資料資訊。例如，當主機202寫入資料到儲存介質208時，資料緩衝器311將緩存來自介面303的資料，並提供給儲存介質208。當主機202從儲存介質208讀取資料時，資料緩衝器311將緩存來自儲存介質208的資料，並提供給介面303。
圖4所示為根據本發明的又一實施例的資料傳輸系統400的方塊圖，和圖2、圖3標號相同的元件功能相似。圖4將結合圖2、圖3進行描述。
圖4的實施例中，濾波器224透過信號線466耦接至電源管理單元270。電源管理單元270透過信號線466接收狀態信號254，並確定如何對控制器204中的不同單元傳送電能和時脈信號。
在一個實施例中，當資料傳輸系統400初始化時，主機202分別透過線路361和線路363為電源管理單元270提供電能和時脈信號。電源管理單元270透過線路272向資料傳輸單元210和控制單元212傳輸電能和時脈信號，並透過線路274向濾波器224提供電能。在一個實施例中，當資料傳輸系統400初始化時，控制器204上電。工作中，濾波器224將狀態信號254發送給主機202、卡檢測電路222和電源管理單元270。因此，電源管理單元270可獲取儲存介質208的狀態資訊(例如，儲存介質208是否耦接至插槽206)。若儲存介質208未耦接至插槽206，電源管理單元270根據透過線路466接收到的狀態信號254，仍然接通為濾波器224傳輸電能的線路274，但切斷為資 料傳輸單元210和控制單元212傳輸電能和時脈信號的線路272。若儲存介質208耦接至插槽206，電源管理單元270根據狀態信號254，持續接通線路274上的電能及線路272上的電能和時脈信號。換言之，此時控制單元212和資料傳輸單元210都被致能。卡檢測電路222接收狀態信號254並致能設備端控制電路313。相應的，中斷電路220中斷處理器301，並通知處理器301設備端控制電路313已被致能。因此，若準備好傳輸資料，處理器301致能主機端控制電路309。
有利之處在於，當儲存介質208從插槽206移出時，控制單元212和資料傳輸單元210都掉電，降低了資料傳輸系統400的電能消耗。
圖5所示為根據本發明的一個實施例的資料傳輸系統(例如，資料傳輸系統200、300或400)的工作方法的流程圖500。儘管圖5中描述了一些具體的步驟，但這些步驟只是一些示例。換言之，本發明也能執行不同於圖5的其他步驟。
在步驟502中，傳輸指示儲存介質(例如，儲存介質208)是否耦接至控制器(例如，控制器204)插槽的狀態信號(例如，狀態信號254)到主機(例如，主機202)。
在步驟504中，當狀態信號指示儲存介質未耦接至插槽時，切斷控制器之控制單元(例如，控制單元212)的電能和時脈信號。
在步驟506中，當狀態信號指示儲存介質耦接至插槽時，接通控制單元的電能和時脈信號。
在步驟508中，控制單元根據狀態信號致能或除能資料傳輸單元(例如，資料傳輸單元210)。在一個實施例中，當狀態信號指示儲存介質耦接至插槽時，資料傳輸單元被致能，當狀態信號指示儲存介質插槽時，資料傳輸單元被除能。
在步驟510中，當控制器的資料傳輸單元被致能，將根據主機的控制指令進行資料傳輸。
與現有技術相比，本發明的資料傳輸控制器、系統和方法，在儲存介質未耦接至控制器時，切斷控制器中控制單元的電能和時脈信號，從而降低了資料傳輸系統的電能消耗。
上文具體實施方式和附圖僅為本發明之常用實施例。顯然，在不脫離權利要求書所界定的本發明精神和發明範圍的前提下可以有各種增補、修改和替換。本領域技術人員應該理解，本發明在實際應用中可根據具體的環境和工作要求在不背離發明準則的前提下在形式、結構、佈局、比例、材料、元素、元件及其它方面有所變化。因此，在此披露之實施例僅用於說明而非限制，本發明之範圍由後附權利要求及其合法等同物界定，而不限於此前之描述。
100‧‧‧資料傳輸系統
102‧‧‧主機
104‧‧‧控制器
106‧‧‧插槽
108‧‧‧儲存介質
110‧‧‧資料傳輸單元
112‧‧‧控制單元
120‧‧‧中斷電路
122‧‧‧卡檢測電路
124‧‧‧濾波器
150‧‧‧監測信號
152‧‧‧資料線
154‧‧‧狀態信號
164‧‧‧中斷信號
165‧‧‧資料線
200‧‧‧資料傳輸系統
202‧‧‧主機
204‧‧‧控制器
206‧‧‧插槽
208‧‧‧儲存介質
210‧‧‧資料傳輸單元
212‧‧‧控制單元
220‧‧‧中斷電路
222‧‧‧卡檢測電路
224‧‧‧濾波器
232‧‧‧致能信號
250‧‧‧監測信號
252‧‧‧資料路徑
254‧‧‧狀態信號
262‧‧‧電源和時脈信號線
264‧‧‧中斷信號
265‧‧‧資料線
266‧‧‧控制信號
268‧‧‧控制線
270‧‧‧電源管理單元
272‧‧‧線路
274‧‧‧線路
300‧‧‧資料傳輸系統
301‧‧‧處理器
303‧‧‧介面
305‧‧‧時脈信號產生器
307‧‧‧電源
309‧‧‧主機端控制電路
311‧‧‧資料緩衝器
313‧‧‧設備端控制電路
315‧‧‧產生器
317‧‧‧暫存器
361‧‧‧線路
363‧‧‧線路
400‧‧‧資料傳輸系統
466‧‧‧信號線
500‧‧‧流程圖
502-510‧‧‧步驟
以下結合附圖和具體實施例對本發明的技術方法進行詳細的描述，以使本發明的特徵和優點更為明顯。其中：圖1所示為一種傳統資料傳輸系統的方塊圖。
圖2所示為根據本發明的一個實施例的資料傳輸系統方塊圖。
圖3所示為根據本發明的另一個實施例的資料傳輸系統方塊圖。
圖4所示為根據本發明的又一個實施例的資料傳輸系統方塊圖。
圖5所示為根據本發明的一個實施例的資料傳輸系統的工作方法的流程圖。
200‧‧‧資料傳輸系統
202‧‧‧主機
204‧‧‧控制器
206‧‧‧插槽
208‧‧‧儲存介質
210‧‧‧資料傳輸單元
212‧‧‧控制單元
220‧‧‧中斷電路
222‧‧‧卡檢測電路
224‧‧‧濾波器
232‧‧‧致能信號
250‧‧‧監測信號
252‧‧‧資料路徑
254‧‧‧狀態信號
262‧‧‧電源和時脈信號線
264‧‧‧中斷信號
265‧‧‧資料線
266‧‧‧控制信號
268‧‧‧控制線
270‧‧‧電源管理單元
272‧‧‧線路
274‧‧‧線路

Claims (13)

  1. 一種資料傳輸控制器，包括：一資料傳輸單元，當該資料傳輸單元被致能時，根據一主機的一控制指令傳輸一資料；以及一控制單元，耦接該資料傳輸單元，接收指示一儲存介質是否耦接至該控制器之一插槽的一狀態信號，該控制單元根據該狀態信號控制該資料傳輸單元，並為該主機提供一中斷信號，其中，當該狀態信號指示該儲存介質未耦接至該插槽時，切斷該控制單元的一電能和一時脈信號，其中，當該狀態信號指示該儲存介質耦接至該插槽時，接通該資料傳輸單元的一電能和一時脈信號；當該狀態信號指示該儲存介質未耦接至該插槽時，切斷該資料傳輸單元的該電能和該時脈信號。
  2. 如申請專利範圍第1項的控制器，其中，當該狀態信號指示該儲存介質耦接至該插槽時，接通該控制單元的該電能和該時脈信號。
  3. 如申請專利範圍第1項的控制器，其中，該控制單元包括一卡檢測電路，接收該狀態信號，並根據該狀態信號致能或除能該資料傳輸單元。
  4. 如申請專利範圍第3項的控制器，其中，當該狀態信號指示該儲存介質耦接至該插槽時，該卡檢測電路致能該資料傳輸單元；當該狀態信號指示該儲存介質未耦接至該插槽時，該卡檢測電路除能該資料傳輸單元。
  5. 如申請專利範圍第1項的控制器，該控制器還包括：一濾波器，耦接該插槽，產生該狀態信號，並為該控制單元和該主機提供該狀態信號。
  6. 一種資料傳輸系統，包括：一主機；一儲存介質；以及一控制器，耦接於該主機和該儲存介質之間，控制該主機和該儲存介質之間的一資料傳輸，該控制器包括：一資料傳輸單元，當該資料傳輸單元被致能時，根據該主機的一控制指令傳輸一資料；以及一控制單元，耦接該資料傳輸單元，接收指示該儲存介質是否耦接至該控制器之一插槽的一狀態信號、根據該狀態信號控制該資料傳輸單元、並為該主機提供一中斷信號，其中，當該狀態信號指示該儲存介質未耦接至該插槽時，切斷該控制單元的一電能和一時脈信號，其中，當該狀態信號指示該儲存介質耦接至該插槽時，接通該資料傳輸單元的一電能和一時脈信號；當該狀態信號指示該儲存介質未耦接至該插槽時，切斷該資料傳輸單元的該電能和該時脈信號。
  7. 如申請專利範圍第6項的資料傳輸系統，其中，當該狀態信號指示該儲存介質耦接至該插槽時，接通該控制單元的該電能和該時脈信號。
  8. 如申請專利範圍第6項的資料傳輸系統，其中，當該 狀態信號指示該儲存介質耦接至該插槽時，該控制單元致能該資料傳輸單元；當該狀態信號指示該儲存介質未耦接至該插槽時，該控制單元除能該資料傳輸單元。
  9. 如申請專利範圍第6項的資料傳輸系統，其中，該主機包括一引腳，接收從一濾波器輸出的該狀態信號。
  10. 如申請專利範圍第6項的資料傳輸系統，其中，該儲存介質包括一快閃記憶體卡。
  11. 一種傳輸資料的方法，包括：傳輸指示該儲存介質是否耦接至一控制器之一插槽的一狀態信號；當該狀態信號指示該儲存介質未耦接至該插槽時，切斷該控制器之一控制單元的一電能和一時脈信號；當該控制器的一資料傳輸單元被致能時，根據一主機的一控制指令傳輸一資料；當該狀態信號指示該儲存介質耦接至該插槽時，接通該資料傳輸單元的一電能和一時脈信號；以及當該狀態信號指示該儲存介質未耦接至該插槽時，切斷該資料傳輸單元的該電能和該時脈信號。
  12. 如申請專利範圍第11項的方法，其中，該方法還包括：該控制單元根據該狀態信號，致能或除能該資料傳輸單元。
  13. 如申請專利範圍第12項的方法，其中，該方法還包括： 當該狀態信號指示該儲存介質耦接至該插槽時，致能該資料傳輸單元；當該狀態信號指示該儲存介質未耦接至該插槽時，除能該資料傳輸單元。
TW101134761A 2011-12-21 2012-09-21 資料傳輸控制器、系統及方法 TWI484348B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/333,483 US8635404B2 (en) 2011-12-21 2011-12-21 Data transfer systems with power management

Publications (2)

Publication Number Publication Date
TW201327193A TW201327193A (zh) 2013-07-01
TWI484348B true TWI484348B (zh) 2015-05-11

Family

ID=48655710

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134761A TWI484348B (zh) 2011-12-21 2012-09-21 資料傳輸控制器、系統及方法

Country Status (2)

Country Link
US (1) US8635404B2 (zh)
TW (1) TWI484348B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081307A (zh) * 2019-11-26 2020-04-28 大连睿海信息科技有限公司 存储介质的检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1302775A1 (en) * 2001-10-16 2003-04-16 Italtel s.p.a. A clock generation system for a prototyping apparatus
US20030084221A1 (en) * 2000-07-06 2003-05-01 Jones Larry Lawson Flashtoaster for reading several types of flash memory cards with or without a PC
US20040003317A1 (en) * 2002-06-27 2004-01-01 Atul Kwatra Method and apparatus for implementing fault detection and correction in a computer system that requires high reliability and system manageability
TWM298175U (en) * 2006-01-27 2006-09-21 Askey Computer Corp Integrated computer apparatus capable of detecting peripheral devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6098132A (en) * 1996-06-05 2000-08-01 Compaq Computer Corporation Installation and removal of components of a computer
US7213086B2 (en) * 2003-10-28 2007-05-01 Hewlett-Packard Development Company, L.P. System having a storage controller that modifies operation of a storage system based on the status of a data transfer
US7719876B2 (en) * 2008-07-31 2010-05-18 Unity Semiconductor Corporation Preservation circuit and methods to maintain values representing data in one or more layers of memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030084221A1 (en) * 2000-07-06 2003-05-01 Jones Larry Lawson Flashtoaster for reading several types of flash memory cards with or without a PC
EP1302775A1 (en) * 2001-10-16 2003-04-16 Italtel s.p.a. A clock generation system for a prototyping apparatus
US20040003317A1 (en) * 2002-06-27 2004-01-01 Atul Kwatra Method and apparatus for implementing fault detection and correction in a computer system that requires high reliability and system manageability
TWM298175U (en) * 2006-01-27 2006-09-21 Askey Computer Corp Integrated computer apparatus capable of detecting peripheral devices

Also Published As

Publication number Publication date
TW201327193A (zh) 2013-07-01
US8635404B2 (en) 2014-01-21
US20130166817A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
US11567895B2 (en) Method, apparatus and system for dynamic control of clock signaling on a bus
JP5454224B2 (ja) 記憶装置および記憶システム
JP3636157B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
JP3632695B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
JP3722217B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
US20080059679A1 (en) Application processor circuit incorporating both sd host and slave functions and electronic device including same
JP5089415B2 (ja) 周辺機器、その制御方法及びプログラム
JP2004021613A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
JP2010086524A (ja) 省電力機能を有するブリッジ装置
WO2014004213A1 (en) Controlling a physical link of a first protocol using an extended capability structure of a second protocol
EP3809273B1 (en) System, apparatus and method for peer-to-peer communication on a multi-drop interconnect
JP3726898B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
JP3636158B2 (ja) データ転送制御装置及び電子機器
TWI528161B (zh) 資料傳輸系統以及資料傳輸方法
US7039826B2 (en) Circuit for controlling the clock supplied to a state controller in a data transfer control device according to states of first and second devices
CN108491343B (zh) 终端设备、数据传输系统及方法
US7076683B2 (en) Clock control circuit for controlling an oscillation circuit in a data transfer control device according to states of a first device and a second device
JP3636160B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
TWI484348B (zh) 資料傳輸控制器、系統及方法
JP2010134508A (ja) ホットプラグ形式のデバイス機器を接続するための中継機器
JP2003122458A (ja) コンピュータ装置、コントローラ、コンピュータ装置の制御方法
JP2013101520A (ja) 周辺機器及びその電源制御方法
JP4485113B2 (ja) 小型カード用ｐｃアダプタ
CN115543913B (zh) 片上系统、电子设备和基于片上系统的功率管理方法
JP7651999B2 (ja) 情報処理装置及び画像形成装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees