TWI482261B - 三維系統級封裝堆疊式封裝結構 - Google Patents

Description

三維系統級封裝堆疊式封裝結構

本發明係關於封裝結構，特別係一種三維系統級封裝堆疊式封裝結構。

半導體元件的領域中，元件密度持續地提昇以及元件尺寸不斷地降低。也因此對於如此高密度之封裝技術及內連線技術也提升以適用上述之狀態。傳統之覆晶結構中，錫球陣列形成於晶粒之表面，透過傳統之錫膏藉由錫球罩幕製作以形成所欲之圖案。晶片封裝功能包含散熱、訊號傳輸、電源分配、保護等，當晶片更加複雜，傳統之封裝如導線架封裝、軟式封裝、剛性封裝技術無法滿足高密度小尺寸晶片之需求。

再者，半導體元件需要保護以避免水分與機械損壞。此結構及涉及封裝的技術。在這些技術中，半導體晶粒或晶片通常係分別封裝於一彈性或陶瓷封裝中。此封裝需要保護晶粒並且散開由元件產生的熱。因此，散熱在半導體元件中是非常重要的，尤其是對於元件的功率及效能的提昇。

由於一般封裝技術必須先將晶圓上之晶粒分割為個別晶粒，再將晶粒分別封裝，因此上述技術之製程十分費時。因為晶粒封裝技術與積體電路之發展有密切關聯，因此封裝技術對於電子元件之尺寸要求越來越高。基於上述之理由，現今之封裝技術已逐漸趨向採用球閘陣列封裝(BGA)、覆晶球閘陣列封裝、晶片尺寸封裝、晶圓級封裝之技術。應可理解「晶圓級封裝(WLP)」指晶圓上所有封裝及交互連接結構，如同其他製程步驟，係於切割為個別晶粒之前進行。一般而言，在完成所有配裝製程或封裝製程之後，由具有複數半導體晶粒之晶圓中將個別半導體封裝分離。上述晶圓級封裝具有極小之尺寸及良好之電性。

晶圓級封裝技術係為高級封裝技術，藉其晶粒係於晶圓上加以製造及測試，且接著藉切割而分離以用於在表面黏著生產線中組裝。因晶圓級封裝技術利用整個晶圓作為目標，而非利用單一晶片或晶粒，因此於進行分離程序之前，封裝及測試皆已完成。此外，晶圓級封裝係如此之高級技術，因此打線接合、晶粒黏著及底部填充之程序可予以省略。藉利用晶圓級封裝技術，可減少成本及製造時間且晶圓級封裝之最後結構尺寸可相當於晶粒大小，故此技術可滿足電子裝置之微型化需求。

雖晶圓級封裝技術具有上述優點，然而仍存在一些影響晶圓級封裝技術之接受度之問題。例如，雖利用晶圓級封裝技術可減少積體電路與互連基板間之熱膨脹係數(CTE)不匹配，然而當元件尺寸縮小，晶圓級封裝結構之材料間之熱膨脹係數差異變為另一造成結構之機械不穩定之關鍵因素。再者，形成於半導體晶粒上之數個接合墊係透過包含重分佈層(RDL)之重分佈製程予以重分佈進入數個區域陣列形式之金屬墊。一般而言，所有經堆疊之重分佈層係形成於晶粒上之增層上。增層將增加封裝大小。封裝厚度因此增加。其可能與縮小晶片尺寸之需求相牴觸。

積體電路及積體電路封裝系統可以發現於許多電子元件中，例如行動電話、掌上電腦、數位相機與其他可攜式產品。客戶及電子系統需要這些積體電路系統於最小的元件封裝、最低的外觀及成本最低的封裝之下，提供最大的記憶體及邏輯的功能整合。結果，提供三維封裝以得到需要高階功能整合以支持這些行動電子產品。

不同技術已發展以符合持續需求以提升三維封裝內的功能整合及電路密度。不佳的是，導線架基三維封裝於處理高階功能整合系統之遞增電路密度的需求顯得其能力是不足的。一般而言，導線架封裝由於一些因素而具有其限制性，例如封裝厚度增加、較大的封裝面積及不足的輸入/輸出引線以處理較高的電路密度。

是以，本發明提出一種新穎的堆疊封裝結構以降低封裝厚度與面積，並克服上述封裝問題以及提供較佳板級熱循環可靠度測試。

本發明提供一種三維系統級封裝堆疊式封裝結構，包含至少一第一電子元件，具有第一晶粒焊墊。一支撐元件形成以圍繞至少一第一電子元件。一填充材料填入於至少一第一電子元件與支撐元件之間。一介電層形成於至少一第一電子元件、支撐元件與填充材料之上以暴露第一晶粒焊墊。訊號通道形成於介電層之上，並耦接第一晶粒焊墊。一第一保護層形成於訊號通道之上以暴露訊號通道之第一端。導電元件形成於訊號通道之第一端之上。一第二電子元件，具有第二晶粒焊墊耦接導電元件。一第二保護層，形成於第二電子元件之下以暴露第二電子元件之第二晶粒焊墊。

根據本發明之一觀點，三維系統級封裝堆疊式封裝結構更包含一基底，具有終端墊形成於其上，以及一黏著層形成於基底之上與至少一第一電子元件、支撐元件及填充材料之下。一焊墊形成於訊號通道之第二端之上，其中焊墊係透過焊線而電性連接至終端墊。一成型材料以用於封裝第一電子元件、第二電子元件及基底上之焊墊。第二導電元件形成於基底之下。

根據本發明之另一觀點，三維系統級封裝堆疊式封裝結構更包含焊接球墊形成於訊號通道之第二端之上，其中焊接球墊係電性連接焊接球；一晶粒黏合材料形成於第一電子元件之下。一第三保護層，形成於該晶粒黏合材料、該支撐元件及該填充材料之下。

根據本發明之又一觀點，三維系統級封裝堆疊式封裝結構更包含一第二介電層，形成於第一電子元件、支撐元件之第一部分及填充材料之下。一第三保護層形成於第二介電層之下。背部訊號通道，形成於第二介電層之下以用於連接至支撐元件之第二部分。焊接球形成於第三保護層及背部訊號通道之下，以連接至背部訊號通道。一連接層，形成於第一晶粒焊墊及支撐元件之第二部分之上，與訊號通道之下。

支撐元件之第二部分之底部表面與第二介電層之下表面係為共平面。

本發明將配合其較佳實施例與隨附之圖示詳述於下。應可理解者為本發明中所有之較佳實施例僅為例示之用，並非用以限制。因此除文中之較佳實施例外，本發明亦可廣泛地應用在其他實施例中。且本發明並不受限於任何實施例，應以隨附之申請專利範圍及其同等領域而定。

本發明提出一種新穎的三維系統級封裝堆疊式封裝結構以降低封裝厚度與面積，並提供較佳板級熱循環可靠度測試。

第一圖顯示根據本發明一實施例之基礎三維系統級封裝堆疊式封裝結構之截面圖。如第一圖所示，三維系統級封裝堆疊式封裝結構包含一第一封裝電子構件及第二電子元件，其中第一封裝電子構件透過導電元件耦接第二電子元件。第二電子元件(稱為上封裝)位於第一封裝電子構件之上(稱為底部封裝)，其中第一電子元件之主動區域相對於第二電子元件之主動區域。第一封裝電子構件包含一支撐元件102、一填充材料103、一第一晶粒100、一介電(緩衝)層105、一連接層104、訊號通道106與一保護層107。支撐元件102具有預定的晶粒穿孔及複數個開口穿過支撐元件102，其中晶粒穿孔得以讓第一晶粒100形成於其中。第一晶粒100具有晶粒焊墊101形成於其上以利於訊號連接(電性溝通)。在一實施例中，支撐元件102包含導電材 料，而支撐元件102為導電體。支撐元件102之材料包含合金或金屬，即支撐元件102可為金屬或合金。支撐元件102係形成以圍繞第一晶粒100，其中第一晶粒100為一電子(半導體)元件。複數個晶粒穿孔及開口係形成以穿透支撐元件102，從其上表面至下表面。填充材料103填入第一晶粒100及支撐元件102之間的空間(複數個開口)，並圍繞第一晶粒100。舉例而言，填充材料103係圍繞第一晶粒100及支撐元件102。在一實施例中，填充材料103、第一晶粒100及支撐元件102之底部及上部表面係共平面。介電(緩衝)層105形成於第一晶粒100、支撐元件102及填充材料103之上，並藉由微影製程及蝕刻製程以產生複數個第二開口以暴露第一晶粒100之第一焊墊101。在一實施例中，介電層105包括彈性材料或感光材料。連接層104形成位於第二開口的第一晶粒100之第一焊墊101之上，並連接第一焊墊101。在一實施例中，連接層104包括導電材料。訊號通道106，例如重分佈層(redistribution layer)，係形成(回流)於介電層105及連接層104之(上表面)上，而連接至連接層104。因此，連接層104連接訊號通道106及第一晶粒焊墊101之間。在一實施例中，訊號通道106及連接層104可以藉由同一製程而同時形成。在另一實施例中，多重訊號通道層可以應用於本發明中，形成於介電層105及連接層104之上。保護層107形成於訊號通道106之上以保護及覆蓋訊號通道106與介電層105以形成複數個第三開口以暴露訊號通道之第一端。第二晶 粒108位於第一晶粒100之上。舉例而言，第一晶粒100及第二晶粒108係半導體元件。另一保護層110形成於第二晶粒108之下用以保護，並形成複數個第四開口以暴露第二晶粒108之第二晶粒焊墊109。第二晶粒108之主動側面朝下。在一實施例中，保護層107、110之材料包含矽氧烷聚合物(SINR)、矽橡膠，且保護層107、110可以利用鑄模或膠合法(塗佈或網印)所形成。基於產品的考量，另一個訊號通道(未圖示)，例如重分佈層，可以選擇性地保護層110之(上表面)上及第二晶粒108之下，而耦接於第二晶粒焊墊109及導電元件111之間。導電元件111，例如焊接凸塊/球，形成位於第三開口之訊號通道106之第一端之上及位於第四開口之第二晶粒焊墊109之下，以利於訊號連接，而連接第二晶粒108之第二晶粒焊墊109及訊號通道106之第一端。結果，第一晶粒100透過導電元件111而耦接第二晶粒108以形成一三維積體電路封裝結構。

第二圖顯示為根據本發明之一實施例之具有焊線及訊號通道之三維系統級封裝堆疊式封裝結構之截面圖。如第二圖所示，三維系統級封裝堆疊式封裝結構包含一第一圖之基礎三維堆疊式封裝結構、焊墊(bonding pads)124、焊線(wire bonds)125、成型材料(molding material)126、終端墊121、封裝黏合材料(package attach)123、導電元件122及一基底120。在本實施例中，保護層107係形成於訊號通道106之上以保護及覆蓋訊號通道106與介電層105，以形成複數個開口以暴露訊號通道106之第一端與第二 端。訊號通道106之第一端係連接至導電元件111及連接層104，而訊號通道106之第二端係連接至焊墊124。焊墊124係形成於訊號通道106之第二端之上。焊線125之一端係位於(連接至)基底120之終端墊121之上以利於電性連接，而焊線125之另一端係位於(連接至)第一封裝電子構件之焊墊124之上。換言之，底部封裝結構之焊墊124係透過焊線125而電性連接至基底120上的終端墊121之上。終端墊121係形成於基底120之中或其上。舉例而言，終端墊121係位於第一封裝電子構件及第二電子元件之側邊，以利於第一晶粒100焊接於基底120之上表面上以建立電性連接。封裝黏合材料123，例如黏著材料，係形成於基底120之上及第一晶粒100、支撐元件102與填充材料103之下一預定厚度，以黏附第一封裝電子構件至基底120。舉例而言，封裝黏合材料123，一般係指封裝黏合環氧樹脂，包含導電材料(金屬或合金)以用於導電、膠合材料、陶瓷材料或銅膏。封裝黏合材料123之面積大約為第一封裝電子構件之大小。導電元件122，例如焊接凸塊/球，係形成於基底120之下以用於訊號連接。第一封裝電子構件、第二電子元件與基底120上之焊線125係藉由成型材料(化合物)126而被封裝，提供環境保護並免於機械應力以利於處理操作，並提供一表面以用於標記識別。第二圖之三維堆疊式封裝結構之部分的詳細敘述可以參考第一圖。

第三圖顯示為根據本發明之一實施例之具有並排的訊號通道之三維系統級封裝堆疊式封裝結構之截面圖。在本 實施例中，第一封裝電子構件包含二個第一晶粒100a及100b，其中第一晶粒100a及第一晶粒100b係為並排的配置。訊號通道106a及106b，例如重分佈層，亦為並排配置。第一晶粒100a及第一晶粒100b分別具有第一晶粒焊墊101a及101b形成於其中以用於訊號連接(電性溝通)。第三圖之大部份係類似於第一圖，因此省略其詳細說明。

第四圖顯示為根據本發明之一實施例之具有朝上訊號通道之三維系統級封裝堆疊式封裝結構之截面圖。在本實施例中，第一封裝電子構件更包含焊接凸塊/球墊141、焊接凸塊/球142、晶粒黏合材料(die attach)143及保護層140。晶粒黏合材料143係形成於第一晶粒100之下的一特定的厚度。晶粒黏合材料143為一黏著材料(例如銅膏)、含金屬基底或含陶瓷基底以利於熱傳導。在一實施例中，支撐元件102、填充材料103及晶粒黏合材料143之底部表面係為共平面。保護層140係形成於晶粒黏合材料143、支撐元件102與填充材料103之下以用於保護。在一實施例中，保護層140與支撐元件102為相同材料。換言之，保護層140與支撐元件102可以藉由相同製程所形成，且保護層140為導電體。在此例子中，無需向下延伸電性傳導，保護層140作為底部基底以提升屏蔽效應及封裝結構強度。焊接凸塊/球142係形成(位)於焊接凸塊/球墊141之上以用於訊號連接。第四圖之大部分係類似於第一圖，因此省略其詳細說明。在本實施例中，保護層107係形成於訊號通道106之上以保護及覆蓋訊號通道106及介電層 105，並形成複數個開口以暴露訊號通道106之第一端及第二端。訊號通道106之第一端係連接至導電元件111及連接層104，而訊號通道106之第二端係連接至焊接凸塊/球墊141。焊接凸塊/球墊141係形成於訊號通道106之第二端之上。

第五圖顯示為根據本發明之一實施例之具有背部訊號通道之三維系統級封裝堆疊式封裝結構之截面圖。在本實施例中，第一封裝電子構件更包含背部訊號通道152、連接層151、焊接凸塊/球155、介電層153及保護層154。介電層153係形成於第一晶粒100、第一部分支撐元件102a及填充材料103之下的一特定厚度。在一實施例中，第二部分支撐元件102b之底部表面與介電層153之下表面係為共平面。背部訊號通道152係形成於第二部分支撐元件102b與介電層153之下，以連接第二部分支撐元件102b。保護層154係形成於介電層153之下以保護及覆蓋背部訊號通道152與介電層153，並形成複數個開口以暴露背部訊號通道152。焊接凸塊/球155係形成(位)於保護層154及背部訊號通道152之下，以連接至背部訊號通道152以用於訊號連接。第五圖之大部分係類似於第一圖，因此第五圖之三維堆疊式封裝結構之部分的詳細說明可以參考第一圖。在本實施例中，介電(緩衝)層105係形成於第一晶粒100、支撐元件102及填充材料103之上，而產生複數個開口以暴露第一晶粒100之晶粒焊墊101與支撐元件102之上表面，因而連接層151形成於(連接至)第一晶粒 100之晶粒焊墊101與支撐元件102上表面之上，即連接層151形成於訊號通道106與支撐元件102之間。

值得注意的是，保護層(薄膜)的厚度較佳為約0.1微米至0.3微米，折射率接近空氣折射率1。保護層的材料可以為矽橡膠、彈性材料、感光材料、介電材料、SiO₂ 、Al₂ O₃ 、玻璃、合金、金屬或陶瓷。

電子元件係經由穿孔而穿透支撐元件，因此晶粒封裝之厚度明顯地縮小。本發明之封裝比習知者更薄。再者，支撐元件係於封裝之前預製。晶粒穿孔與填充穿孔亦預先決定。因此，產能可以比以前得到提昇。

因此，本發明之優點包含：支撐元件預設晶粒接收穿孔；而由於晶粒嵌入支撐元件內部，因此得以產生超薄封裝；藉由填入矽橡膠作為緩衝區域以吸收矽晶粒及支撐元件間的熱膨脹係數(CTE~2.3)不匹配所產生熱應力；由於應用簡單的製程使得封裝產能得以提升(製作時間縮短)。封裝及板級之可靠度較傳統佳，不會導致熱機械應力施加於焊接凸塊/球。成本低廉且製程簡易。製程可以完全地自動，尤其於模組組裝中。易製作多晶片封裝(雙晶片封裝)。由於無粒子汙染、製程簡易及完全自動化，可以得到較高的良率。

對熟悉此領域技藝者，本發明雖以較佳實例闡明如上，然其並非用以限定本發明之精神。在不脫離本發明之精神與範圍內所作之修改與類似的配置，均應包含在下述之申請專利範圍內，此範圍應覆蓋所有類似修改與類似結 構，且應做最寬廣的詮釋。

100、100a、100b‧‧‧第一晶粒

101‧‧‧第一焊墊

102‧‧‧支撐元件

102a‧‧‧第一部分支撐元件

102b‧‧‧第二部分支撐元件

103‧‧‧填充材料

104‧‧‧連接層

105‧‧‧介電(緩衝)層

106、106a、106b‧‧‧訊號通道

107‧‧‧保護層

108‧‧‧第二晶粒

109‧‧‧第二晶粒焊墊

110‧‧‧保護層

111‧‧‧導電元件

120‧‧‧基底

121‧‧‧終端墊

122‧‧‧導電元件

123‧‧‧封裝黏合材料

124‧‧‧焊墊

125‧‧‧焊線

126‧‧‧成型材料

140‧‧‧保護層

141‧‧‧焊接凸塊/球墊

142‧‧‧焊接凸塊/球

143‧‧‧晶粒黏合材料

151‧‧‧連接層

152‧‧‧背部訊號通道

153‧‧‧介電層

154‧‧‧保護層

155‧‧‧焊接凸塊/球

第一圖顯示根據本發明第一實施例之基礎三維系統級封裝堆疊式封裝結構之截面圖。

第二圖顯示根據本發明之一實施例之具有焊線及訊號通道之三維系統級封裝堆疊式封裝結構之截面圖。

第三圖顯示根據本發明之一實施例之具有並排的訊號通道之三維系統級封裝堆疊式封裝結構之截面圖。

第四圖顯示根據本發明之一實施例之具有朝上訊號通道之三維系統級封裝堆疊式封裝結構之截面圖。

第五圖顯示為根據本發明之一實施例之具有背部訊號通道之三維系統級封裝堆疊式封裝結構之截面圖。

100．．．第一晶粒

101．．．第一焊墊

102．．．支撐元件

103．．．填充材料

104．．．連接層

105．．．介電(緩衝)層

106．．．訊號通道

107．．．保護層

108．．．第二晶粒

109．．．第二晶粒焊墊

110．．．保護層

111．．．導電元件

Claims (13)

1. 一種三維系統級封裝堆疊式封裝結構，包含：至少一第一電子元件，具有第一晶粒焊墊；一支撐元件，形成以圍繞該至少一第一電子元件晶粒，且該支撐元件為導電體；一填充材料，填入於該至少一第一電子元件與該支撐元件之間，並圍繞該支撐元件；一介電層，形成於該至少一第一電子元件、該支撐元件與該填充材料之上以暴露該第一晶粒焊墊；一訊號通道，形成於該介電層之上，並耦接該第一晶粒焊墊；一第一保護層，形成於該訊號通道之上以暴露該訊號通道之第一端；一導電元件，形成於該訊號通道之該第一端之上；一第二電子元件，具有一第二晶粒焊墊耦接該導電元件；以及一第二保護層，形成於該第二電子元件之下以暴露該第二電子元件之該第二晶粒焊墊。
2. 如請求項第1項之三維系統級封裝堆疊式封裝結構，更包含一連接層形成於該訊號通道與該第一晶粒焊墊之間，以及該訊號通道與該支撐元件之間。
3. 如請求項第1項之三維系統級封裝堆疊式封裝結 構，更包含一基底，具有一終端墊形成於其上，以及一黏著層形成於該基底之上與該至少一第一電子元件、該支撐元件及該填充材料之下。
4. 如請求項第3項之三維系統級封裝堆疊式封裝結構，更包含一焊墊形成於該訊號通道之第二端之上，其中該焊墊係透過焊線而電性連接至該終端墊。
5. 如請求項第4項之三維系統級封裝堆疊式封裝結構，更包含一成型材料以用於封裝該第一電子元件、該第二電子元件及該基底上之該焊墊。
6. 如請求項第5項之三維系統級封裝堆疊式封裝結構，更包含一第二導電元件形成於該基底之下。
7. 如請求項第1項之三維系統級封裝堆疊式封裝結構，更包含一焊接球墊形成於該訊號通道之第二端之上，其中該焊接球墊係電性連接一焊接球；一晶粒黏合材料形成於該第一電子元件之下；一第三保護層，形成於該晶粒黏合材料、該支撐元件及該填充材料之下。
8. 如請求項第1項之三維系統級封裝堆疊式封裝結構，更包含一第二介電層，形成於該第一電子元件、該支撐元件之第一部分及該填充材料之下。
9. 如請求項第8項之三維系統級封裝堆疊式封裝結構，更包含一第三保護層形成於該第二介電層之下；一背部訊號通道，形成於該第二介電層之下以用於連接至該支撐元件之第二部分，而該支撐元件之該第二部分被該介電層所暴露。
10. 如請求項第9項之三維系統級封裝堆疊式封裝結構，更包含一焊接球，形成於該第三保護層及該背部訊號通道之下，以連接至該背部訊號通道；一連接層，形成於該第一晶粒焊墊及該支撐元件之該第二部分之上，與該訊號通道之下。
11. 如請求項第1項之三維系統級封裝堆疊式封裝結構，更包含一第二訊號通道，形成於該第二電子元件之下，並耦接該第二晶粒焊墊與該導電元件之間。
12. 如請求項第1項之三維系統級封裝堆疊式封裝結構，其中該填充材料、該至少一第一電子元件與該支撐元件之上部表面係共平面。
13. 如請求項第1或12項之三維系統級封裝堆疊式封裝結構，其中該填充材料、該支撐元件、該至少一第一電子元件或一晶粒黏合材料之底部表面係共平面。