[go: up one dir, main page]

TWI481226B - 資訊收集系統 - Google Patents

資訊收集系統 Download PDF

Info

Publication number
TWI481226B
TWI481226B TW102134841A TW102134841A TWI481226B TW I481226 B TWI481226 B TW I481226B TW 102134841 A TW102134841 A TW 102134841A TW 102134841 A TW102134841 A TW 102134841A TW I481226 B TWI481226 B TW I481226B
Authority
TW
Taiwan
Prior art keywords
information
transaction
unit
slave
master
Prior art date
Application number
TW102134841A
Other languages
English (en)
Other versions
TW201433123A (zh
Inventor
Yi Jong Yeh
Chi Chang Lai
Original Assignee
Andes Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Andes Technology Corp filed Critical Andes Technology Corp
Publication of TW201433123A publication Critical patent/TW201433123A/zh
Application granted granted Critical
Publication of TWI481226B publication Critical patent/TWI481226B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/4256Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer Hardware Design (AREA)

Description

資訊收集系統
本發明是有關於一種資訊收集系統,且特別是有關於一種具有多種拓樸(topology)形式的資訊收集系統。
習知的資訊收集系統通常是利用匯流排與多個線路去執行。在習知的資訊收集系統中,通常電路的主控埠(master port)與電路的奴控埠(slave port)全都是連接至匯流排。舉例來說,內部積體電路(Inter-integrated circuit,IIC)的協定通常用在不同的積體電路中的資訊。在實際操作中,積體電路的主控埠發起交易(transaction),另一積體電路的相應的奴控埠回應一個應答(acknowledge),表示該交易可被接受,相應的奴控埠藉此回應該交易。例如,當發起一寫入交易,主控埠首先透過匯流排來送出相應的奴控埠的地址。在等待奴控埠藉由發送應答以做出回應之後,主控埠透過匯流排來傳送資料。同樣地,當發起一讀取交易時,在等待奴控埠藉由發送應答以做出回應之後,主控埠允許奴控埠透過匯流排來發送資料。
換句話說,因為所有的主控埠與奴控埠皆直接連接至匯 流排,而一次只能傳送一次交易。一旦在主控埠與奴控埠之間發起交易或回應交易,匯流排被佔據,習知的資訊收集系統的其他主控埠與奴控埠將不能傳送其他交易直到匯流排被釋放。如上所述,因為如內部積體電路(IIC)的協定通常需要額外的時間來回應應答,並且一次只能傳送一個交易,故習知的資訊收集系統的效率不高。
據此,本發明提供一種資訊收集系統且更提供一種具有在每個主控埠與相應的每個奴控埠之間之連結的資訊收集系統,以使資訊收集系統更有效率。
本發明的資訊收集系統包括一資訊收集單元、一資訊發起單元、及一資訊中繼單元。資訊收集單元包括至少一奴控埠,且資訊收集單元透過奴控埠來回應一交易。資訊發起單元包括至少一主控埠,且資訊發起單元透過主控埠來發起交易。資訊中繼單元包括至少一主控埠以及至少一奴控埠,且資訊中繼單元透過主控埠與奴控埠來中繼交易。交易包含一辨識階段(identification phase)、一資料階段(data phase)、一訊框結束階段(end-of-frame phase)與一閒置階段(idle phase)。在其中,於辨識階段期間,資訊發起單元的主控埠傳送一標頭(header),且資訊收集單元的奴控埠根據標頭來接受交易。於資料階段期間,資訊發起單元的主控埠傳送資料至資訊收集單元的奴控埠。在這當中,交易透過一連結 (link)而被發起、中繼或回應。連結包括一訊框訊號(frame signal)、一認證訊號(validation signal)、一資料匯流排與一回應訊號。訊框訊號可以被主控埠所致能藉以宣告該連結已被佔用。交易的資訊透過資料匯流排而被傳送。認證訊號會隨著有效資料而被主控埠來致能。並且,奴控埠透過在一接受狀態(accepted state)的回應訊號來告知主控埠交易已被接受。
本發明的另一種資訊收集系統包括至少一資訊發起單元與至少一資訊收集單元。資訊收集系統能更進一步包括一或多個資訊中繼單元。交易透過在主控埠與奴控埠之間的連結而被傳送。在其中,當資訊發起單元透過連結而發起交易時,資訊中繼單元中繼此交易至資訊收集單元的奴控埠。資訊收集單元根據標頭來回應此交易,且藉由將連結中的回應訊號致能成為一接受狀態,資訊收集單元的奴控埠回應此交易至資訊收集單元的主控埠。由於不論回應的狀態為何,標頭與資料都可以在相關聯的階段中被傳送,因此,該交易都能有效率地被傳送。當觀察中止(ABORT)狀態或退讓(YIELD)狀態時,儘管交易發起者(initiator)通常都一樣會停止傳送,但把中止(ABORT)與退讓(YIELD)等回應狀態分開來使用能更有效率地用來做再傳輸決定(re-transmission decisions),並且讓每個中繼單元可根據交易優先次序(priority)來完成分佈式仲裁(distributed arbitration)。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、700、800、900、1000、1100‧‧‧資訊收集系統
110‧‧‧資訊發起單元
111a、111b、111c、111‧‧‧連結
120、120a、120b、120c、120d‧‧‧資訊中繼單元
130‧‧‧資訊收集單元
140、140a、140b‧‧‧主控埠
150、150a、150b‧‧‧奴控埠
200‧‧‧交易
210‧‧‧標頭
211‧‧‧辨識資訊
212‧‧‧交易型態
213‧‧‧交易優先次序
214‧‧‧資料長度
215‧‧‧驗證資訊
216‧‧‧保留欄位
220‧‧‧資料
230‧‧‧檢查碼
P1‧‧‧辨識階段
P2‧‧‧資料階段
P3‧‧‧訊框結束階段
CLK‧‧‧時脈訊號
FS‧‧‧訊框訊號
VS‧‧‧認證訊號
RS‧‧‧回應訊號
DB‧‧‧資料匯流排
OK‧‧‧接受狀態
IDLE‧‧‧閒置狀態
PA1、PA2‧‧‧路徑
圖1為根據本發明的一實施例的資訊收集系統的示意圖。
圖2為根據本發明的一實施例繪示的交易的劃分。
圖3為根據本發明的一實施例的標頭的示意圖。
圖4A為根據本發明的一實施例的資訊收集系統透過連結的猜測式寫入交易的波形。
圖4B為根據本發明的一實施例的資訊收集系統透過連結的寫入交易的波形。
圖5為根據本發明的一實施例的資訊收集系統透過連結的讀取交易的波形。
圖6為根據本發明的一實施例的資訊收集系統透過連結的特別交易的波形。
圖7為根據本發明的一實施例的資訊收集系統的示意圖。
圖8為根據本發明的一實施例的資訊收集系統的示意圖。
圖9為根據本發明的一實施例的資訊收集系統的示意圖。
圖10為根據本發明的一實施例的資訊收集系統的示意圖。
圖11為根據本發明的一實施例的資訊收集系統的示意圖。
現將詳細參考本發明之示範性實施例,在附圖中說明所 述示範性實施例之實例。另外,凡可能之處,在圖式及實施方式中使用相同標號的元件/構件/符號代表相同或類似部分。
圖1為根據本發明的一實施例的資訊收集系統的示意圖。請參考圖1。資訊收集系統100包括一資訊收集單元130、一資訊中繼單元120以及一資訊發起單元110。一般而言,主控埠(master port)用來發起一交易,而奴控埠(slave port)則用來回應所述交易。資訊發起單元110包括至少一主控埠140a,以發起交易。資訊收集單元130包括至少一奴控埠150b,以回應所述交易。另外,資訊中繼單元120包括至少一奴控埠150a以及至少一主控埠140b。資訊中繼單元120的奴控埠150a接收來自資訊發起單元110的主控埠140a的交易。接著,資訊中繼單元120的主控埠140b傳送此交易至資訊收集單元130的奴控埠150b,以中繼此交易。具體而言,當從資訊中繼單元120的奴控埠150a中繼交易至資訊中繼單元120的主控埠140b時,中繼單元120根據奴控埠150a觀察到的訊號,以一一對應的方式驅動主控埠140b的輸出訊號,此時主控埠140b的輸出訊號和奴控埠150a觀察到的訊號相同,而且主控埠140b的輸出訊號和奴控埠150a觀察到的訊號之間有一個預定的延遲時間。從另一方面來看,資訊中繼單元120以類似的方式根據主控埠140b的相關訊號來驅動奴控埠150a的輸出訊號(回應訊號),用以中繼所述交易。
根據本發明的一實施例,除了中繼交易以外,資訊中繼單元120包括至少一主控埠140b,如此資訊中繼單元120可以發 起交易。同樣地,因資訊中繼系統120包括至少一奴控埠150a,故資訊中繼單元120可以用來回應交易。
圖2為根據本發明的一實施例繪示的交易的劃分。請參考圖2。本實施例的交易可用以下描述來說明:於不同的階段期間,分別傳送不同型態的資訊。根據本發明的一實施例,交易200包括如下元素所述的資訊型態:標頭210、資料220以及檢查碼230。於辨識階段P1期間,傳送標頭210。並且,於資料階段P2期間,傳送資料220以及檢查碼230。
圖3為根據本發明的一實施例所描繪的標頭的示意圖。請參考圖1至圖3。舉例來說,標頭210可包括辨識資訊211、交易型態212、交易優先次序213、資料長度214以及驗證資訊215。辨識資訊211用以辨識交易200的來源與目的地。例如,辨識資訊211可以包括一來源辨識代碼與一目的地辨識代碼,其中該來源辨識代碼代表主控埠140a,而該目的地辨識代碼代表奴控埠150b。接著,奴控埠150a根據辨識資訊211來決定中繼交易200,或者,奴控埠150b根據辨識資訊211來決定直接回應交易200。此外,交易型態212可包括讀取交易或寫入交易等型態,並且,奴控埠150b根據所述交易型態212來回應交易200。舉例來說,當接收讀取交易時,奴控埠150b傳輸資料220,或者,當接收寫入交易時,奴控埠150b接收資料220。根據本發明的一實施例,交易優先次序213可以包括信用等級(credit)之類的數值,其代表交易200的優先次序。當交易200處在競爭狀況(race condition) 時,資訊中繼單元120判斷是否退讓(yielding)交易200。舉例來說,於資訊中繼單元120正要中繼具有信用數值1的交易200的情況中,資訊中繼單元120同時間接收到另一個具有信用數值2的交易200的請求。在此時,資訊中繼單元120將退讓具有信用數值1的交易200,也就是,資訊中繼單元120將中斷具有信用數值1的交易200,並且取而代之地中繼具有信用數值2的交易200。再者,信用可以是一靜態部分與一動態部分的組合。靜態部分可以根據資訊收集系統100的初始化過程(initialization process)來決定,而動態部分可以在交易再傳輸中(retransmission)動態地被改變。
根據本發明的一實施例,資料長度214可包括交易200的資料220其中的記錄的數量,資料220其中每一筆記錄之寬度是根據實際實現(implementation)情況而變。例如,資料220的每一筆記錄之寬度為一個32位元字(32-bit word)。此外,驗證資訊215是被用來驗證標頭210的正確度。舉例來說,驗證資訊215可以包括相對應於整個標頭210的循環冗餘檢查(Cyclic Redundancy Check,CRC)代碼。在奴控埠150b接收標頭210之後,標頭210的正確性是藉由檢查CRC代碼是否與標頭210相符合來驗證。若驗證失敗,交易200可以在稍後被重複傳送。本實施例中的標頭210更可以在類似保留欄位(reserved field)216的地方包括其他資訊,而這樣的保留欄位216的使用方式可以由使用者自行定義,由此標頭210所包含的資訊並不限於這裡所描述的。
檢查碼230也是用來驗證資料220的正確度。舉例來說,檢查碼230包括與資料220相應的CRC代碼,並且,接收資料220的主控埠140a或奴控埠150b能檢查資料220是否與CRC代碼相應。若資料220與CRC代碼相應,資料220為正確的。否則,交易220可能被中止並且在稍後重複未完成的交易200。根據本發明的一實施例,交易200可不包括檢查碼230。也就是說,根據某些交易200的特性,沒有必要對資料220作驗證。通常而言,如上所述的不需要檢查碼230的交易200需要高頻寬,但可容忍資料錯誤,例如應用在視訊傳送的交易。
根據本發明的一實施例,交易200是透過連結111a與連結111b來發起或回應,其中連結111a耦接於資訊中繼單元120的主控埠140b,而連結111b耦接於資訊中繼單元120的奴控埠150a。連結111a與連結111b包括時脈訊號CLK、訊框訊號FS、認證訊號VS、回應訊號RS、以及資料匯流排DB,其中認證訊號VS是由主控埠140a來致能(assert),而回應訊號RS是由奴控埠150b來致能。資料匯流排DB為雙向的,也就是說,諸如資料220與檢查碼230的資訊能從主控埠140a傳送至奴控埠150b,或者從奴控埠150b傳送至主控埠140a。
如上所述,當資訊中繼單元120將資訊發起單元110所發起的交易200從連結111a中繼至連結111b時,資訊發起單元110所發起的連結111a的訊號(CLK,FS,VS)與連結111a的資料匯流排DB所傳送的資訊從連結111a被轉送(bypass)至連結111b。 同樣地,當資訊中繼單元120將資訊收集單元130所回應的交易200從連結111b中繼至連結111a時,資訊收集單元130所回應的連結111b的回應訊號RS與連結111b的資料匯流排DB所傳送的資訊從連結111b被轉送至連結111a。資訊中繼單元120藉由將訊號(CLK,FS,VS)與資料匯流排DB所傳送的資訊從連結111a轉送至連結111b,或者將回應訊號RS與資料匯流排DB所傳送的資訊從連結111b轉送至連結111a,以中繼交易200。
圖4A為根據本發明的一實施例的透過資訊收集系統100的一個連結的猜測式寫入交易(speculative write transaction)的波形。請參考圖1至圖4A。根據本實施例,交易200可以是寫入交易。於辨識階段P1期間,資訊發起單元110的主控埠140a致能訊框訊號FS,以宣告佔用連結111a,並且資訊發起單元110透過資料匯流排DB來傳送標頭210。於資料階段P2期間,資訊發起系統110的主控埠140a傳送資料220至奴控埠150b且致能認證訊號VS,以指出有效的資料(valid data)220。此外,若奴控埠150b根據標頭210的資料長度214而確定能接受交易200,則奴控埠150b於資料階段P2期間回應具有接受狀態OK的回應訊號RS。接著,交易200更包括訊框結束階段P3。於訊框結束階段P3期間,主控埠140a禁能(de-assert)訊框訊號FS以及停止透過資料匯流排DB傳送資料。在接受狀態OK之後,回應訊號RS進入閒置狀態IDLE,其中閒置狀態IDLE通常作為回應訊號RS的原始設定狀態(default state)。此外,時脈訊號CLK是用來同步諸如標頭 210、資料220與檢查碼230等透過資料匯流排DB所傳送的資訊。
根據本發明的一實施例,回應訊號RS可包括中止狀態ABORT。若資訊收集系統130的奴控埠150b不能接受交易200的資料220,奴控埠150b則致能中止狀態ABORT的回應訊號RS,以告知資訊發起單元110交易200沒有被接受。舉例來說,若接收一寫入交易,奴控埠150b根據標頭210的資料長度214而察覺沒有足夠的空間來接收資料220,或者,若奴控埠150b於資料階段P2期間發現沒有足夠的空間來接收資料220,交易200可能被中止。在中止未完成的交易200之後,主控埠140a可以再次發起未完成的交易200。值得注意的是,在主控埠140a所觀察到的具有中止狀態ABORT的回應訊號RS的頻率與延遲可以在資訊收集系統100之後的任何初始化期間(initialization)用來計算資訊發起單元110將來所發起的交易的交易優先次序欄位的信用等級的靜態部分。
根據本發明的一實施例,回應訊號RS也可包括一退讓狀態YIELD。若資訊中繼單元120正在同時中繼兩個交易,例如其中一個交易200是由主控埠140a發起至奴控埠150b,而另一個交易200來自交易中繼單元120並需要交易中繼單元120將其傳送至奴控埠150b,資訊中繼單元120將比較兩交易200的優先次序。若資訊中繼單元120的主控埠140b所發起的交易200的優先次序較高,資訊中繼單元120會中斷主控埠140a所發起的交易200且回應退讓狀態YIELD的回應訊號RS,以告知主控埠140a資訊發 起單元110的交易200沒有完成。主控埠140a之後可以再次發起被退讓的交易200,且主控埠140a可以提高標頭210的交易優先次序213的信用數值,以防止交易200再被退讓。為了公平的補償,上述的被添加至交易優先次序的信用等級的動態部分的數值可依據在主控埠140a所觀察到的具有退讓狀態YIELD的回應訊號RS的延遲來決定。
圖4B為根據本發明的一實施例的透過資訊收集系統100的一個連結的寫入交易的波形。請參考圖1、圖2與圖4B。本實施例相似於圖4A的實施例。不同之處在於,資訊收集單元130的奴控埠150b於訊框結束階段P3期間回應回應訊號RS。值得注意的是,因連結111a與連結111b容許交易200於資料階段P2期間或於訊框結束階段P3期間回應回應訊號RS,所以本發明的資訊收集系統100更為靈活,且獨立的回應訊號RS可以省去用於等待回應的時間。於是,透過回應訊號RS的行為,交易200可更有效率。
圖5為根據本發明的一實施例的透過資訊收集系統100的一個連結的讀取交易的波形。請參考圖1、圖2與圖5。在本實施例中,交易200可以是讀取交易。時脈訊號CLK、訊框訊號FS以及認證訊號VS大部分相似於圖4A中的實施例。不同之處在於,於資料階段P2期間,資訊收集單元130的奴控埠150b傳送資料220與檢查碼230至資料發起單元110的主控埠140b。此外,具有接受狀態OK的回應訊號RS指出有效的資料220。
圖6為根據本發明的一實施例的透過資訊收集系統100的一個連結的一個特別交易(special transaction)的波形。請參考圖1、圖2與圖6。當接收一個特別交易,資訊發起單元110的主控埠140a只傳送標頭210至資訊收集單元130的奴控埠150b。於辨識階段P1期間,資訊發起單元110的主控埠140a致能訊框訊號FS且傳送標頭210至資訊收集單元130的奴控埠150b。在辨識階段P1之後,進入訊框結束階段P3。並且,於訊框結束階段P3期間,認證訊號VS在一開始就被致能且訊框訊號FS在一開始就被禁能。在奴控埠150b回應具有接受狀態OK的回應訊號RS之後,認證訊號VS被禁能,連結111a與111b的交易200的特別交易於是完成。
根據本發明的一實施例,本發明的資訊收集系統可以使用一或多個資訊發起單元、一或多個資訊中繼單元與一或多個資訊收集單元來實現。在其中,資訊發起單元、資訊中繼單元與資訊收集單元可包括一或多個主控埠與一或多個奴控埠。在上述資訊收集系統中,透過每個主控埠與每個奴控埠之間的連結的連接關係(connection)形成各種拓樸。
圖7為根據本發明的一實施例的資訊收集系統的示意圖。請參考圖7。資訊收集系統700包括一資訊發起單元110、一資訊收集單元130、以及一或多個資訊中繼單元120。相似於圖1的資訊收集系統100,資訊發起單元110透過連結111耦接於資訊收集單元130,並且所述資訊中繼單元120串聯在資訊發起單元 110透過連結111耦接於資訊收集單元130的路徑上。藉此,形成一個鏈狀拓樸(chain topology)。
圖8為根據本發明的一實施例的資訊收集系統的示意圖。請參考圖8。資訊收集系統800包括至少一個資訊發起單元110、至少一個資訊收集單元130、以及一或多個資訊中繼單元120。相較於圖1的實施例,資訊發起單元110更包括至少一個奴控埠150,以用來回應交易。資訊收集單元130更包括至少一個主控埠140,以用來發起交易。資訊發起單元110的奴控埠150透過連結111耦接於資訊收集單元130的主控埠140。同樣地,資訊收集單元130的奴控埠150透過連結110耦接於資訊發起單元110的主控埠140。一或多個資訊中繼單元120可以耦接在資訊發起單元110的主控埠140耦接於資訊收集單元130的奴控埠150的路徑上,另外,一或多個資訊中繼單元120可以耦接在資訊收集單元130的主控埠140耦接於資訊發起單元110的奴控埠150的路徑上。基於上述的耦接關係,形成一個環狀拓樸(ring topology)。根據本發明的一實施例,因為每一個資訊發起單元110、資訊中繼單元120以及資訊收集單元130包括至少一主控埠140與至少一奴控埠150,故資訊發起單元110、資訊中繼單元120以及資訊收集單元130可以改變彼此的角色(role)。也就是說,每一個資訊發起單元110、資訊中繼單元120以及資訊收集單元130皆可發起、中繼或回應交易。
圖9為根據本發明的一實施例的資訊收集系統的示意 圖。請參考圖9。資訊收集系統900包括一個資訊收集單元130、一或多個資訊中繼單元120以及多個資訊發起單元110。相較於圖1的實施例,資訊中繼單元120更包括多個奴控埠150。資訊收集單元130透過連結111a耦接於資訊中繼單元120。部分資訊中繼單元120可透過連結111c耦接於部分資訊中繼單元120。基於上述的耦接關係,本實施例的資訊收集系統900形成一個樹狀拓樸(tree type topology)。在此實施例中,資訊收集單元130能從多個資訊發起單元110來收集資訊。
圖10為根據本發明的一實施例的資訊收集系統的示意圖。請參考圖10。資訊收集系統1000包括一個資訊收集單元130、至少一個資訊中繼單元120以及多個資訊發起單元110。相較於圖1的實施例,資訊收集單元130更包括多個奴控埠150。資訊收集單元130透過連結111耦接於資訊發起單元110。在其中,至少一資訊中繼單元120耦接於所述資訊發起單元110分別耦接於資訊收集單元130的奴控埠150的其中一條路徑之間。基於上述的耦接關係,本實施例的資訊收集系統1000形成一個星形拓樸(star type topology)。在本實施例中。多個資訊發起單元110能同時向資訊收集單元130發起多個交易。
圖11為根據本發明的一實施例的資訊收集系統的示意圖。請參考圖11。資訊收集系統1100包括至少一個資訊發起單元110、一個資訊收集單元130以及多個資訊中繼單元120a、120b、120c、120d。相較於圖1的實施例,資訊發起單元110可更包括 多個主控埠140,而資訊收集單元130可更包括多個奴控埠150。除此之外,資訊中繼單元120a可包括至少一主控埠140與至少一奴控埠150,資訊中繼單元120b可包括多個主控埠140,且資訊中繼單元120c可包括多個奴控埠150,而資訊中繼單元120d可包括多個主控埠140與多個奴控埠150。資訊發起單元110的每一個主控埠140可透過連結111分別耦接於其中一個資訊中繼單元120b。資訊收集單元130的每一個奴控埠150可透過連結111耦接於其中一個資訊中繼單元120c。資訊中繼單元120a的主控埠140可耦接於資訊中繼單元120c,而資訊中繼單元120a的奴控埠150可透過連結111耦接於資訊中繼單元120b。資訊中繼單元120b的部分主控埠140可耦接於資訊中繼單元120d,而資訊中繼單元120b的部分主控埠140可透過連結111耦接於資訊中繼單元120a或資訊中繼單元120b。資訊中繼單元120c的部分奴控埠150可耦接於資訊中繼單元120d,而資訊中繼單元120c的部分奴控埠150可透過連結111耦接於資訊中繼單元120a或資訊中繼單元120c。資訊中繼單元120d的部分主控埠140可透過連結111耦接於資訊中繼單元120c或資訊中繼單元120d。此外,資訊中繼單元120d的部分奴控埠150可透過連結111耦接於資訊中繼單元120b或資訊中繼單元120d。基於上述的耦接關係,形成一個網狀拓樸(mesh type topology)。
在圖11的實施例中,資訊發起單元110能同時透過不同的路徑來發起多個交易至資訊收集單元130。舉例來說,可以透過 路徑PA1來發起交易至資訊收集單元130的奴控埠150的其中之一,並且可透過在路徑PA1上的多個資訊中繼系統120b、至少一資訊中繼單元120a、與至少一資訊中繼單元120c來中繼此交易。與此同時,可透過路徑PA2來發起另一個交易至資訊收集單元130的奴控埠150的其中之一,並且可透過在路徑PA2上的至少一資訊中繼單元120b、至少一資訊中繼單元120a以及多個資訊中繼單元120c來中繼此交易。
綜上所述,本發明提供了一種資訊收集系統,且上述資訊收集系統包括一或多個資訊發起單元、一或多個資訊中繼單元以及一或多個資訊收集單元,其中,資訊發起單元用以發起交易,資訊中繼單元用以中繼交易,而資訊收集單元用以回應交易。在其中,每一個資訊發起單元包括至少一主控埠,而每一個資訊收集單元更包括至少一奴控埠,且每一個資訊中繼單元包括至少一主控埠與至少一奴控埠。每一個主控埠透過連結耦接於每一個奴控埠,其中連結包括獨立的回應訊號,且上述回應訊號可以在資料階段或訊框結束階段期間致能。透過上述連結的行為,使得交易有效率。除此之外,資訊收集系統的主控埠與奴控埠形成各種拓樸。然後,經由上述各種拓樸可發揮上述的資訊收集系統的各種應用,且上述拓樸可在同時間傳送多個交易。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍 當視後附的申請專利範圍所界定者為準。
100‧‧‧資訊收集系統
110‧‧‧資訊發起單元
111a、111b‧‧‧連結
120‧‧‧資訊中繼單元
130‧‧‧資訊收集單元
140a、140b‧‧‧主控埠
150a、150b‧‧‧奴控埠

Claims (20)

  1. 一種資訊收集系統,包括:一資訊收集單元,包括至少一奴控埠,該資訊收集單元透過該奴控埠來回應一交易;以及一或多個資訊發起單元,包括至少一主控埠,該資訊發起單元透過該主控埠來發起該交易;其中,該交易包括一寫入交易,其中於一辨識階段期間,該資訊發起單元的該主控埠傳送一標頭,該資訊收集單元的該奴控埠根據該標頭來接受該交易,於一資料階段期間,該資訊發起單元的該主控埠傳送資料至該資訊收集單元的該奴控埠;其中,該交易透過一連結而被發起、中繼或回應,且該連結包括:一訊框訊號,由該主控埠致能以宣告佔用該連結;一資料匯流排,該交易的資訊透過該資料匯流排而被傳送;以及一回應訊號,該奴控埠透過具有一接受狀態的該回應訊號來告知該主控埠該交易被接受;其中該交易包括:該辨識階段;一訊框結束階段,指出該交易結束;以及一閒置階段,指出該連結為閒置且預備傳送一新交易。
  2. 如申請專利範圍第1項所述的資訊收集系統,更包括: 一資訊中繼單元,包括至少一主控埠以及至少一奴控埠,其中該資訊中繼單元透過該主控埠與該奴控埠而中繼該交易。
  3. 如申請專利範圍第2項所述的資訊收集系統,其中該資訊中繼單元更透過該資訊中繼單元的該主控埠而發起該交易。
  4. 如申請專利範圍第2項所述的資訊收集系統,其中該資訊中繼單元更透過該資訊中繼單元的該奴控埠而回應該交易。
  5. 如申請專利範圍第2項所述的資訊收集系統,其中當該資訊中繼單元中繼一交易時,該資訊中繼單元將該交易的該訊框訊號、該認證訊號與該資訊,從耦接於該資訊中繼單元的該奴控埠的該連結轉送到耦接於該資訊中繼單元的該主控埠的該連結,而且該資訊中繼單元將該回應訊號從耦接於該資訊中繼單元的該主控埠的該連結轉送到該資訊中繼單元的該奴控埠。
  6. 如申請專利範圍第1項所述的資訊收集系統,其中該交易更包括一讀取交易,其中於該辨識階段期間,該資訊發起單元的該主控埠傳送該標頭,且該資訊收集單元的該奴控埠根據該標頭來接受該交易,而且於該資料階段期間,該資訊收集單元的該奴控埠傳送資料至該資訊發起單元的該主控埠。
  7. 如申請專利範圍第6項所述的資訊收集系統,其中當處於該讀取交易時,具有該接受狀態的該回應訊號被用以指出該資料為有效資料。
  8. 如申請專利範圍第1項所述的資訊收集系統,其中於該訊框結束階段期間,該資訊發起單元的該主控埠禁能該訊框訊號並 停止透過該資料匯流排來傳送該資訊,且於確認該回應訊號的狀態之後,該主控埠禁能一認證訊號。
  9. 如申請專利範圍第1項所述的資訊收集系統,其中該交易更包括一猜測式寫入交易,其中該交易於傳送或驗證該交易的資料之前被接受。
  10. 如申請專利範圍第1項所述的資訊收集系統,其中該交易包括一特別交易,且於傳送該標頭之後,該交易進入該訊框結束階段。
  11. 如申請專利範圍第1項所述的資訊收集系統,其中該標頭包括一辨識資訊、一交易優先次序、一資料長度與一驗證資訊。
  12. 如申請專利範圍第11項所述的資訊收集系統,其中該辨識資訊包含該交易的來源與目的地,且該資訊中繼單元根據該辨識資訊而中繼該交易,而且該資訊中繼單元根據該辨識資訊而回應該交易。
  13. 如申請專利範圍第11項所述的資訊收集系統,其中當兩交易在相同時間需要該資訊中繼單元中繼至同一奴控埠而發生一競爭狀況時,該資訊中繼單元在該競爭狀況中根據該交易優先次序而退讓該交易。
  14. 如申請專利範圍第11項所述的資訊收集系統,其中當該資訊收集單元不能接受該交易時,該資訊收集單元的該奴控埠中止該交易。
  15. 如申請專利範圍第11項所述的資訊收集系統,其中該驗 證資訊包括一循環冗餘檢查代碼,該循環冗餘檢查代碼用來驗證該標頭的正確性。
  16. 如申請專利範圍第11項所述的資訊收集系統,其中該標頭包括一交易型態,該交易型態用來指出該交易是否為一讀取交易或一寫入交易。
  17. 如申請專利範圍第1項所述的資訊收集系統,其中該交易更包括一檢查碼,該檢查碼包括一循環冗餘檢查,該循環冗餘檢查用來驗證該交易的該資料的正確性。
  18. 如申請專利範圍第1項所述的資訊收集系統,其中該回應訊號更包括一中止狀態,用來指出該交易被中止。
  19. 如申請專利範圍第1項所述的資訊收集系統,其中該回應訊號更包括一退讓狀態,用來指出該交易被退讓。
  20. 如申請專利範圍第1項所述的資訊收集系統,其中該交易更包括:一資料階段,指出該連結正在傳送該資料。
TW102134841A 2013-02-07 2013-09-26 資訊收集系統 TWI481226B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/762,337 US20140223051A1 (en) 2013-02-07 2013-02-07 Information collection system

Publications (2)

Publication Number Publication Date
TW201433123A TW201433123A (zh) 2014-08-16
TWI481226B true TWI481226B (zh) 2015-04-11

Family

ID=51260294

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102134841A TWI481226B (zh) 2013-02-07 2013-09-26 資訊收集系統

Country Status (3)

Country Link
US (1) US20140223051A1 (zh)
CN (1) CN103984668B (zh)
TW (1) TWI481226B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW391111B (en) * 1997-12-05 2000-05-21 Terabridge Technologies Corp Enhanced virtual access services platform
US20030101166A1 (en) * 2001-11-26 2003-05-29 Fujitsu Limited Information analyzing method and system
TWI292535B (en) * 2002-04-26 2008-01-11 Nti Inc Information providing method, information processing apparatus, information collecting system, communication method, communication system, relaying apparatus, and communication apparatus
TWI301951B (en) * 2006-01-27 2008-10-11 Fineart Technology Co Ltd The system and method of statistical analysis of computing and computer readable recording medium
TWI323101B (en) * 2003-01-21 2010-04-01 Panasonic Corp Communication system and its terminal

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266731B1 (en) * 1998-09-03 2001-07-24 Compaq Computer Corporation High speed peripheral interconnect apparatus, method and system
US6665807B1 (en) * 1998-09-04 2003-12-16 Hitachi, Ltd. Information processing apparatus
TW449698B (en) * 1999-12-15 2001-08-11 Via Tech Inc Control chipsets and data exchange method among them
JP4198376B2 (ja) * 2002-04-02 2008-12-17 Necエレクトロニクス株式会社 バスシステム及びバスシステムを含む情報処理システム
EP1784734A1 (en) * 2004-06-30 2007-05-16 Nokia Corporation An improved interface
US7568060B2 (en) * 2005-12-15 2009-07-28 International Business Machines Corporation Method and system for interfacing components of a computing system with a pair of unidirectional, point-to-point buses
US7395362B2 (en) * 2006-02-03 2008-07-01 Standard Microsystems Corporation Method for a slave device to convey an interrupt and interrupt source information to a master device
CN101710310A (zh) * 2009-10-30 2010-05-19 华东光电集成器件研究所 一种amba接口电路
US8825933B2 (en) * 2011-11-30 2014-09-02 Andes Technology Corporation Bus apparatus with default speculative transactions and non-speculative extension

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW391111B (en) * 1997-12-05 2000-05-21 Terabridge Technologies Corp Enhanced virtual access services platform
US20030101166A1 (en) * 2001-11-26 2003-05-29 Fujitsu Limited Information analyzing method and system
TWI292535B (en) * 2002-04-26 2008-01-11 Nti Inc Information providing method, information processing apparatus, information collecting system, communication method, communication system, relaying apparatus, and communication apparatus
TWI323101B (en) * 2003-01-21 2010-04-01 Panasonic Corp Communication system and its terminal
TWI301951B (en) * 2006-01-27 2008-10-11 Fineart Technology Co Ltd The system and method of statistical analysis of computing and computer readable recording medium

Also Published As

Publication number Publication date
CN103984668B (zh) 2017-03-01
CN103984668A (zh) 2014-08-13
US20140223051A1 (en) 2014-08-07
TW201433123A (zh) 2014-08-16

Similar Documents

Publication Publication Date Title
US7821919B2 (en) Data processing apparatus and data processing method
TW202105193A (zh) 積體電路間裝置
US20080140892A1 (en) Common Access Ring/Sub-Ring System
US20040225812A1 (en) Method and apparatus for interconnecting wired-AND buses
US20130262724A1 (en) Method and Circuit Arrangement for Transmitting Data Between Processor Modules
US20210357352A1 (en) A method and a mirrored serial interface (msi) for transferring data
JP5968119B2 (ja) カスケード接続による通信システム
CN117933153B (zh) I3c总线验证系统
KR101679333B1 (ko) 트랜잭션 계층 패킷의 싱글 엔드형 통신을 위한 방법, 장치 및 시스템
US20190197007A1 (en) Dual i2c and spi slave for fpga and asic implementation
CN100573499C (zh) 用于对固定等待时间互连进行锁步处理的方法和装置
US9542251B2 (en) Error detection on a low pin count bus
JPWO2018042767A1 (ja) バス制御回路、半導体集積回路、回路基板、情報処理装置およびバス制御方法
TW201205276A (en) Data transmission detecing device, data transmission detecing method and electronic device thereof
TWI481226B (zh) 資訊收集系統
KR102033112B1 (ko) Pci 익스프레스 스위치 장치 및 그의 접속 제어 방법
CN111124971A (zh) 算术处理装置和算术处理装置的控制方法
TWI581104B (zh) 主控元件以及資料傳輸方法
CN101645057B (zh) 一种防止cpu局域总线挂死的方法及装置
US8301817B1 (en) Ring bus for sharing resources among multiple engines
KR101087177B1 (ko) 리퀘스트 순서 제어 시스템, 리퀘스트 순서 제어 방법 및 리퀘스트 순서 제어 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
US20140365697A1 (en) Slave device, master device, communication system, and communication method
TW201916644A (zh) 匯流排系統
US20060218348A1 (en) System and method for multiple cache-line size communications
US8769166B2 (en) Data transfer apparatus and data transfer method