[go: up one dir, main page]

TWI481035B - 薄膜電晶體及含有該薄膜電晶體的陣列基板 - Google Patents

薄膜電晶體及含有該薄膜電晶體的陣列基板 Download PDF

Info

Publication number
TWI481035B
TWI481035B TW101144373A TW101144373A TWI481035B TW I481035 B TWI481035 B TW I481035B TW 101144373 A TW101144373 A TW 101144373A TW 101144373 A TW101144373 A TW 101144373A TW I481035 B TWI481035 B TW I481035B
Authority
TW
Taiwan
Prior art keywords
electrode
oxide semiconductor
semiconductor layer
gate
source electrode
Prior art date
Application number
TW101144373A
Other languages
English (en)
Other versions
TW201327830A (zh
Inventor
Heon-Kwang Park
Dong-Hun Lim
Original Assignee
Lg Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Display Co Ltd filed Critical Lg Display Co Ltd
Publication of TW201327830A publication Critical patent/TW201327830A/zh
Application granted granted Critical
Publication of TWI481035B publication Critical patent/TWI481035B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/402—Amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

薄膜電晶體及含有該薄膜電晶體的陣列基板
本發明涉及一種液晶顯示器(LCD)用陣列基板，尤其涉及一種具有高度穩定的器件特性的氧化物半導體層並且能夠抑制由於閘電極與每一個源/汲電極之間的重疊造成的寄生電容以提高解析度特性和薄膜電晶體(TFT)特性的陣列基板。
近年來，隨著資訊化社會的到來，配置以處理並顯示大量資訊的顯示裝置領域急速發展。液晶顯示器(LCDs)或有機發光二極體(OLEDs)近年來已被研發為具有優良性能如薄、輕、以及低功耗的平板顯示器(FPDs)，並且取代了傳統的陰極射線管(CRTs)。
在LCDs中，包含有陣列基板的主動矩陣(active matrix，AM)型LCD可以具有優良的解析度並且能夠顯示動態影像，其中該陣列基板具有薄膜電晶體(thin film transistor，TFT)，該TFT作為開關元件以能夠控制每一個像素的開啟/關閉電壓。
該AM型LCD必然包括TFT，其中該TFT作為開關裝置以開啟和關閉每一個像素區域。
第1圖為傳統LCD的陣列基板11的剖面圖，其說明了TFT的一個像素區域。
如第1圖所示，複數個閘極線(圖中未示)以及複數個資料線33可以形成於陣列基板11上，並且由交錯的閘極線和資料線33來定義複數個像素區域P。閘電極15可以形成於該等像素區域P的每一個的開關區域TrA。此外，閘極絕緣層18可以形成於所得到結構的整個表面上，以覆蓋閘電極15，並且包含有由本質非晶矽(a-Si)構成的主動層22以及由 摻入雜質之非晶矽構成的歐姆接觸層26的半導體層28可以相繼地形成在閘極絕緣層18上。
此外，源電極36以及汲電極38可以形成在歐姆接觸層26上，以對應閘電極15，並且彼此分離。在此情況下，閘電極15、閘極絕緣層18、半導體層28、以及源電極36和汲電極38可以構成TFT Tr，其中上述元件可以相繼地堆疊於開關區域TrA。
此外，包含有暴露汲電極38的汲極接觸孔45的鈍化層42可以形成於所得到結構的整個表面上，以覆蓋源電極36、汲電極38、以及所暴露的主動層22。像素電極50可以分別形成於鈍化層42上的每一個像素區域P中，並且通過汲極接觸孔45與汲電極38接觸。在此情況下，具有包含第一圖案27和第二圖案23的雙結構的半導體圖案29可以形成在資料線33之下。半導體圖案29可以由與歐姆接觸層26和主動層22相同的材料構成。
在分析形成在具有上述結構的傳統陣列基板11的開關區域TrA中的TFT Tr的半導體層28時，可知由本質非晶矽構成的主動層22的一部分形成為第一厚度t1，其中在該本質非晶矽之上歐姆接觸層26形成為與主動層22分離，而藉由去除歐姆接觸層26而暴露的另一部分主動層22具有不同於第一厚度t1的第二厚度t2。主動層22的厚度差異(t1≠t2)可為製造程序所致。由於主動層22的厚度差異(t1≠t2)，更確切地，由於部分主動層22的厚度的降低，其中部分主動層22暴露於源電極36與汲電極38之間並且形成有通道層，該TFT Tr的特性退化。
因此，如第2圖所示，為傳統包含有氧化物半導體層的TFT的陣列基板的一個像素區域的剖面圖，近年來，在不需要歐姆接觸層的情況下，已經藉由使用氧化物半導體材料而研發了包括有單一結構的氧化物半導體層80的TFT Tr。
由於氧化物半導體層80不需要歐姆接觸層，與傳統包含有由本質非晶矽構成的主動層(參考第1圖中的附圖標記22)的陣列基板(參考第1圖中的附圖標記11)不同，無需將氧化物半導體層80暴露於乾蝕刻工序以形成歐姆接觸層(參考第1圖中的附圖標記26)，以防止TFT Tr的特性的降低。其中，該歐姆接觸層由摻入雜質的非晶矽構成。
與此同時，具有上述構造的LCDs近年來已被用於個人可擕式終端如可擕式電話和個人數位助理(PDAs)。用於小巧型可擕式終端的LCDs的尺寸小於用於電視(TVs)或顯示器的LCDs的尺寸。
因此，當具有相同解析度時，構成顯示區域的每一個像素區域的尺寸可以相對降低。
由於上述結構特性，在用於小巧型可擕式終端的LCD的陣列基板中，每一個像素區域中TFT的面積與每一個像素區域的面積的比率相對地高。
因此，因為TFT由於閘電極與源/汲電極之間的重疊而具有相對高的寄生電容，反沖電壓或饋通電壓的變化量△Vp也可能增加。因此，可能出現像素電極的電荷特性的退化、閃爍、垂直串音干擾、以及殘像，從而降低解析度特性。
此外，如第3圖所示，為傳統之包含有旋轉U形通道的TFT UTr的LCD陣列基板的一個像素區域的平面圖。在該傳統的LCD陣列基板中，該TFT UTr可以具有U形或旋轉U形通道以改善TFT UTr的特性並且增加覆蓋邊緣區域。具有U形通道結構的TFT UTr可以降低由工序誤差造成的閘電極90與源電極93/汲電極94之間的寄生電容的變化。
然而，當包含有氧化物半導體層的TFT具有U形或旋轉U形通道結構時，可增加蝕刻阻擋的面積，因此置於該蝕刻阻擋外部的氧化物半導體層應該配置為與源電極93/汲電極94接觸。因此，可以增加TFT UTr的面積。
當增加TFT UTr的面積時，可降低像素區域的開口比率，並且由閘電極90與源電極93/汲電極94之間的重疊造成的整個寄生電容也可以顯著地增加。
因此，當包含有U形通道的TFT UTr形成於小巧型可擕式終端的LCDs的陣列基板時，開口比率降低。
此外，由於在具有U形通道結構的TFT UTr中閘電極90與源電極93/汲電極94之間的重疊區域進一步相對增加時，由閘電極90與源電極93/汲電極94之間的重疊造成的寄生電容Cgs可進一步相對增加，從而進一步降低解析度特性。
因此，本發明旨在提供一種顯示裝置，其基本上可以避免由於現有技術的侷限和不足導致的一個或多個問題。
本發明的一個目的是提供一種包含有氧化物半導體層的陣列基板，其可以降低源/汲電極與閘電極之間的重疊區域，並且降低由該源/汲電極與該閘電極之間的重疊造成的寄生電容，以改善該薄膜電晶體(TFT)的特性。
本發明的額外特點和優點將在下面的說明書中予以闡述，並且部分將從該說明書中來確定，或者可以藉由實踐本發明而瞭解。本發明的這些目的和其他優點將藉由說明書、權利要求以及所附圖式中特定所指的結構獲得和瞭解。
為了獲得這些和其他優點並根據本發明的目的，如這裏具體而廣泛地描述，一種陣列基板，包括：一閘極線，位於包含有一像素區域的一基板上，該閘極線在一方向上延伸；一閘電極，位於該像素區域中並且自該閘極線延伸；一閘極絕緣層，位於該閘極線和該閘電極上；一資料線，位於該閘極絕緣層上並且與該閘極線交錯以定義該像素區域；一氧化物半導體層，位於該閘極絕緣層上並且具有三端，該氧化物半導體層對應於該閘電極；一蝕刻阻擋，位於該氧化物半導體層上以暴露該氧化物半導體層的三端；一源電極，與該氧化物半導體層的三端的兩端接觸並且自該資料線延伸；以及一汲電極，與該氧化物半導體層的三端的一端接觸並且與該源電極分離。
在另一方面，一種薄膜電晶體(TFT)，包括：一閘電極；一閘極絕緣層，位於該閘電極上；一氧化物半導體層，位於該閘極絕緣層上並且具有三端，該氧化物半導體層對應於該閘電極；一蝕刻阻擋，位於該氧化物半導體層上以暴露該氧化物半導體層的三端；一源電極，與該氧化物半導體層的三端的兩端接觸並且自該資料線延伸；以及一汲電極，與該氧化物半導體層的三端的一端接觸並且與該源電極分離。
可以理解地是，前面的概述以及後面的詳細描述為示例性及解釋性，並意在為所要保護的本發明提供進一步解釋說明。
11、101‧‧‧陣列基板
15、90、105‧‧‧閘電極
18、110‧‧‧閘極絕緣層
22‧‧‧主動層
23‧‧‧第二圖案
26‧‧‧歐姆接觸層
27‧‧‧第一圖案
28‧‧‧半導體層
29‧‧‧半導體圖案
33、130‧‧‧資料線
36、93、133‧‧‧源電極
38、94、136‧‧‧汲電極
42‧‧‧鈍化層
45、143‧‧‧汲極接觸孔
50、150‧‧‧像素電極
80、120‧‧‧氧化物半導體層
103‧‧‧閘極線
125‧‧‧蝕刻阻擋
140‧‧‧第一鈍化層
160‧‧‧第二鈍化層
170‧‧‧公共電極
Op1‧‧‧第一開口
Op2‧‧‧第二開口
所附圖式，其中提供關於本發明的進一步理解並且結合與構成本說明書的一部份，說明本發明的實施例並且與文中描述一同提供對於本發明的原則的解釋。圖式中：第1圖為傳統LCD陣列基板的剖面圖，其說明了TFT的一個像素區域；第2圖為傳統包含有氧化物半導體層之TFT的陣列基板的一個像素區域的剖面圖；第3圖為傳統包含有旋轉U形通道之TFT的LCD陣列基板的一個像素區域的平面圖；第4圖為根據本發明第一實施例之形成在包含有氧化物半導體層的TFT的LCD陣列基板的一個像素區域中的TFT的放大平面圖；第5圖為根據本發明第一實施例的變型實施例之形成在包含有氧化物半導體層的TFT的LCD陣列基板的一個像素區域中的TFT的放大平面圖；以及第6圖為沿第4圖VI-VI線所截取的TFT的剖面圖。
現在參考所附圖式對本發明的較佳實施例作出詳細說明。
第4圖為根據本發明第一實施例之形成在包含有氧化物半導體層的TFT的LCD陣列基板101的一個像素區域中的TFT的放大平面圖。
如第4圖所示，閘極線103可以形成於一方向中，資料線130可以形成為與閘極線103交錯以定義像素區域P。在此情況下，閘電極105可以自閘極線103分支擴展並且形成在每一個像素區域P中。
此外，在每一個像素區域P中作為開關元件的TFT Tr可以形成於閘極線103與資料線130之間的交錯處附近，並且連接至每一個閘極線103和每一個資料線130。
在此情況下，TFT Tr可以包括：與閘極線103連接的閘電極105、閘極絕緣層(圖中未示)、氧化物半導體層120、蝕刻阻擋125、以及在蝕刻阻擋125上彼此分開而形成的源電極133和汲電極136。
在此情況下，氧化物半導體層120具有三端。在第4圖中，氧化物半導體層120在平面圖中具有T形或旋轉T形，但是氧化物半導體層120的形狀不限於此。
源電極133可以與該T或旋轉T平面狀氧化物半導體層120的直線中放置的兩端接觸，並且汲電極136可以與氧化物半導體層120的剩餘一端接觸。
具體而言，源電極133可以具有自資料線130延伸且彼此分離的兩端。例如，源電極133可以具有U形或旋轉U形。汲電極136可以具有條狀形，其可以在源電極133的兩端彼此分離的區域中延伸。氧化物半導體層120可以與具有上述形狀的源電極133和汲電極136的終端接觸，並且具有T形或旋轉T形。
與此同時，蝕刻阻擋125可以形成於氧化物半導體層120與源電極133和汲電極136之間。該蝕刻阻擋125可以與T形或旋轉T形氧化物半導體層120的中心部分重疊，並且同時暴露氧化物半導體層120的三端的每一端。
在此情況下，源電極133和汲電極136可以如此形成以使源電極133和汲電極136的相對端位於同一直線上。或者，如第二實施例所述，條狀汲電極136可以插入於U形或旋轉U形源電極133的兩端彼此分離的區域中，其中在該區域中。換言之，條狀汲電極136的一端可以插入於U形源電極133的兩端之間的開口中。
在根據本發明實施例和變型實施例之形成在具有上述構造的陣列基板101上的TFT Tr中，源電極133可以具有U形或旋轉U形，因此覆蓋層中的變化量可以小於TFT中的變化量，其中在I形或旋轉I形中 源電極和汲電極彼此相對。因此，覆蓋層中變化量的降低可能導致寄生電容的變化。
此外，與傳統U形或旋轉U形通道的TFT(參考第3圖的UTr)不同，其中形成氧化物半導體層120以覆蓋整個區域，在該區域中U形源電極133的相對端彼此分開以形成U形或旋轉U形通道，根據本發明的氧化物半導體層120可以形成為T形或旋轉T形以覆蓋源電極133的相對端以及汲電極136的一端。因此，可降低蝕刻阻擋125的面積多於傳統具有U形通道的TFT(參考第3圖的UTr)。因此，由於TFT Tr的面積可以做到小巧化，可以降低由像素區域P中TFT Tr佔據的面積以提高開口比率。
此外，由於氧化物半導體層120不是提供於源電極133的相對端彼此分離的整個區域中，無需在源電極133的相對端彼此分離的整個區域上形成閘電極105。因此，如第4圖所示，可以自該部分區域去除閘電極105，在區域中源電極133的相對端彼此分離並且不形成氧化物半導體層120。
因此，由於源電極133與閘電極105之間的重疊區域可以相對降低，由閘電極105與源電極133之間的重疊造成的寄生電容Cgs可以降低。
如上所述，在根據本發明實施例之陣列基板101中，因為由閘電極105與源電極133之間的重疊區域的收縮造成的寄生電容Cgs的降低，位於每一個像素區域P的像素電極150的充電特性可以改善。同時，由反沖電壓或饋通電壓的變化量△Vp造成的閃爍、垂直串音干擾、以及餘像可以降低，從而提高解析度特性。
與此同時，參考第6圖，為顯示根據比較實施例中具有旋轉U形通道的氧化物半導體層220的形成。假定源電極133和汲電極136具有與本發明實施例或變型實施例相同的構造，當氧化物半導體層120形成為覆蓋源電極133的兩個相對端彼此分開的整個區域以在氧化物半導體層120中形成典型U形通道或旋轉U形通道，根據本發明實施例或變型實施例之氧化物半導體層120的面積可增加多於陣列基板101。此外，由於形成為覆1該氧化物半導體層120的蝕刻阻擋125的面積也自然增加，形成 為與蝕刻阻擋125外部暴露的氧化物半導體層120接觸的源電極133和汲電極136的面積鑒於工序制程範圍而應該增加。因此，可知根據本發明實施例和變型實施例之TFT的面積增加多於每一個陣列基板的面積(參考第4圖和第5圖中的附圖標記101)。
與此同時，參考第4圖和第5圖，根據本發明實施例和變型實施例之像素電極150可以形成於每一個陣列基板101上的每一個像素區域P中，其中本發明的實施例可以包括具有上述結構的TFT。該像素電極150可以藉由暴露汲電極136的汲極接觸孔143而與汲電極136接觸。
在此情況下，透明公共電極170可以藉由在透明公共電極170與陣列基板101之間插入由絕緣材料構成的第二鈍化層(圖中未示)而進一步裝置於陣列基板101上。透明公共電極170可以包括：與像素電極150對應的複數個條狀第一開口op1、以及與TFT Tr對應的一第二開口op2。然而，具有複數個第一開口op1和該第二開口op2的公共電極170可以根據LCD的驅動模式而省略。
當具有複數個第一開口op1和該第二開口op2的公共電極170附加裝置於像素電極150時，陣列基板101可以為邊緣場切換(FFS)模式LCD的陣列基板101。當省略公共電極170並且僅提供像素電極150時，陣列基板101可以為扭曲向列(TN)模式LCD的陣列基板(圖中未示)。當像素電極150包括在各自像素區域P中彼此分隔一預定距離的複數個條狀像素電極，並且該等條狀公共電極(圖中未示)與該等條狀像素電極交替地形成，陣列基板101可以為平面內切換模式LCD的陣列基板(圖中未示)。
與此同時，雖然第4圖和第5圖說明在每一個像素區域P中包括在公共電極170中的複數個第一開口op1具有直條狀形，該等第一開口op1可以根據每一個像素區域P的中心部分而具有對稱彎曲形狀，以便於不同視域區域可以形成在每一個像素區域P中。
當藉由在不同方向中形成複數個條狀第一開口op1而在每一個像素區域P中實施雙視域時，可以在包含雙視域的LCD中抑制相對於視角的色度變化以提高顯示品質。
下面將描述根據本發明實施例之具有上述構造的陣列基板101的剖面結構。
第6圖為沿第4圖VI-VI線所截取的TFT的剖面圖。為簡潔起見，每一個像素區域P的一部分將被定義為開關區域TrA，其中TFT Tr形成於部分像素區域中。
閘極線(圖中未示)可以形成於透明絕緣基板101上並且在第一方向延伸。該閘極線可以由具有低電阻特性的金屬材料構成，例如，從鋁(Al)、鋁合金(如鋁-釹(AlNd))、銅(Cu)、銅合金、鉻(Cr)、以及鉬(Mo)中選出的一種。閘電極105可以連接至該閘極線並且形成於每一個開關區域TrA。在此情況下，閘電極105可以從該閘極線分支擴展。
此外，閘極絕緣層110可以形成在基板101的整個表面上以覆蓋閘極線和閘電極105。閘極絕緣層110可以由無機絕緣材料如二氧化矽(SiO2)或氮化矽(SiNx)構成。
此外，在開關區域TrA中氧化物半導體層120可以形成於閘極絕緣層110上以對應於閘電極105。氧化物半導體層120可以具有T形或旋轉T形並且由氧化鋅(ZnO)基半導體材料如銦鎵鋅氧化物(IGZO)、鋅錫氧化物(ZTO)、以及鋅銦氧化物(ZIO)的任意一個構成。
具有島狀的蝕刻阻擋125可以提供於T形或旋轉T形氧化物半導體層120上，以暴露該T形或旋轉T形氧化物半導體層120的三端的上表面。蝕刻阻擋125可以由無機絕緣材料如二氧化矽或氮化矽構成。
資料線130可以形成於閘極絕緣層110上並且在第二方向中延伸。資料線130可以與該閘極線(圖中未示)交錯以定義像素區域P。
此外，源電極133以及汲電極136可以形成於該蝕刻阻擋125上並且彼此相分離。源電極133可以具有U形或旋轉U形，汲電極136可以具有條狀形。
在此情況下，U形或旋轉U形源電極133可以與T形或旋轉T形氧化物半導體層120的兩端的每一個上表面接觸，其中T形或旋轉T形氧化物半導體層120的兩端的每一個上表面暴露於蝕刻阻擋125外部並 且位於同一直線上，而條狀汲電極136可以與該T形或旋轉T形氧化物半導體層120的剩餘一端的上表面接觸。
與此同時，閘電極105、閘極絕緣層110、T形或旋轉T形氧化物半導體層120、配置為暴露氧化物半導體層120的三端的蝕刻阻擋125、分開形成的源電極133和汲電極136可以構成TFT Tr，其中上述這些元件可以相繼地堆疊於開關區域TrA上。在此情況下，TFT Tr由於源電極133和汲電極136的平面結構特性而可以具有T形或旋轉T形通道結構。
此外，第一鈍化層140可以形成於基板101的整個表面上以覆蓋資料線130和TFT Tr。第一鈍化層140可以由無機絕緣材料或有機絕緣材料構成。例如，該無機絕緣材料可以從二氧化矽或氮化矽中選擇，該有機絕緣材料可以從苯並環丁烯(BCB)或光壓克力(photo-acryl)中選擇。在此情況下，第一鈍化層140可以具有汲極接觸孔(參考第4圖中的附圖標記143)，以暴露TFT Tr的汲電極136的第二區域。
此外，板狀像素電極150可以形成於第一鈍化層140上，該第一鈍化層140在每一個像素區域P中具有汲極接觸孔(參考第4圖中的附圖標記143)。板狀像素電極150可以通過汲極接觸孔與汲電極136接觸。像素電極150可以由透明導電材料如銦錫氧化物(ITO)或銦鋅氧化物(IZO)構成。
根據本發明實施例之具有上述橫截面結構的陣列基板可以構成TN模式LCD用陣列基板。
在FFS模式LCD用陣列基板101的情況下，如附圖所示，可以藉由在基板101的整個表面上使用該無機絕緣材料或有機絕緣材料而形成第二鈍化層160，以覆蓋像素電極150。可以藉由在包含有該像素區域P的顯示區域的整個表面上使用該透明導電材料而形成板狀公共電極170，以覆蓋第二鈍化層160。
該公共電極170可以包括：一第二開口op2，該第二開口op2對應於形成在每一個像素區域P中的開關區域TrA；以及複數個條狀第一開口op1，該等第一開口op1對應於每一個像素電極150。在此情況 下，該等條狀第一開口op1可以根據每一個像素區域P的中心部分而具有對稱彎曲形狀。
雖然第6圖說明三個條狀第一開口op1形成於每一個像素區域P的公共電極170中並且彼此分隔一固定間隔，在寬範圍2-15內可以適當地選擇與每一個像素區域P對應的該等第一開口op1的數量，以形成一有效邊緣場。
雖然圖中未示，當陣列基板101為平面內切換模式LCD用陣列基板(圖中未示)時，公共線(圖中未示)可以在與閘極線同一層上形成為與閘極線(圖中未示)平行。此外，複數個條狀像素電極(圖中未示)可以取代在第一鈍化層140上的板狀像素電極150而形成，並且複數個條狀公共電極(圖中未示)可以與該等條狀像素電極平行形成並且與該等條狀像素電極分離，並且與該等條狀像素電極交替形成。
在此情況下，該等條狀像素電極的一端可以全部連接於每一個像素區域P中。該等條狀像素電極可以通過包括在第一鈍化層140中的汲極接觸孔(圖中未示)而與汲電極136接觸。該等條狀公共電極的一端可以全部連接。該等條狀公共電極可以通過暴露公共線的公共接觸孔(圖中未示)而與第一鈍化層140的公共線接觸。
根據本發明，TFT的通道可以形成為T形或旋轉T形，並且同時自閘極線分支擴展的閘電極可以被配置以降低閘電極與汲電極之間的重疊區域。因此，由閘電極與源/汲電極之間的重疊造成的寄生電容Cgs可以降低以改善像素電極的充電特性。此外，可以抑制由TFT的特性以及TFT的寄生電容Cgs造成的垂直串音干擾和餘像以提高顯示品質。
顯而易見的是，熟悉本領域的技術人員在不脫離本發明的精神或範圍的情況下，可以對本發明的顯示裝置作出各種修改及變換。因此，可以意識到，本發明涵蓋於在所附申請專利範圍及其等效的範圍內所提供的本發明的修改及變換。
本申請案主張於2011年12月06日在韓國提交的韓國專利申請第10-2011-0129432號的優先權權益，該專利申請在此全部引用作為參考。
103‧‧‧閘極線
105‧‧‧閘電極
120‧‧‧氧化物半導體層
125‧‧‧蝕刻阻擋
130‧‧‧資料線
133‧‧‧源電極
136‧‧‧汲電極
143‧‧‧汲極接觸孔
150‧‧‧像素電極
170‧‧‧公共電極
op1‧‧‧第一開口
op2‧‧‧第二開口

Claims (16)

  1. 一種陣列基板，包括：一閘極線，位於包含有一像素區域的一基板上，該閘極線在一方向上延伸；一閘電極，位於該像素區域中並且自該閘極線延伸；一閘極絕緣層，位於該閘極線和該閘電極上；一資料線，位於該閘極絕緣層上並且與該閘極線交錯以定義該像素區域；一氧化物半導體層，位於該閘極絕緣層上並且具有三端，該氧化物半導體層對應於該閘電極；一蝕刻阻擋，位於該氧化物半導體層上以暴露該氧化物半導體層的三端；一源電極，與該氧化物半導體層的三端的兩端接觸並且自該資料線延伸；以及一汲電極，與該氧化物半導體層的三端的一端接觸並且與該源電極分離，其中形成在該氧化物半導體層中的一通道為T形。
  2. 依據申請專利範圍第1項所述的陣列基板，其中該源電極具有U形，該汲電極具有條形狀。
  3. 依據申請專利範圍第2項所述的陣列基板，其中該汲電極插入於該源電極的一開口中。
  4. 依據申請專利範圍第1項所述的陣列基板，其中該氧化物半導體層包括銦鎵鋅氧化物(IGZO)、鋅錫氧化物(ZTO)以及鋅銦氧化物(ZIO)的其中之一。
  5. 依據申請專利範圍第1項所述的陣列基板，進一步包括： 一第一鈍化層，位於該資料線、該源電極以及該汲電極上，並且該第一鈍化層具有一汲極接觸孔，用於暴露該汲電極；以及一像素電極，位於該像素區域中的該第一鈍化層上，並且通過該汲極接觸孔與該汲電極接觸。
  6. 依據申請專利範圍第5項所述的陣列基板，進一步包括：一第二鈍化層，位於該像素電極上；以及一公共電極，位於該第二鈍化層上並且具有與該像素區域對應的複數個條狀第一開口。
  7. 依據申請專利範圍第6項所述的陣列基板，其中該公共電極進一步包括與該源電極和該汲電極對應的一第二開口、以及在該源電極與該汲電極之間暴露的該蝕刻阻擋。
  8. 依據申請專利範圍第7項所述的陣列基板，其中該等條狀第一開口相對於每一個像素區域的中心部分具有對稱彎曲形狀。
  9. 依據申請專利範圍第5項所述的陣列基板，進一步包括：一公共線，位於與該閘極線相同的層上並且與該閘極線平行；以及一公共電極，位於該第一鈍化層上並且包括複數個第一條狀電極，其中該像素電極包括複數個第二條狀電極，該等第二條狀電極與該等第一條狀電極交替排列，並且該第一鈍化層包括一公共接觸孔，用於暴露該公共線，該公共電極通過該公共接觸孔與該公共線接觸。
  10. 一種薄膜電晶體(TFT)，包括：一閘電極；一閘極絕緣層，位於該閘電極上；一氧化物半導體層，位於該閘極絕緣層上並且具有三端，該氧化物半導體層對應於該閘電極； 一蝕刻阻擋，位於該氧化物半導體層上以暴露該氧化物半導體層的三端；一源電極，與該氧化物半導體層的三端的兩端接觸；以及一汲電極，與該氧化物半導體層的三端的一端接觸並且與該源電極分離，其中形成在該氧化物半導體層中的一通道為T形。
  11. 依據申請專利範圍第10項所述的薄膜電晶體(TFT)，其中該源電極具有U形，該汲電極具有條形狀。
  12. 依據申請專利範圍第11項所述的薄膜電晶體(TFT)，其中該汲電極插入於該源電極的一開口中。
  13. 依據申請專利範圍第10項所述的薄膜電晶體(TFT)，其中該氧化物半導體層包括銦鎵鋅氧化物(IGZO)、鋅錫氧化物(ZTO)以及鋅銦氧化物(ZIO)的其中之一。
  14. 一種陣列基板，包括：一閘極線，位於包含有一像素區域的一基板上，該閘極線在一方向上延伸；一閘電極，位於該像素區域中並且自該閘極線延伸；一閘極絕緣層，位於該閘極線和該閘電極上；一資料線，位於該閘極絕緣層上並且與該閘極線交錯以定義該像素區域；一氧化物半導體層，位於該閘極絕緣層上並且具有三端，該氧化物半導體層對應於該閘電極；一蝕刻阻擋，位於該氧化物半導體層上以暴露該氧化物半導體層的三端；一源電極，與該氧化物半導體層的三端的兩端接觸並且自該資料線延伸；以及 一汲電極，與該氧化物半導體層的三端的一端接觸並且與該源電極分離，其中。該源電極和該三端的兩端的重疊區域係小於該源電極的區域。
  15. 一種陣列基板，包括：一閘極線，位於包含有一像素區域的一基板上，該閘極線在一方向上延伸；一閘電極，位於該像素區域中並且自該閘極線延伸；一閘極絕緣層，位於該閘極線和該閘電極上；一資料線，位於該閘極絕緣層上並且與該閘極線交錯以定義該像素區域；一氧化物半導體層，位於該閘極絕緣層上並且具有三端，該氧化物半導體層對應於該閘電極；一蝕刻阻擋，位於該氧化物半導體層上以暴露該氧化物半導體層的三端；一源電極，與該氧化物半導體層的三端的兩端接觸並且自該資料線延伸；以及一汲電極，與該氧化物半導體層的三端的一端接觸並且與該源電極分離，其中。該氧化物半導體層在該像素區域中具有一島狀。
  16. 一種陣列基板，包括：一閘極線，位於包含有一像素區域的一基板上，該閘極線在一方向上延伸；一閘電極，位於該像素區域中並且自該閘極線延伸；一閘極絕緣層，位於該閘極線和該閘電極上；一資料線，位於該閘極絕緣層上並且與該閘極線交錯以定義該像素區域；一氧化物半導體層，位於該閘極絕緣層上並且具有三端，該氧化物半導體層對應於該閘電極； 一蝕刻阻擋，位於該氧化物半導體層上以暴露該氧化物半導體層的三端；一源電極，與該氧化物半導體層的三端的兩端接觸並且自該資料線延伸；以及一汲電極，與該氧化物半導體層的三端的一端接觸並且與該源電極分離，其中。該氧化物半導體層的一側表面係被該源電極所覆蓋。
TW101144373A 2011-12-06 2012-11-27 薄膜電晶體及含有該薄膜電晶體的陣列基板 TWI481035B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110129432A KR101951296B1 (ko) 2011-12-06 2011-12-06 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판

Publications (2)

Publication Number Publication Date
TW201327830A TW201327830A (zh) 2013-07-01
TWI481035B true TWI481035B (zh) 2015-04-11

Family

ID=48523360

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144373A TWI481035B (zh) 2011-12-06 2012-11-27 薄膜電晶體及含有該薄膜電晶體的陣列基板

Country Status (4)

Country Link
US (1) US8754410B2 (zh)
KR (1) KR101951296B1 (zh)
CN (1) CN103151358B (zh)
TW (1) TWI481035B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6101357B2 (ja) * 2013-10-09 2017-03-22 シャープ株式会社 半導体装置およびその製造方法
CN103715265B (zh) * 2013-12-23 2016-06-01 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置
CN103915452B (zh) * 2014-03-28 2016-04-06 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN104022157A (zh) * 2014-05-26 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN203983289U (zh) * 2014-06-17 2014-12-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
KR102474698B1 (ko) 2015-12-30 2022-12-05 엘지디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 액정표시장치
CN107863297A (zh) 2016-09-22 2018-03-30 中华映管股份有限公司 薄膜晶体管及其制造方法
CN110379849A (zh) * 2019-07-22 2019-10-25 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818915B1 (en) * 1998-03-23 2004-11-16 Matsushita Electric Industrial Co., Ltd. Field-emission electron source
US20090212290A1 (en) * 2008-02-21 2009-08-27 Samsung Electronics Co., Ltd. Display panel and method for manufacturing the same
US20100141879A1 (en) * 2008-12-04 2010-06-10 Joon-Dong Lee Array substrate for transflective liquid crystal display device and method of fabricating the same
US20110198603A1 (en) * 2010-02-12 2011-08-18 Seung-Ha Choi Thin film transistor and method of forming the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488933B1 (ko) * 1997-12-22 2005-08-31 비오이 하이디스 테크놀로지 주식회사 액정표시소자및그의제조방법
KR100497569B1 (ko) * 2002-10-04 2005-06-28 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판
KR100522024B1 (ko) * 2002-12-30 2005-10-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20080002186A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
KR20110139829A (ko) * 2010-06-24 2011-12-30 엘지디스플레이 주식회사 광시야각 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101844953B1 (ko) * 2011-03-02 2018-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818915B1 (en) * 1998-03-23 2004-11-16 Matsushita Electric Industrial Co., Ltd. Field-emission electron source
US20090212290A1 (en) * 2008-02-21 2009-08-27 Samsung Electronics Co., Ltd. Display panel and method for manufacturing the same
US20100141879A1 (en) * 2008-12-04 2010-06-10 Joon-Dong Lee Array substrate for transflective liquid crystal display device and method of fabricating the same
US20110198603A1 (en) * 2010-02-12 2011-08-18 Seung-Ha Choi Thin film transistor and method of forming the same

Also Published As

Publication number Publication date
TW201327830A (zh) 2013-07-01
KR20130063102A (ko) 2013-06-14
KR101951296B1 (ko) 2019-04-26
US8754410B2 (en) 2014-06-17
CN103151358B (zh) 2016-03-02
US20130140556A1 (en) 2013-06-06
CN103151358A (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
TWI481035B (zh) 薄膜電晶體及含有該薄膜電晶體的陣列基板
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
US8895985B2 (en) Array substrate for liquid crystal display and method for manufacturing the same
CN104423110B (zh) 液晶显示器的阵列基板
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
KR20100063493A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US9496284B2 (en) Display panel and display apparatus including the same
CN105633016A (zh) Tft基板的制作方法及制得的tft基板
US20120112181A1 (en) Oxide semiconductor, thin film transistor including the same and thin film transistor display panel including the same
KR101969568B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US9978880B2 (en) Display device
US10381384B2 (en) Array substrate, method for manufacturing array substrate, display panel and display device
CN103367248A (zh) 阵列基板、制备方法以及显示装置
US7623194B2 (en) Pixel structure and liquid crystal display and method for manufacturing the same
JP2024527208A (ja) 表示基板及びその製造方法、表示装置
CN103094069A (zh) 像素结构及其制造方法
CN104916649A (zh) 阵列基板及其制造方法
KR20090111123A (ko) 고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법
KR101085451B1 (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
US9001298B1 (en) Pixel structure, display panel and manufacturing method of pixel structure
US20130106679A1 (en) Lcd panel and method of manufacturing the same
KR101948167B1 (ko) 액정표시장치용 어레이 기판
KR102113603B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102142477B1 (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees