TWI479664B - 薄膜電晶體及其製作方法與液晶顯示面板 - Google Patents
薄膜電晶體及其製作方法與液晶顯示面板 Download PDFInfo
- Publication number
- TWI479664B TWI479664B TW101150833A TW101150833A TWI479664B TW I479664 B TWI479664 B TW I479664B TW 101150833 A TW101150833 A TW 101150833A TW 101150833 A TW101150833 A TW 101150833A TW I479664 B TWI479664 B TW I479664B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- thin film
- film transistor
- insulating layer
- nitrogen
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
-
- H10P14/42—
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Liquid Crystal (AREA)
Description
本發明係關於一種薄膜電晶體及其製作方法。
採用薄膜電晶體作為驅動元件的液晶顯示面板已廣泛應用於顯示設備中,例如電視,筆記本電腦或者顯示器中。然,薄膜電晶體之閘極絕緣層均係沉積於閘極上,由此,在製作閘極絕緣層時較易對閘極產生影響,例如閘極之金屬材料被氧化,閘極在被氧化後之電阻值較被氧化前高,從而導致薄膜電晶體之訊號傳輸時間增加,使得訊號出現延遲,進而無法滿足目前液晶顯示面板分辨率增加之需求。
有鑑於此,必要提供一種能夠防止閘極層被氧化之薄膜電晶體。
進一步,提供一種薄膜電晶體的製作方法。
再次,提供一種包括前述薄膜電晶體之液晶面板。
一種薄膜電晶體,包括:至少一金屬材料的閘極;及一閘極絕緣層,覆蓋該閘極,該閘極絕緣層為包含有氧化矽,以
及含有氮與矽之鍵結之化學物質與含有氮與氧及矽之鍵結之化學物質二者其中至少之一的混合物,且該閘極絕緣層中氧原子的濃度與氮原子的濃度比值小於3,其中,所述氧原子的濃度係指單位體積內氧原子之數量,氮原子的濃度係指單位體積內氮原子之數量。
一種薄膜電晶體之製作方法,包括:形成至少一金屬材質的閘極;在反應腔室內充入矽甲烷、二氧化氮氣體以及氮氣採用化學氣相沉積的方法形成閘極絕緣層於該閘極上,該閘極絕緣層為包含有氧化矽,以及含有氮與矽之鍵結之化學物質與含有氮與氧及矽之鍵結之化學物質二者其中至少之一的混合物,且該閘極絕緣層中氧原子的濃度與氮原子的濃度比值小於3。
一種液晶顯示面板,包括複數薄膜電晶體、多列平行間隔設置的掃描線、多行平行間隔設置且與該多列掃描線垂直絕緣交叉的資料線、複數設置在該多列掃描線及該多行資料線所界定區域的畫素電極、一相對該畫素電極設置的公共電極,該薄膜電晶體設置在該多列掃描線與該多行資料線交叉區域。
相較於先前技術,由於該閘極絕緣層之形成過程中採用氮氣進行稀釋,由此,在形成閘極絕緣層過程中,不會使得含有金屬材料的閘極發生氧化,進而保證了閘極較低的電阻率,防止訊號傳輸時間之延遲。
10‧‧‧薄膜電晶體
11‧‧‧基板
12‧‧‧閘極
13‧‧‧閘極絕緣層
14‧‧‧半導體層
15‧‧‧源極
16‧‧‧汲極
S201~S205‧‧‧步驟
100‧‧‧液晶顯示面板
101‧‧‧掃描線
102‧‧‧資料線
104‧‧‧畫素電極
105‧‧‧公共電極
圖1是閱圖1,是本發明液晶顯示面板的結構示意圖。
圖2是圖1所示薄膜電晶體沿Ⅳ-Ⅳ線的剖面結構示意圖。
圖3為圖2所示製作薄膜電晶體之一實施方式的方法流程圖。
請參閱圖1,是本發明液晶顯示面板一畫素結構的結構示意圖。該液晶顯示面板100包括多列相互平行之掃描線101、多欄相互平行並分別與該掃描線101絕緣相交之資料線102、複數鄰近該掃描線101與該資料線102交叉處設置的薄膜電晶體10(thin film transistor,TFT)、複數畫素電極104及一與該複數畫素電極104相對設置之公共電極105。該畫素電極104矩陣排布在該多列相互平行之掃描線101及多欄相互平行的掃描線101所界定的區域內。該薄膜電晶體10的閘極對應連接至一掃描線101,其源極對應連接至一資料線102,其汲極對應連接至一畫素電極104。
當該多列掃描線101接收外界提供的掃描電壓時,該多欄資料線102接收外界提供的資料電壓,並載入至相應的薄膜電晶體10的源極。如果此時該薄膜電晶體10處於打開狀態,則該資料電壓傳送至該薄膜電晶體10的汲極並載入在該畫素電極104。該公共電極105同時接收外界提供的公共電壓,由此在該畫素電極104與該公共電極105間會產生一電場以控制液晶分子的轉動,從而實現圖像顯示。
如圖2所示,是圖1所示薄膜電晶體10沿Ⅳ-Ⅳ線的剖面結構示意圖,薄膜電晶體10包括基板11、閘極12、閘極絕緣層13、半導體層14、源極15以及汲極16。其中,閘極12以銅作為電極材料形成於基板11上。閘極絕緣層13之主要成分為氧化矽(SiOn,n為自然數),另外還包括含有氮與矽之鍵結(Si-N)之化學物質或/及含
有氮與氧以及矽之鍵結(Si-N-O)之化學物質,其中氧原子的濃度與氮原子濃度比值小於3。該原子濃度可藉由二次離子質譜(SIMS,secondary ion mass spectroscopy)儀器測試獲得,該氮原子與氧原子的濃度分別係指單位體積(1立方釐米,1cm3)內該氮原子與氧原子之數量。
該閘極絕緣層13中鄰近閘極12且對應氧原子濃度與氮原子濃度比值小於3之厚度為閘極絕緣層13整體厚度之7.5%到12.5%。
該閘極絕緣層13覆蓋於該閘極12與基板11上。半導體層14形成於該閘極絕緣層13上,源極15與汲極16分別形成於閘極12對應的該半導體層14上的兩端,其中,源極15與汲極16之間設置有一通道(未標示)。可理解,本實施方式係以底閘極結構進行說明。
請一併參閱圖2和圖3,其中,圖3為本發明一實施方式中製作該薄膜電晶體的方法流程圖,該製作方法包括如下步驟:
步驟S201,提供基板11,該基板的材質可為玻璃。
步驟S202,形成以金屬材料作為電極材料的閘極12於基板11上,該閘極12可以是在一反應腔室內採用物理氣相法在基板11上沉積一定厚度的金屬銅層,再經由圖案化後形成。在本實施例中,該金屬材料優選為電阻率較低之銅(Cu)。
步驟S203,采用化學氣相沉積的方法在該閘極12上形成閘極絕緣層,其中,在化學氣相沉積的過程中,在密閉之反應腔室內充入矽甲烷(SiH4)、二氧化氮(NO2)氣體以及氮氣(N2)的混合物作為化學氣相沉積所需的反應氣體。具體地,在反應腔室中通入SiH4、NO2以及N2在370攝氏度以上的反應溫度中使該些氣體進行化學
反應,從而在閘極12與基板11上沉積形成主要成分為氧化矽(SiOx),另外還包括含有氮與矽之鍵結化矽(Si-N)之化學物質或/及含有氮與氧以及化矽之鍵結(Si-N-O)之化學物質,由於在形成閘極絕緣層13的過程中通入矽甲烷(SiH4)、二氧化氮(NO2)氣體之同時,還通入氮氣(N2)對前述兩種氣體進行稀釋並作為反應氣體,使得閘極12中之銅不易被氧化。
優選地,在通入前述反應氣體形成閘極絕緣層13之初期,如:閘極絕緣層13整體沉積時間之前5%到10%時間段內,氮氣的充入量以單位時間內氮氣與二氧化氮之體積比值大於1.5為宜,以對該二氧化氮氣體進行稀釋,對應地,在此時間段內,鄰近閘極12形成之氧原子濃度與氮原子濃度比值小於3之閘極絕緣層13之厚度為閘極絕緣層13整體厚度之7.5%到12.5%。而在形成閘極絕緣層13之其他時間段內可以適量充入氮氣或者停止充入氮氣,且對應之閘極絕緣層13中氮原子與氧原子的濃度比並不受以上比例之限制。
步驟S204,形成半導體層14於該閘極絕緣層13上,該半導體層14可以是一氧化銦鎵鋅(IGZO)薄膜。
步驟S205,形成源極15與汲極16分別位於該半導體層14的兩端,其中,源極15與汲極16之間設置有一通道。
相較於先前技術,由於閘極絕緣層13於氮氣環境下形成,由此,在形成閘極絕緣層13過程中,不會使得含有銅材料的閘極12發生氧化,進而保證了閘極12較低的電阻率,防止訊號的時間延遲,提高液晶顯示面板的解析度。
可變更地,該薄膜電晶體10還可以為頂閘極結構,相應地,該頂閘極薄膜電晶體中覆蓋該閘極的閘極絕緣層的材料與前述閘極絕緣層13的材料相同,製程方法也類似,在此不再累述。另外,雖本實施例中該薄膜電晶體10僅包括一個閘極,然在本發明其他實施例中亦可為雙閘極(dual-gate TFT)結構或者多閘極(multi-gate TFT)結構。
當然,本發明並不局限於上述公開的實施例,本發明還可以是對上述實施例進行各種變更。本技術領域人員可以理解,只要在本發明的實質精神範圍之內,對以上實施例所作的適當改變和變化都落在本發明要求保護的範圍之內。
10‧‧‧薄膜電晶體
11‧‧‧基板
12‧‧‧閘極
13‧‧‧閘極絕緣層
14‧‧‧半導體層
15‧‧‧源極
16‧‧‧汲極
Claims (13)
- 一種薄膜電晶體,包括:至少一金屬材料的閘極;及一閘極絕緣層,覆蓋該閘極,該閘極絕緣層為包含有氧化矽,以及含有氮與矽之鍵結之化學物質與含有氮與氧及矽之鍵結之化學物質二者其中至少之一的混合物,且該混合物中氧原子的濃度與氮原子的濃度比值小於3,其中,所述氧原子的濃度係指單位體積內氧原子之數量,氮原子的濃度係指單位體積內氮原子之數量。
- 如請求項第1項所述之薄膜電晶體,其中,該薄膜電晶體為一底閘型薄膜電晶體,該底閘型薄膜電晶體進一步包括:一用於承載該閘極的基板,該閘極絕緣層進一步覆蓋該具有該閘極的基板;一半導體層,對應該閘極設置在該閘極絕緣層上;及一源極與一汲極,分別位於該半導體層上的兩端。
- 如請求項第1項所述之薄膜電晶體,其中,該閘極之金屬材質為銅。
- 如請求項第1項所述之薄膜電晶體,其中,該薄膜電晶體為一頂閘型薄膜電晶體。
- 如請求項第1項所述之薄膜電晶體,其中,該閘極絕緣層中對應氧原子濃度與氮原子濃度比值小於3之厚度為該閘極絕緣層整體厚度之7.5%到12.5%,並鄰近該閘極。
- 一種薄膜電晶體之製作方法,包括:形成至少一金屬材質的閘極;在反應腔室內充入矽甲烷、二氧化氮氣體以及氮氣採用化學氣相沉積的 方法形成閘極絕緣層於該閘極上,該閘極絕緣層為包含有氧化矽,以及含有氮與矽之鍵結之化學物質與含有氮與氧及矽之鍵結之化學物質二者其中至少之一的混合物,且該混合物中氧原子的濃度與氮原子的濃度比值小於3。
- 如請求項第6項所述之薄膜電晶體之製作方法,其中,還包括:提供一基板;形成該至少一閘極於該基板上;形成半導體層於該閘極絕緣層上;及形成源極與閘極分別位於該半導體層的兩端,且該源極與汲極之間設置一通道。
- 如請求項第6項所述之薄膜電晶體之製作方法,該閘極之金屬材質為銅。
- 如請求項第6項所述之薄膜電晶體之製作方法,其中,在形成閘極絕緣層的步驟中,單位時間內充入之該氮氣與該二氧化氮之體積比值大於1.5。
- 如請求項第9項所述之薄膜電晶體之製作方法,其中,單位時間內該氮氣與該二氧化氮之體積比值大於1.5係處於該閘極絕緣層形成之整體時間之前5%~10%時間段內,且在該時間段內形成之該閘極絕緣層之厚度為該閘極絕緣層整體厚度之7.5%到12.5%,並鄰近該閘極。
- 如請求項第6項所述之薄膜電晶體之製作方法,其中,形成該閘極絕緣層之反應溫度為370攝氏度以上。
- 如請求項第6項所述之薄膜電晶體之製作方法,其中,所述氧原子的濃度係指單位體積內氧原子之數量,氮原子的濃度係指單位體積內氮原子之數量。
- 一種液晶顯示面板,包括複數如請求項第1至5項任意一項之薄膜電晶體、多列平行間隔設置的掃描線、多行平行間隔設置且與該多列掃描線垂直絕緣交叉的資料線、複數設置在該多列掃描線及該多行資料線所界定 區域的畫素電極、一相對該畫素電極設置的公共電極,該薄膜電晶體設置在該多列掃描線與該多行資料線交叉區域。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101150833A TWI479664B (zh) | 2012-12-28 | 2012-12-28 | 薄膜電晶體及其製作方法與液晶顯示面板 |
| CN201310157160.2A CN103915346B (zh) | 2012-12-28 | 2013-04-30 | 薄膜晶体管及其制作方法与液晶显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101150833A TWI479664B (zh) | 2012-12-28 | 2012-12-28 | 薄膜電晶體及其製作方法與液晶顯示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201427029A TW201427029A (zh) | 2014-07-01 |
| TWI479664B true TWI479664B (zh) | 2015-04-01 |
Family
ID=51040943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101150833A TWI479664B (zh) | 2012-12-28 | 2012-12-28 | 薄膜電晶體及其製作方法與液晶顯示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103915346B (zh) |
| TW (1) | TWI479664B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021179271A1 (zh) * | 2020-03-12 | 2021-09-16 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201130054A (en) * | 2009-07-10 | 2011-09-01 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6245652B1 (en) * | 1998-09-04 | 2001-06-12 | Advanced Micro Devices, Inc. | Method of forming ultra thin gate dielectric for high performance semiconductor devices |
| KR100903484B1 (ko) * | 2002-01-15 | 2009-06-18 | 도쿄엘렉트론가부시키가이샤 | 실리콘 함유 절연막을 형성하는 cvd 방법 및 장치 |
| CN101393936A (zh) * | 2008-11-10 | 2009-03-25 | 友达光电股份有限公司 | 下栅极式薄膜晶体管及其制作方法 |
| KR102503687B1 (ko) * | 2009-07-03 | 2023-02-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
-
2012
- 2012-12-28 TW TW101150833A patent/TWI479664B/zh active
-
2013
- 2013-04-30 CN CN201310157160.2A patent/CN103915346B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201130054A (en) * | 2009-07-10 | 2011-09-01 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201427029A (zh) | 2014-07-01 |
| CN103915346B (zh) | 2017-02-15 |
| CN103915346A (zh) | 2014-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7494274B2 (ja) | 半導体装置 | |
| JP7360516B2 (ja) | 液晶表示装置 | |
| JP7779994B2 (ja) | 表示装置 | |
| JP7072601B2 (ja) | 液晶表示装置 | |
| JP7170097B2 (ja) | 発光装置 | |
| JP7073474B2 (ja) | 半導体装置 | |
| Yamazaki et al. | Physics and technology of crystalline oxide semiconductor CAAC-IGZO: application to displays | |
| US10056492B2 (en) | Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, or the display module | |
| JP2022130595A (ja) | 半導体装置 | |
| JP2021022738A (ja) | 半導体装置 | |
| JP2021119612A (ja) | 半導体装置 | |
| JP2020053695A (ja) | 半導体装置 | |
| CN110114718B (zh) | 显示装置及其制造方法 | |
| US20140152932A1 (en) | Liquid crystal display device | |
| KR20250007050A (ko) | 반도체 장치 | |
| TW201250988A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP7209692B2 (ja) | 半導体装置 | |
| JP2025089432A (ja) | 表示装置 | |
| US20140117347A1 (en) | Thin Film Transistor and Active Matrix Flat Display Device | |
| CN102237411A (zh) | 氧化物薄膜晶体管及其制造方法 | |
| TWI479664B (zh) | 薄膜電晶體及其製作方法與液晶顯示面板 | |
| CN106910780A (zh) | 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置 | |
| CN108493238B (zh) | 薄膜晶体管及制作方法、阵列基板、显示装置 | |
| TWI913027B (zh) | 半導體裝置 |