[go: up one dir, main page]

TWI479578B - 晶片封裝結構及其製作方法 - Google Patents

晶片封裝結構及其製作方法 Download PDF

Info

Publication number
TWI479578B
TWI479578B TW101120851A TW101120851A TWI479578B TW I479578 B TWI479578 B TW I479578B TW 101120851 A TW101120851 A TW 101120851A TW 101120851 A TW101120851 A TW 101120851A TW I479578 B TWI479578 B TW I479578B
Authority
TW
Taiwan
Prior art keywords
substrate
cutting
chip package
package structure
wafer
Prior art date
Application number
TW101120851A
Other languages
English (en)
Other versions
TW201250874A (en
Inventor
李宏仁
張恕銘
江承翰
劉滄宇
何彥仕
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201250874A publication Critical patent/TW201250874A/zh
Application granted granted Critical
Publication of TWI479578B publication Critical patent/TWI479578B/zh

Links

Classifications

    • H10W46/00
    • H10P72/7402
    • H10W42/121
    • H10W70/635
    • H10W74/014
    • H10W74/129
    • H10W76/40
    • H10P72/7416
    • H10P72/7438
    • H10W46/503
    • H10W70/656
    • H10W72/0198
    • H10W72/073
    • H10W72/07323
    • H10W72/07331
    • H10W72/252
    • H10W72/29
    • H10W72/322
    • H10W72/327
    • H10W72/331
    • H10W72/332
    • H10W72/348
    • H10W72/352
    • H10W72/355
    • H10W72/877
    • H10W72/9223
    • H10W72/923
    • H10W90/701
    • H10W90/734

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Micromachines (AREA)
  • Manufacturing & Machinery (AREA)

Description

晶片封裝結構及其製作方法
本發明有關於晶片封裝結構,且特別是有關於以晶圓級製程製作的晶片封裝結構及其製作方法。
隨著電子產品朝向輕、薄、短、小發展的趨勢,半導體晶片的封裝結構也朝向多晶片封裝(multi-chip package,MCP)結構發展,以達到多功能和高性能要求。多晶片封裝結構係將不同類型的半導體晶片,例如邏輯晶片、類比晶片、控制晶片或記憶體晶片,整合在單一封裝體中。
多晶片封裝結構可以晶圓級封裝的方式製作。舉例來說,可使不同類型的半導體晶圓彼此堆疊並接合,以形成一晶圓堆疊結構,之後,切割晶圓堆疊結構,以形成多個多晶片封裝結構。然而,由於晶圓與切割刀接觸的部分容易因受到相當大的應力而破裂,因此,多晶片封裝結構的晶片邊緣常會有缺角或是存在裂縫的問題。
本發明一實施例提供一種晶片封裝結構的製作方法,包括:提供一第一基板,其定義有複數個預定切割道,預定切割道於第一基板上劃分出複數個元件區;將一第二基板接合至第一基板,其中第一基板與第二基板之間具有一間隔層,間隔層具有多個晶片支撐環、一切割支撐結構、多個阻擋環、以及一間隙圖案,晶片支撐環分別位於元件 區中,切割支撐結構位於晶片支撐環的周圍,阻擋環分別圍繞晶片支撐環,其中各阻擋環係位於對應的晶片支撐環與切割支撐結構之間,間隙圖案分隔開阻擋環、切割支撐結構、以及晶片支撐環;以及沿著預定切割道切割第一基板與第二基板,以形成多個晶片封裝結構。
本發明一實施例提供一種晶片封裝結構,包括:一第一基板;一第二基板,配置於第一基板上;以及一間隔層,配置於第一基板與第二基板之間,以分隔第一基板與第二基板,間隔層具有一晶片支撐環與一圍繞晶片支撐環的阻擋環,其中晶片支撐環與阻擋環之間存在一間隙而彼此分離。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是,本發明提供許多可供應用的發明概念,其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式,非用以限制本發明之範圍。此外,在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明,不代表所討論之不同實施例及/或結構之間具有任何關連性。再者,當述及一第一材料層位於一第二材料層上或之上時,包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。在圖式中,實施例之形狀或是厚度可擴大,以簡化或是方便標示。再者,圖中未繪示或描述之元件,為所屬技術領域中具有通常知識者所知的形式。
本發明一實施例提供一種晶片封裝結構及其製程。在本發明之晶片封裝結構的實施例中,其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components),例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System;MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package;WSP)製程對影像感測元件、發光二極體(light-emitting diodes;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)、噴墨頭(ink printer heads)、或功率晶片(power IC)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後,再予以切割成獨立的封裝體,然而,在一特定實施例中,例如將已分離之半導體晶片重新分布在一承載晶圓上,再進行封裝製程,亦可稱之為晶圓級封裝製程。另外,上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓,以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝結構。
第1圖與第2圖繪示本發明一實施例之晶片封裝結構的製程剖面圖。第3圖繪示第1圖的基板(下基板)與間隔 層的上視圖。
請同時參照第1圖與第3圖,提供一基板110,其定義有複數個預定切割道SC,預定切割道SC於基板110上劃分出複數個元件區112。元件區112中可形成有多個接墊114。
接著,於基板110上形成一間隔層120,間隔層120具有多個晶片支撐環122以及一切割支撐結構124。晶片支撐環122分別位於元件區112中。切割支撐結構124係位於晶片支撐環122的外圍。在本實施例中,切割支撐結構124位於預定切割道SC上,並位於任兩相鄰的晶片支撐環122之間。間隔層120具有一間隙圖案G以使切割支撐結構124與各晶片支撐環122彼此分離。
值得注意的是,雖然第3圖繪示的切割支撐結構124為一連續的結構,但不限於此,亦即,切割支撐結構可為一不連續的結構,其可由多個不連續且位於預定切割道SC上的部份所構成。
然後,提供一基板130,其具有相對的二表面132、134。在一實施例中,可形成一覆蓋表面132的保護層140,以防止外界環境中的水氣自表面132進入基板130中。舉例來說,基板130為一矽晶圓,且保護層140為一氧化矽層。此外,可選擇性地於基板130的表面134上形成一線路層150、一覆蓋線路層150的絕緣層160、以及多個位於絕緣層160上並與線路層150電性連接的導電凸塊170(例如銲球)。
在一實施例中,於基板130中形成多個穿基板貫孔 (through substrate via,TSV)V。具體而言,形成多個貫穿基板130的貫孔H,且貫孔H暴露出表面132上的接墊P。在基板130上形成一絕緣層I以覆蓋表面134以及貫孔H的內壁。線路層150延伸入貫孔H中以電性連接接墊P,其中絕緣層I隔開線路層150與基板130以使線路層150與基板130彼此電性絕緣。在一實施例中,基板110、130至少其中之一具有穿基板貫孔V。雖然第1圖繪示穿基板貫孔V形成於基板130中,但本發明並不以此為限。舉例來說,穿基板貫孔V可形成於基板110中、或是形成於基板110以及基板130中。
之後,將基板130接合至基板110,且間隔層120係連接於基板110、130之間,其中保護層140位於基板130與間隔層120之間。
值得注意的是,雖然本實施例是先將間隔層120形成在基板110上,然後才將基板130接合至基板110,但不限於此。在其他實施例中,亦可先將間隔層120形成在基板130上,然後才將形成有間隔層120的基板130接合至基板110。
然後,請參照第1圖與第2圖,以切割刀N沿著預定切割道SC切割基板110、130以及切割支撐結構124,以形成多個晶片封裝結構100。在本實施例中,切割刀N的厚度A小於位於一預定切割道SC上的切割支撐結構124的寬度W,因此,在切割製程之後,可在晶片封裝結構100中留下部分的切割支撐結構124。舉例來說,晶片封裝結構100可具有一外牆結構124a,外牆結構124a係由切割支 撐結構124經切割所形成。
值得注意的是,由於本實施例在晶片支撐環122之間的預定切割道SC上形成切割支撐結構124,因此,在切割製程中,切割支撐結構124以及位於其兩側的晶片支撐環122可同時支撐位於預定切割道SC上的基板130,以使經切割後的基板130a的邊緣(如區域B所示)得以保持較為完整的形狀,故可避免(或減輕)習知的切割製程因晶圓與切割刀接觸的部分受到相當大的應力且又缺乏支撐而導致切割而成的晶片邊緣產生缺角或是裂縫的問題。換言之,切割支撐結構124可做為一緩衝墊(或是一緩衝結構)以於切割製程中緩衝施加於基板130上的應力。
在一實施例中,切割基板110、130的步驟可包括先切割基板110、130其中之一具有穿基板貫孔V者,亦即,先切割具有穿基板貫孔V的基板。雖然第1、2圖繪示基板130具有穿基板貫孔V,且先切割基板130,然後才切割基板110,但本發明不限於此。舉例來說,在另一實施例中(未繪示),基板110可具有穿基板貫孔V,且先切割基板110,然後才切割基板130。
在一實施例中,切割支撐結構124具有一朝向基板110的非接著面(non-bonding surface)124g以及一朝向基板130的接著面124f。切割基板110、130的步驟可例如包括先切割基板110、130其中之一鄰近接著面124f者,亦即,先切割鄰近接著面124f的基板。
第1、2圖顯示基板130係鄰近接著面124f且先被切割。此時,切割支撐結構124的接著面124f可於切割製程 中有效阻擋在保護層140中形成的裂縫繼續延伸(propagation)。非接著面124g並未與基板110接合。具體而言,非接著面124g與基板110之間隔有一間隙(未繪示)、或是非接著面124g僅接觸基板110而未接合(或黏合)基板110。非接著面124g例如包括一鋁-二氧化矽界面(aluminum-silicon dioxide interface)。具體而言,切割支撐結構124的材質為鋁,且一二氧化矽層(未繪示)可形成於基板110的表面116上做為一保護層,其中切割支撐結構124並未與二氧化矽層接合。
雖然第1、2圖繪示基板130鄰近接著面124f且先被切割,但本發明不限於此。舉例來說,在另一實施例中(未繪示),切割支撐結構124可具有另一接著面鄰近基板110,且基板110先被切割。此時,前述接著面可於切割製程中有效阻擋在基板110的表面116上的保護層(未繪示)中形成的裂縫繼續延伸。
在一實施例中,晶片支撐環122具有一鄰近基板110的接著面122a以及一鄰近基板130的接著面122b。接著面124f、122b接合至保護層140,且接著面122a接合至基板110。接著面124f、122a、122b可例如為金屬-半導體界面(例如鋁-鍺界面)、或金屬-金屬界面。具體而言,切割支撐結構124的材質為鋁,且一鍺層(未繪示)可形成於基板110、130上以接合切割支撐結構124與晶片支撐環122。
以下將就晶片封裝結構100的結構部分進行詳細地描述。第4圖繪示第2圖的基板(下基板)與間隔層的立體示意圖。
請同時參照第2圖與第4圖,晶片封裝結構100包括一基板110a、一基板130a、以及一間隔層120a,其中基板130a配置於基板110a上。基板110a例如為一晶片,如微機電系統感測晶片(micro electro-mechanical system sensor chip,MEMS sensor chip)。基板130a例如為另一種晶片,如特殊應用積體電路(application specific integrated circuit,ASIC)晶片。
在另一實施例中,基板130a為一微機電系統感測晶片(micro electro-mechanical system sensor chip,MEMS sensor chip)。基板110a例如為一特定應用積體電路(application specific integrated circuit,ASIC)晶片。
間隔層120a配置於基板110a、130a之間,以分隔基板110a、130a。間隔層120a的材質例如為合金(例如鍺合金)、高分子材料、或是其他適於連接晶片的材料。
間隔層120a具有一晶片支撐環122與一外牆結構124a,外牆結構124a位於晶片支撐環122的外圍,且晶片支撐環122與外牆結構124a之間存在一間隙G1而彼此分離。在一實施例中,外牆結構124a、基板110a、130a彼此切齊。詳細而言,基板110a的側壁S1、基板130a的側壁S2、與外牆結構124a的側壁S3彼此齊平。在一實施例中,外牆結構124a為一環狀結構,其環繞晶片支撐環122。
此外,基板130a的表面132上可覆蓋有一保護層140a,且保護層140a可位於基板130a與間隔層120a之間。保護層140a的材質例如為氧化物(例如氧化矽)、或是其他適於形成於晶片上並可阻擋水氣的絕緣材料。另外,可於 基板130a的表面134上形成一線路層150a、一覆蓋線路層150a的絕緣層160a、以及多個位於絕緣層160a上並與線路層150a電性連接的導電凸塊170。
第5圖繪示本發明另一實施例之晶片封裝結構的製程剖面圖。在另一實施例中,可在第1圖的製程步驟之後,選擇進行第5圖的製程,也就是說,如第1圖與第5圖所示,以切割刀N沿著預定切割道SC切割基板110、130以及切割支撐結構124,以形成多個晶片封裝結構500,其中切割刀N的厚度A大於位於一預定切割道SC上的切割支撐結構124的寬度W。此時,由於本實施例的切割刀N的厚度較大,因此,可以切割刀N完全切除切割支撐結構124,而形成多個不具第2圖之外牆結構124a的晶片封裝結構500。
第6圖與第7圖繪示本發明一實施例之晶片封裝結構的製程剖面圖。第8圖繪示第6圖的基板(下基板)與間隔層的上視圖。請同時參照第6圖與第8圖,提供一基板110,並於其上形成一間隔層120,其中基板110與間隔層120的結構相似於第1圖與第3圖中的基板110與間隔層120的結構,於此不再贅述。
第9圖繪示第6圖的基板(上基板)與保護層的底視圖。請同時參照第6圖、第8圖與第9圖,提供一基板130,並於基板130的表面132上形成一保護層140,並於保護層140上形成一對應於間隙圖案G的溝槽圖案T,其中溝槽圖案T係貫穿保護層140。溝槽圖案T將保護層140劃分成多個分別位於元件區112中的中心部142以及一位於 切割道SC上的外圍部144,且中心部142與外圍部144彼此分離。
之後,將基板130接合至基板110,且間隔層120係連接於基板110、130之間,此時,保護層140的溝槽圖案T係對齊於間隔層120的間隙圖案G。
然後,請參照第6圖與第7圖,以切割刀N沿著預定切割道SC切割基板110、130以及切割支撐結構124,以形成多個晶片封裝結構700。在本實施例中,切割刀N的厚度A小於位於預定切割道SC上的切割支撐結構124的寬度W,因此,在切割製程之後,可在晶片封裝結構700中留下部分的切割支撐結構124。舉例來說,晶片封裝結構700可具有一外牆結構124a,外牆結構124a係由切割支撐結構124經切割所形成。
值得注意的是,本實施例之晶片封裝結構700相似於第2圖的晶片封裝結構100,兩者差異之處在於本實施例之保護層140a具有一溝槽T1,溝槽T1係貫穿該保護層140a,且溝槽T1係對齊(晶片支撐環122與外牆結構124a之間的)間隙G1。
溝槽T1將保護層140a劃分成彼此分離的一中心部142與一環繞中心部142的外圍部144a,其中晶片支撐環122位於中心部142上,外牆結構124a位於外圍部144a上。
值得注意的是,由於保護層140a的中心部142與外圍部144a彼此分離,因此,即使在切割的製程中,在外圍部144a產生裂縫,裂縫至多只會延伸到溝槽T1為止,而不會繼續向內延伸至中心部142。因此,溝槽T1可有效阻斷 裂縫的延伸。
第10圖繪示本發明另一實施例之晶片封裝結構的製程剖面圖。在另一實施例中,可在第6圖的製程步驟之後,選擇進行第10圖的製程,也就是說,如第6圖與第10圖所示,以切割刀N沿著預定切割道SC切割基板110、130以及切割支撐結構124,以形成多個晶片封裝結構1000,其中切割刀N的厚度A大於位於預定切割道SC上的切割支撐結構124的寬度W。此時,由於本實施例的切割刀N的厚度較大,因此,可以切割刀N完全切除切割支撐結構124。
值得注意的是,由於本實施例之切割刀N的厚度較大,因此,在切割製程中,切割刀N的外緣N1會落在晶片支撐環122與切割支撐結構124之間的間隙圖案G中,也會落在對齊間隙圖案G的溝槽圖案T中,因此,切割刀N不會接觸到保護層140的中心部142。如此一來,可有效避免習知在晶圓級的切割製程中因切割刀切割到元件區內的保護層而導致元件區內的保護層產生裂縫,以致於水氣滲入元件區中的問題。
本實施例之晶片封裝結構1000相似於第5圖的晶片封裝結構500,兩者的差異之處在於,本實施例之保護層140a與晶片支撐環122皆暴露出基板130a的表面132之鄰近基板130a之外緣136的部分。
第11圖與第12圖繪示本發明一實施例之晶片封裝結構的製程剖面圖。第13圖為第11圖的基板(下基板)與間隔層的上視圖。請參照第11、13圖,提供一基板110,並 於其上形成一間隔層120,其中基板110的結構相似於第1圖的基板110的結構,故於此不再贅述。間隔層120具有多個晶片支撐環122以及一切割支撐結構124,其中切割支撐結構124係鄰近預定切割道SC,但不在預定切割道SC上。具體而言,切割支撐結構124具有一貫穿切割支撐結構124的溝槽124t,且溝槽124t位於預定切割道SC上。晶片支撐環122的結構相似於第1圖的晶片支撐環122的結構,故於此不再贅述。
提供一基板130,並形成一保護層140於基板130的一表面132上。之後,將基板130接合至基板110,且將間隔層120夾於基板110、130之間。
之後,請參照第11、12圖,以一切割刀N沿著預定切割道SC切割基板110、130,以形成多個晶片封裝結構1200。在本實施例中,切割刀N的厚度A小於在其中一預定切割道SC上的溝槽124t的一寬度W1。
值得注意的是,本實施例之晶片封裝結構1200的結構相似於第2圖的晶片封裝結構100,兩者的差異之處在於晶片封裝結構1200包括一外牆結構124a(由切割支撐結構124經切割所形成),且外牆結構124a的一側壁S3相對於基板110a、130a的側壁S1、S2向內凹陷。
第14圖繪示本發明另一實施例之晶片封裝結構的製程剖面圖。在另一實施例中,在第11圖的製程步驟之後,進行第14圖的製程。也就是說,如第11、14圖所示,以切割刀N沿著預定切割道SC切割基板110、130,以形成多個晶片封裝結構1400。切割刀N的厚度A等於位於一預 定切割道SC上的溝槽124t的寬度W1。此時,由於切割刀N的厚度A等於溝槽124t的寬度W1,外牆結構124a的側壁S3與基板110a、130a的側壁S1、S2共平面。
第15圖繪示本發明多個實施例之基板(一封裝結構的下基板)與間隔層的上視圖。請參照第15圖,在一實施例中,切割支撐結構124可具有一貫穿切割支撐結構124的開口圖案。開口圖案可包括多個孔洞124c、或是一溝槽124t。切割支撐結構124可為一連續結構,如第15圖的區域A1所示。或者是,切割支撐結構124可為一不連續結構,其由多個不連續的部份124d所組成。本領域具有通常知識者當可理解可選擇性地將第15圖的切割支撐結構124應用在第1-14圖的實施例中。
第16圖與第17圖繪示本發明一實施例之晶片封裝結構的製程剖面圖。第18圖為第16圖的基板(下基板)與間隔層的上視圖。請參照第16、18圖,提供一基板110,並於其上形成一間隔層120,其中基板110的結構相似於第1圖的基板110的結構,故於此不再贅述。間隔層120具有多個晶片支撐環122、一切割支撐結構124、以及多個阻擋環(stop ring)126,其中切割支撐結構124係位於晶片支撐環122的周圍,且阻擋環126圍繞晶片支撐環122且位於晶片支撐環122與切割支撐結構124之間。晶片支撐環122、切割支撐結構124、與阻擋環126藉由一間隙圖案(gap pattern)G而彼此分離。晶片支撐環122的結構相似於第1圖的晶片支撐環122的結構,故於此不再贅述。
提供一基板130,其中基板130的結構相似於第1圖 的基板130的結構,故於此不再贅述。然後,形成一保護層140於基板130的一表面132上。之後,將基板130接合至基板110,且將間隔層120夾於基板110、130之間。
之後,請參照第16、17圖,以一切割刀N沿著預定切割道SC切割基板110、130,以形成多個晶片封裝結構1700。在本實施例中,切割刀N的厚度A小於在其中一預定切割道SC上的切割支撐結構124的一寬度W。
值得注意的是,第17圖的晶片封裝結構1700的結構相似於第7圖的晶片封裝結構700,兩者的差異之處在於晶片封裝結構1700更包括一阻擋環126位於外牆結構124a與晶片支撐環122之間。阻擋環126、外牆結構124a、以及晶片支撐環122藉由位於其間的間隙G1而彼此分離。
第19圖繪示本發明另一實施例之晶片封裝結構的製程剖面圖。在另一實施例中,在第16圖的製程步驟之後,進行第19圖的製程。也就是說,如第16、19圖所示,以切割刀N沿著預定切割道SC切割基板110、130,以形成多個晶片封裝結構1900。切割刀N的厚度A大於或等於位於其中一預定切割道SC上的切割支撐結構124的一寬度W。在此,可利用切割刀N完全移除切割支撐結構124。在一實施例中,如第19圖所示,阻擋環126的一側壁S4係相對於基板110a、130a的側壁S1、S2向內凹陷。在另一實施例中,阻擋環126的一側壁(未繪示)係對齊基板110a、130a的側壁S1、S2。
值得注意的是,在本實施例中,阻擋環126係圍繞晶片支撐環122並位於元件區112中(如第16、18圖所示), 因此,阻擋環126可防止製程中使用的氣體或液體、或外界環境的濕氣擴散或是滲透進入元件區112中。
綜上所述,由於本發明在相疊的二基板之間形成位於預定切割道上的切割支撐結構,因此,在切割製程中,切割支撐結構以及位於其兩側的晶片支撐環可同時支撐位於預定切割道上的基板,以使經切割後的基板的邊緣可保持較為完整的形狀,進而提昇切割而成的晶片封裝結構的可靠度。
本發明雖以較佳實施例揭露如上,然其並非用以限定本發明的範圍,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可做些許的更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、500、700、1000、1200、1400、1700、1900‧‧‧晶片封裝結構
110、110a、130、130a‧‧‧基板
112‧‧‧元件區
114‧‧‧接墊
120、120a‧‧‧間隔層
122‧‧‧晶片支撐環
122a、122b、124f‧‧‧接著面
124‧‧‧切割支撐結構
124a‧‧‧外牆結構
124c‧‧‧孔洞
124d‧‧‧不連續的部份
124g‧‧‧非接著面
124t‧‧‧溝槽
126‧‧‧阻擋環
132、134‧‧‧表面
136、N1‧‧‧外緣
140、140a‧‧‧保護層
142‧‧‧中心部
144、144a‧‧‧外圍部
150、150a‧‧‧線路層
160、160a‧‧‧絕緣層
170‧‧‧導電凸塊
A‧‧‧厚度
A1‧‧‧區域
B‧‧‧區域
G‧‧‧間隙圖案
G1‧‧‧間隙
H‧‧‧貫孔
I‧‧‧絕緣層
N‧‧‧切割刀
P‧‧‧接墊
SC‧‧‧預定切割道
S1、S2、S3、S4‧‧‧側壁
T‧‧‧溝槽圖案
T1‧‧‧溝槽
V‧‧‧穿基板貫孔
W、W1‧‧‧寬度
第1圖與第2圖繪示本發明一實施例之晶片封裝結構的製程剖面圖。
第3圖繪示第1圖的基板(下基板)與間隔層的上視圖。
第4圖繪示第2圖的基板110與間隔層的立體示意圖。
第5圖繪示本發明另一實施例之晶片封裝結構的製程剖面圖。
第6圖與第7圖繪示本發明一實施例之晶片封裝結構的製程剖面圖。
第8圖繪示第6圖的基板(下基板)與間隔層的上視圖。
第9圖繪示第6圖的基板(上基板)與保護層的底視圖。
第10圖繪示本發明另一實施例之晶片封裝結構的製程剖面圖。
第11圖與第12圖繪示本發明一實施例之晶片封裝結構的製程剖面圖。
第13圖為第11圖的基板(下基板)與間隔層的上視圖。
第14圖繪示本發明另一實施例之晶片封裝結構的製程剖面圖。
第15圖繪示本發明多個實施例之基板(一封裝結構的下基板)與間隔層的上視圖。
第16圖與第17圖繪示本發明一實施例之晶片封裝結構的製程剖面圖。
第18圖為第16圖的基板(下基板)與間隔層的上視圖。
第19圖繪示本發明另一實施例之晶片封裝結構的製程剖面圖。
1700‧‧‧晶片封裝結構
110a、130a‧‧‧基板
122‧‧‧晶片支撐環
124a‧‧‧外牆結構
126‧‧‧阻擋環
132、134‧‧‧表面
142‧‧‧中心部
144a‧‧‧外圍部
150a‧‧‧線路層
160a‧‧‧絕緣層
170‧‧‧導電凸塊
A‧‧‧厚度
G1‧‧‧間隙
N‧‧‧切割刀
T1‧‧‧溝槽

Claims (20)

  1. 一種晶片封裝結構的製作方法,包括:提供一第一基板,其定義有複數個預定切割道,該些預定切割道於該第一基板上劃分出複數個元件區;將一第二基板接合至該第一基板,其中該第一基板與該第二基板之間具有一間隔層,該間隔層具有多個晶片支撐環、一切割支撐結構、多個阻擋環、以及一間隙圖案,該些晶片支撐環分別位於該些元件區中,該切割支撐結構位於該些晶片支撐環的周圍,該些阻擋環分別圍繞該些晶片支撐環,其中各該阻擋環係位於對應的該晶片支撐環與該切割支撐結構之間,該間隙圖案分隔開該些阻擋環、該切割支撐結構、以及該些晶片支撐環;以及沿著該些預定切割道切割該第一基板與該第二基板,以形成多個晶片封裝結構。
  2. 如申請專利範圍第1項所述之晶片封裝結構的製作方法,其中該切割支撐結構係位於該些預定切割道上。
  3. 如申請專利範圍第2項所述之晶片封裝結構的製作方法,其中切割該第一基板與該第二基板的步驟包括:以一切割刀沿著該些預定切割道切割該第一基板與該第二基板,其中該切割刀的厚度小於位於其中一預定切割道上的該切割支撐結構的寬度。
  4. 如申請專利範圍第3項所述之晶片封裝結構的製作方法,其中至少一晶片封裝結構包括一外牆結構,該外牆結構係由該切割支撐結構經切割所形成。
  5. 如申請專利範圍第2項所述之晶片封裝結構的製 作方法,其中切割該第一基板與該第二基板的步驟包括:以一切割刀沿著該些預定切割道切割該第一基板與該第二基板,其中該切割刀的厚度大於或等於位於其中一預定切割道上的該切割支撐結構的寬度。
  6. 如申請專利範圍第5項所述之晶片封裝結構的製作方法,其中切割該第一基板與該第二基板的步驟更包括:以該切割刀完全切除該切割支撐結構之位於至少一預定切割道上的部分。
  7. 如申請專利範圍第1項所述之晶片封裝結構的製作方法,更包括:於該第二基板上形成一保護層,該保護層覆蓋該第二基板之一朝向該第一基板的表面,並位於該第二基板與該間隔層之間。
  8. 如申請專利範圍第7項所述之晶片封裝結構的製作方法,更包括:在將該第一基板接合至該第二基板之前,於該保護層上形成一對應於該間隙圖案的溝槽圖案,其中該溝槽圖案係貫穿該保護層,且該第一基板接合至該第二基板之後,該溝槽圖案對齊該間隙圖案。
  9. 如申請專利範圍第1項所述之晶片封裝結構的製作方法,其中該切割支撐結構係鄰近該些預定切割道。
  10. 如申請專利範圍第9項所述之晶片封裝結構的製作方法,其中該切割支撐結構具有一貫穿該切割支撐結構的溝槽,且該溝槽位於該些預定切割道上,其中切割該第一基板與該第二基板的步驟包括: 以一切割刀沿著該些預定切割道切割該第一基板與該第二基板,其中該切割刀的厚度係小於或等於該溝槽的寬度。
  11. 如申請專利範圍第1項所述之晶片封裝結構的製作方法,其中該切割支撐結構具有一貫穿該切割支撐結構的開口圖案。
  12. 如申請專利範圍第1項所述之晶片封裝結構的製作方法,其中該第一基板與該第二基板之至少其中之一具有一穿基板貫孔。
  13. 如申請專利範圍第12項所述之晶片封裝結構的製作方法,其中切割該第一基板與該第二基板的步驟包括:先切割該第一基板與該第二基板其中之一具有該穿基板貫孔者。
  14. 如申請專利範圍第1項所述之晶片封裝結構的製作方法,其中該切割支撐結構具有一朝向該第一基板或該第二基板的非接著面。
  15. 一種晶片封裝結構,包括:一第一基板;一第二基板,配置於該第一基板上,其中該第一基板或該第二基板為一晶片;以及一間隔層,配置於該第一基板與該第二基板之間,以分隔該第一基板與該第二基板,該間隔層具有一圍繞該晶片的晶片支撐環與一圍繞該晶片支撐環的阻擋環,其中該晶片支撐環與該阻擋環之間存在一間隙而彼此分離。
  16. 如申請專利範圍第15項所述之晶片封裝結構,更 包括:一保護層,位於該第二基板上,並覆蓋該第二基板之一朝向該第一基板的表面,並位於該第二基板與該間隔層之間。
  17. 如申請專利範圍第16項所述之晶片封裝結構,其中該保護層具有一溝槽,該溝槽係貫穿該保護層,且該溝槽對齊該間隙。
  18. 如申請專利範圍第15項所述之晶片封裝結構,其中該間隔層更具有一外牆結構,該外牆結構位於該晶片支撐環的外圍,且該阻擋環位於該晶片支撐環與該外牆結構之間,其中該外牆結構、該阻擋環、與該晶片支撐環藉由多個位於其間的間隙而彼此分離。
  19. 如申請專利範圍第18項所述之晶片封裝結構,其中該外牆結構的側壁、該第一基板的側壁與該第二基板的側壁彼此齊平。
  20. 如申請專利範圍第18項所述之晶片封裝結構,其中該外牆結構的側壁相對於該第一基板的側壁與該第二基板的側壁向內凹陷。
TW101120851A 2011-06-09 2012-06-11 晶片封裝結構及其製作方法 TWI479578B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161495264P 2011-06-09 2011-06-09
US13/178,375 US8409925B2 (en) 2011-06-09 2011-07-07 Chip package structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW201250874A TW201250874A (en) 2012-12-16
TWI479578B true TWI479578B (zh) 2015-04-01

Family

ID=47292461

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120851A TWI479578B (zh) 2011-06-09 2012-06-11 晶片封裝結構及其製作方法

Country Status (3)

Country Link
US (4) US8409925B2 (zh)
CN (1) CN102820264B (zh)
TW (1) TWI479578B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8409925B2 (en) * 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof
TWI485818B (zh) * 2011-06-16 2015-05-21 精材科技股份有限公司 晶片封裝體及其形成方法
TWI505413B (zh) * 2011-07-20 2015-10-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI512930B (zh) * 2012-09-25 2015-12-11 精材科技股份有限公司 晶片封裝體及其形成方法
US9319799B2 (en) * 2013-03-14 2016-04-19 Robert Bosch Gmbh Microphone package with integrated substrate
CN103367382B (zh) * 2013-07-23 2016-03-09 格科微电子(上海)有限公司 一种图像传感器芯片的晶圆级封装方法
CN103400807B (zh) * 2013-08-23 2016-08-24 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
CN103400808B (zh) * 2013-08-23 2016-04-13 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
US9490173B2 (en) * 2013-10-30 2016-11-08 Infineon Technologies Ag Method for processing wafer
US9059333B1 (en) * 2013-12-04 2015-06-16 International Business Machines Corporation Facilitating chip dicing for metal-metal bonding and hybrid wafer bonding
US9431350B2 (en) * 2014-03-20 2016-08-30 United Microelectronics Corp. Crack-stopping structure and method for forming the same
TWI550704B (zh) * 2014-07-14 2016-09-21 國立屏東科技大學 半導體製程及其晶片結構與晶片組合結構
TWI550793B (zh) * 2014-08-05 2016-09-21 國立屏東科技大學 晶片製程及其結構
KR102420461B1 (ko) 2015-02-06 2022-07-14 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN106356383B (zh) * 2015-07-17 2020-02-07 中芯国际集成电路制造(上海)有限公司 半导体结构、半导体器件、芯片结构及其形成方法
TWI565011B (zh) * 2016-04-19 2017-01-01 力成科技股份有限公司 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法
KR102446856B1 (ko) * 2016-06-29 2022-09-23 삼성디스플레이 주식회사 커버 윈도우 및 그 제조 방법
US9892971B1 (en) * 2016-12-28 2018-02-13 Globalfoundries Inc. Crack prevent and stop for thin glass substrates
JP7020673B2 (ja) * 2018-02-21 2022-02-16 三星ダイヤモンド工業株式会社 ブレーク装置、ブレーク方法、およびブレークプレート
US10734285B2 (en) * 2018-06-28 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding support structure (and related process) for wafer stacking
JP7242220B2 (ja) * 2018-09-03 2023-03-20 キヤノン株式会社 接合ウェハ及びその製造方法、並びにスルーホール形成方法
US10854763B2 (en) 2018-09-17 2020-12-01 Gbt Technologies Inc. Multi-dimensional integrated circuit having multiple planes and memory architecture having a honeycomb or bee hive structure
US11862736B2 (en) 2018-09-17 2024-01-02 GBT Tokenize Corp. Multi-dimensional photonic integrated circuits and memory structure having optical components mounted on multiple planes of a multi-dimensional package
US11332363B2 (en) * 2019-10-31 2022-05-17 Advanced Semiconductor Engineering, Inc. Stacked structure and method for manufacturing the same
CN111933617B (zh) * 2020-08-10 2022-06-17 武汉新芯集成电路制造有限公司 切割道结构、半导体基板及其制造方法
CN112659234A (zh) * 2020-12-21 2021-04-16 中铭瓷(苏州)纳米粉体技术有限公司 一种细孔径芯片封装键合的陶瓷劈刀
CN114388721B (zh) * 2021-12-31 2023-12-12 昆山梦显电子科技有限公司 一种硅基oled显示基板
US11809797B1 (en) 2022-07-31 2023-11-07 Gbt Technologies Inc. Systems and methods of predictive manufacturing of three-dimensional, multi-planar semiconductors
CN117954403A (zh) * 2022-10-29 2024-04-30 华为技术有限公司 一种晶圆级封装结构及其制作方法、电子设备
CN116207182B (zh) * 2023-01-29 2024-03-12 北京智创芯源科技有限公司 芯片制备方法及电子器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067397B1 (en) * 2005-06-23 2006-06-27 Northrop Gruman Corp. Method of fabricating high yield wafer level packages integrating MMIC and MEMS components
US20070102792A1 (en) * 2005-11-07 2007-05-10 Ping-Chang Wu Multi-layer crack stop structure

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
EP0951068A1 (en) * 1998-04-17 1999-10-20 Interuniversitair Micro-Elektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6756253B1 (en) * 1999-08-27 2004-06-29 Micron Technology, Inc. Method for fabricating a semiconductor component with external contact polymer support layer
US6853067B1 (en) * 1999-10-12 2005-02-08 Microassembly Technologies, Inc. Microelectromechanical systems using thermocompression bonding
KR100332967B1 (ko) * 2000-05-10 2002-04-19 윤종용 디지털 마이크로-미러 디바이스 패키지의 제조 방법
US6552267B2 (en) * 2001-08-13 2003-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic assembly with stiffening member
JP4137471B2 (ja) * 2002-03-04 2008-08-20 東京エレクトロン株式会社 ダイシング方法、集積回路チップの検査方法及び基板保持装置
JP2003273279A (ja) * 2002-03-18 2003-09-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4574251B2 (ja) * 2003-09-17 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI236747B (en) * 2004-03-12 2005-07-21 Advanced Semiconductor Eng Manufacturing process and structure for a flip-chip package
US7015064B1 (en) * 2004-04-23 2006-03-21 National Semiconductor Corporation Marking wafers using pigmentation in a mounting tape
TWI236111B (en) * 2004-06-30 2005-07-11 Ind Tech Res Inst Apparatus and method for wafer level packaging
JP4683897B2 (ja) * 2004-10-14 2011-05-18 Okiセミコンダクタ株式会社 加速度センサチップパッケージ及びその製造方法
JP2006119042A (ja) * 2004-10-22 2006-05-11 Oki Electric Ind Co Ltd 加速度センサチップパッケージ及びその製造方法
US20060091542A1 (en) * 2004-11-03 2006-05-04 Broadcom Corporation Flip chip package including a heat spreader having an edge with a recessed edge portion and method of making the same
TWI257135B (en) * 2005-03-29 2006-06-21 Advanced Semiconductor Eng Thermally enhanced three dimension package and method for manufacturing the same
US7262115B2 (en) * 2005-08-26 2007-08-28 Dynatex International Method and apparatus for breaking semiconductor wafers
JP2007110202A (ja) * 2005-10-11 2007-04-26 Matsushita Electric Ind Co Ltd 複合フィルタチップ
US20070235872A1 (en) * 2006-03-28 2007-10-11 Ping-Chang Wu Semiconductor package structure
CN100530572C (zh) 2006-03-29 2009-08-19 探微科技股份有限公司 晶片级封装的方法
US7629684B2 (en) * 2006-04-04 2009-12-08 Endicott Interconnect Technologies, Inc. Adjustable thickness thermal interposer and electronic package utilizing same
US7622364B2 (en) * 2006-08-18 2009-11-24 International Business Machines Corporation Bond pad for wafer and package for CMOS imager
US7955955B2 (en) * 2007-05-10 2011-06-07 International Business Machines Corporation Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
US8492872B2 (en) * 2007-10-05 2013-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip inductors with through-silicon-via fence for Q improvement
TW200950014A (en) * 2008-05-23 2009-12-01 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
US7781854B2 (en) * 2008-07-31 2010-08-24 Unimicron Technology Corp. Image sensor chip package structure and method thereof
US8647924B2 (en) * 2009-04-13 2014-02-11 United Test And Assembly Center Ltd. Semiconductor package and method of packaging semiconductor devices
US8554506B2 (en) * 2009-08-07 2013-10-08 Advanced Processor Srchitectures, LLC Distributed computing
JP5610422B2 (ja) * 2010-02-04 2014-10-22 富士通株式会社 半導体装置及び半導体装置の製造方法
US8426946B2 (en) * 2010-06-28 2013-04-23 Headway Technologies, Inc. Laminated semiconductor substrate, laminated chip package and method of manufacturing the same
US8426948B2 (en) * 2010-08-02 2013-04-23 Headway Technologies, Inc. Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
US8810027B2 (en) * 2010-09-27 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond ring for a first and second substrate
US8409925B2 (en) * 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067397B1 (en) * 2005-06-23 2006-06-27 Northrop Gruman Corp. Method of fabricating high yield wafer level packages integrating MMIC and MEMS components
US20070102792A1 (en) * 2005-11-07 2007-05-10 Ping-Chang Wu Multi-layer crack stop structure

Also Published As

Publication number Publication date
US20120313222A1 (en) 2012-12-13
TW201250874A (en) 2012-12-16
US8779558B2 (en) 2014-07-15
US9054114B2 (en) 2015-06-09
CN102820264B (zh) 2014-10-29
US8409925B2 (en) 2013-04-02
CN102820264A (zh) 2012-12-12
US8673686B2 (en) 2014-03-18
US20140264771A1 (en) 2014-09-18
US20120313261A1 (en) 2012-12-13
US20130207240A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
TWI479578B (zh) 晶片封裝結構及其製作方法
TWI505428B (zh) 晶片封裝體及其形成方法
CN102782862B (zh) 芯片封装体及其制造方法
TWI529905B (zh) 晶片封裝體及其形成方法
JP6017141B2 (ja) チップパッケージ及びその形成方法
US8581386B2 (en) Chip package
TWI529887B (zh) 晶片封裝體及其形成方法
TWI450378B (zh) 晶片封裝體及其形成方法
TWI575779B (zh) 晶片封裝體及其製造方法
TWI441289B (zh) 晶片封裝體
CN204424242U (zh) 带边缘缓冲的晶片封装结构及晶片级芯片封装结构
TW201301453A (zh) 晶片封裝體及其形成方法
US20130320559A1 (en) Chip package and method for forming the same
CN101539586B (zh) 元件晶片和元件晶片的制造方法
TWI525763B (zh) 晶片封裝體及其形成方法
TW201810557A (zh) 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法
US20170148679A1 (en) Semiconductor package, semiconductor substrate, semiconductor structure and fabrication method thereof