TWI478331B - 具有減少暈光及電遮光器之背側照射式影像感測器 - Google Patents

Description

具有減少暈光及電遮光器之背側照射式影像感測器

本發明大體上係關於影像感測器，且特定言之(但非排他)，本發明係關於具有減少暈光及/或電遮光器之背側照射式影像感測器。

一典型影像感測器包含形成於該感測器之一前側上之各種光學及電子元件。該等光學元件包含至少一陣列之個別像素以擷取入射在該影像感測器上之光，同時該等電子元件包含電晶體。雖然該等光學及電子元件係形成於該前側上，但一影像感測器可操作為一前側照射式(FSI)影像感測器或一背側照射式(BSI)影像感測器。在一FSI影像感測器中，待由該像素陣列中之像素擷取之光係入射在該感測器之該前側上，而在一BSI影像感測器中，待擷取之該光係入射在該感測器之背側上。

相較於FSI影像感測器，BSI影像感測器顯著改良填充因數、量子效率及串擾以因此改良感測器之總體光學性能。BSI技術亦可將CMOS像素尺寸按比例連續縮小至0.11次微米。然而，與FSI不同，BSI暈光問題已因三個主要障礙而無法得到滿意解決。首先，BSI感測器本質上不具有高度摻雜基材區以重新組合額外光電子。其次，BSI因1.75微米及以下之像素尺寸而勝過FSI，但與FSI不同，BSI不具有將抗暈光特徵部添加至已經非常小之像素單元中之空間。最後，BSI影像感測器自背側收集光子，但一BSI感測 器中之矽基板僅為約2微米厚，不具有將垂直溢流汲極設計在背側與光偵測器之間以擷取額外光電子之垂直空間。

以下說明書參考以下圖式而描述本發明之非限制性及非窮舉性實施例，其中相同元件符號意指全部各種視圖中之相同部件(除非另有說明)。除非明確指示，否則圖式將不按比例繪製。

本發明描述具有減少暈光及/或電遮光器之背側照射式影像感測器之一裝置、程序及系統之實施例。描述諸多特定細節以提供本發明之實施例之一完全理解，但熟習此項技術者應認識到可在無該等特定細節之一或多者之情況下實踐本發明或可利用其他方法、組件、材料等等來實踐本發明。在一些例子中，熟知之結構、材料或操作未被展示或詳細描述，但仍被涵蓋在本發明之範圍內。

在整個本說明書中，「一實施例」之涉及內容意謂結合該實施例而描述之一特定特徵、結構或特性係包含在至少一所述實施例中。因此，片語「在一實施例中」之出現未必均意指相同實施例。此外，該等特定特徵、結構或特性可以任何適合方式組合在一或多個實施例中。

圖1繪示一背側照射式影像感測器100之一部分之一實施例。影像感測器100之所繪示部分包含形成於一基板102中之三個像素，該基板具有一前表面104、一後表面106及該前表面與該後表面之間之一厚度△。該等像素係形成於前表面104中、前表面104上或前表面104附近。各像素包含 一光敏區108、一浮動節點112及接通時將累積在光偵測器108中之電荷轉移至該浮動節點之一轉移閘極110。淺溝槽隔離區(STI)114可用以使一像素陣列中之各個像素與其相鄰像素實體分離及電隔離。

在一整合期(亦稱為曝光期或累積期)期間，光敏區108接收穿過後表面之入射光(如箭頭所展示)且產生光敏區108之耗盡型體積中之電荷。在產生電荷之後，電荷作為自由電子而保持在光敏區108中。在該整合期之最後，保持在光敏區108中之電子(即，信號)係藉由施加一電壓脈衝以接通轉移閘極110而轉移至浮動節點112中。當已將信號轉移至浮動節點112時，再次斷開轉移閘極110以開始另一整合期。在已將信號自光敏區108轉移至浮動節點112之後，保持在各浮動節點中之信號係用以調變一放大電晶體120(其亦被稱為一源極隨耦器電晶體)。一定址電晶體118係用以將像素定址且將信號選擇性讀出至信號線上。最後，在通過信號線而讀出之後，一重設電晶體116將浮動節點112及光敏區108重設至一參考電壓(其在一實施例中為V_dd )。

在曝光期期間經受大量光之一像素(例如，因為其恰好對應於影像之一非常明亮部分)中，光敏區108迅速變為「充滿」電荷載子(例如電子)。當光敏區變為充滿時，電荷載子無處可去且開始自光敏區108向外遷移且遷移向相鄰像素之光敏區，如圖中標有「e」之箭頭所展示。電荷載子自一像素至相鄰像素之此遷移被稱為暈光。暈光使來自相鄰像素之信號失真：在所得影像中，最亮點擴大至一 相對較暗區且使圖片不精確。STI 114係形成於基板102中以試圖阻止電荷載子之此遷移，但STI並不完全有效且其等在BSI影像感測器中之有效性低於在FSI影像感測器中之有效性。

圖2A繪示一BSI影像感測器200之一實施例之一部分。所繪示部分包含形成於一基板202中之兩個像素，該基板具有一前表面204、一後表面206及該前表面與該後表面之間之一厚度△。在一實施例中，基板202係矽之一磊晶(epi)層，但在其他實施例中，可使用其他類型之基板，諸如非晶矽或單晶矽。該等像素係形成於前表面204中、前表面204上或前表面204附近，且各像素包含一光敏區208、一浮動節點212及可用以將累積電荷自光敏區208選擇性轉移至浮動節點之一轉移閘極210。在所繪示實施例中，光敏區208可為一N型區且基板202可為一P型區以使光敏區208成為一p-n-p光偵測器。在其他實施例中，此等元件之電荷類型(例如正電荷載子或負電荷載子)可經顛倒，即，在其他實施例中，光敏區208可為P型且層202可為N型以形成一n-p-n光偵測器。

各像素亦包含形成於前表面204中、前表面204上或前表面204附近且定位在光敏區208鄰近處之一溢流汲極214。溢流汲極214係定位在相對於光敏區208之一距離w處。在一實施例中，距離w可介於0.05微米至0.4微米之間，但在其他實施例中，距離w可介於0.1微米至0.3微米之間。亦在其他實施例中，距離w可高於或低於所提及範圍。

在一實施例中，溢流汲極214可為一n+摻雜區，但在其他實施例中，可使用其他摻雜類型(例如n-)。在一實施例中，溢流汲極214係接地(即，零電偏壓)，但在其他實施例中，溢流汲極214可耦合至可控制溢流汲極之電偏壓之一電源216。電源216可為可變及可控使得溢流汲極214之電偏壓(如存在)可受控制；可藉由控制電偏壓而控制自光敏區208汲取至溢流汲極214之電荷載子之數量。

在一實施例中，電源216可為將一可變及可控電壓輸出至溢流汲極214之一電壓控制節點，但在其他實施例中，可使用其他電源。在使用一電壓控制節點之一實施例中，該電壓控制節點可將大於0.01伏特之一電壓施加至溢流汲極上以汲取出電荷載子之一部分。

當溢流汲極係添加至像素且光敏區變為「充滿」時，過量光電子流入至接地或經略微正向偏壓之n+汲極。可藉由調整溢流汲極之偏壓電位而將抗暈光性能控制至各種位準：較高電位使抗暈光性能更有效，但全井容量會受負面影響。可藉由在矽之前側處添加一n+溢流汲極而明顯減少相鄰光敏區之間之暈光且不犧牲其他像素性能。

在一實施例中，若施加至溢流汲極214之電壓增加至某一位準，則全井容量將趨向於減小至零以因此實現電遮光。在一實施例中，一電壓控制節點可用以施加超過約3.3伏特之一電壓以導致溢流汲極214汲取出電荷載子之一大部分(高達且包含全部電荷載子)，使得溢流汲極214有效充當一電遮光器。因此，由更具成本效益之電遮光器取代 傳統昂貴機械遮光器。藉此，行動電話攝像頭、PC攝像頭、安全設施及諸多其他設備可具有當前通過機械方法而僅可用在高端攝像頭中之遮光器。

圖2B繪示一BSI影像感測器250之一替代實施例之一部分。影像感測器250之所繪示部分在大多數方面類似於圖2A中所展示之影像感測器200之所繪示部分。影像感測器200與250之間之主要差異在於影像感測器250中添加金屬堆疊M1及M2。M1及M2被稱為金屬堆疊，尤其因為其等(通常為金屬，但非必然)給形成於基板202中之元件提供導電路徑。金屬堆疊M1包含其中形成各種導電通孔220之一介電材料218。金屬堆疊M2包含一介電材料222以及導電跡線224及導電通孔226。通孔220將溢流汲極214電耦合至跡線224及/或通孔226，藉此提供可使汲極214接地或具有一非零電偏壓之一路徑。

圖3A繪示一溢流汲極組態之一替代實施例。在具有較小(例如一實施例中之小於0.11微米)像素之影像感測器中，像素自身內之空間可能不足以將一溢流汲極添加至各像素，如圖2A至圖2B中所展示。在此等情況中，多個像素可共用一溢流汲極以減少所使用之空間量。在圖3A中，四個像素A、B、C及D係形成於一基板上，各像素具有其對應光敏區。兩個溢流汲極亦形成於該基板上：溢流汲極302係形成於像素A與C之光敏區之間，同時溢流汲極304係形成於像素B與D之光敏區之間。因此，在所展示配置中，由像素A及C有效共用溢流汲極302，同時由像素B及D 共用溢流汲極304。在其他實施例中，溢流汲極302相對於光敏區之安置可不同於圖中所展示。

圖3B繪示一溢流汲極組態350之另一替代實施例。四個像素A、B、C及D係形成於一基板上，各像素具有其對應光敏區。一溢流汲極352亦形成於該基板上，且該溢流汲極352與全部四個光敏區A至D之距離實質上相等。因此，在所繪示配置中，由四個像素有效共用各溢流汲極。在其他實施例中，溢流汲極352相對於光敏區A至D之安置可不同於圖中所展示。

圖4A至圖4B繪示包含裝置以減少或消除像素暈光之一影像感測器400之一替代實施例之一部分。為清楚起見，圖式省略各像素之各種元件，諸如轉移閘極、浮動擴散件及類似物。影像感測器400之所繪示部分包含形成於一基板402之前表面中、前表面上或前表面附近之一對光敏區404及406。一源極隨耦器電晶體407亦形成於前表面中、前表面上或前表面附近。源極隨耦器電晶體包含一汲極408、一源極410及接通時建立汲極408與源極410之間之一通道之一閘極412。接點414及416(例如)通過形成於該基板前面上之金屬層中之跡線及通孔(此圖中未展示，但參見圖2B)而將源極及汲極耦合至其他組件。

一摻雜橋接器418係形成於基板402之前表面上、前表面中或前表面附近，且該橋接器將光敏區404及406耦合至源極隨耦器電晶體407之汲極408。此區不存在否則包圍電晶體407之淺溝槽隔離區(STI)。在一實施例中，一n+摻雜區 411可部分或全部包圍源極隨耦器電晶體407之源極及汲極。在另一實施例中，一n+摻雜區可僅包圍汲極408。在所繪示實施例中，橋接器418為自光敏區404延伸至光敏區406(不存在STI)且將兩個區耦合至汲極408之一單一區。其他實施例可包含多個單獨橋接器，各單獨橋接器僅將一個光敏區耦合至汲極。其他實施例亦可包含將一個光敏區接合至汲極之單獨橋接器與將兩個或兩個以上光敏區接合至汲極之其他橋接器之一組合。

橋接器418係經摻雜且具有一電位分佈(參見圖5)，當一光敏區變為「充滿」時該電位分佈允許電荷載子(例如電子)自一或兩個光敏區、通過橋接器418而流動至汲極408，如圖4B中標有「e」之箭頭所展示。換言之，橋接器418使源極隨耦器電晶體407之汲極408能夠充當來自光敏區404及406之過量電荷載子之一溢流汲極。摻雜橋接器418耦合既有結構且因此不佔用額外空間以使其成為影像感測器中之一有用通路且使個別汲極(參見圖2A至圖2B)或共用汲極(參見圖3A至圖3B)幾乎無需像素空間。所繪示實施例展示自兩個光敏區404及406同時通過橋接器而行進至汲極之電子，但電子無需自兩個光敏區同時流動通過橋接器。當一光敏區變為充滿且另一者未充滿時，電子將僅自滿區流動至汲極。

圖5繪示圖4B中所展示之橋接器418之一電位分佈之一實施例。在此說明圖中，正方向係向下使得最低電位(最小正電位)係展示為最上位準且較高電位位準係展示為在最 上位準下方。因為源極隨耦器汲極電壓係固定的且光敏區之間之距離係固定的，所以光敏區與汲極區之間之摻雜濃度可經調整以調諧橋接器418之性能以因此亦調諧像素之暈光性能。在一實施例中，橋接器418係經p型摻雜，但在其他實施例中，可使用其他類型之摻雜。

圖5中展示自圖4A中之點A、通過點B、C及D而延伸之區之電位分佈。點A及D處之電位502最低，其部分原因在於此等區為經高度摻雜之p型且一般(但非必然)繋至一接地電位。點A與B之間及點C與D之間描繪經適度摻雜之n型光敏區404及406。此等區因已幾乎耗盡給整合期準備之載子而具有一中間電位504。此等區具有由設計全井容量決定之一中間摻雜位準。

點B與C之間之區部分含有汲極區408及視情況含有區411。汲極區408因其為經高度摻雜之一n型區與施加一全供應電壓位準之組合而具有一高電位506。在正常操作中，將載子自汲極408汲取至一電源供應器中。

始於點B及C且繼續至汲極408(或視情況區411)之邊緣之區具有介於光敏區404與406之電位504與點A及B處之低電位位準502之間之一中間電位位準508。此中間電位位準508部分取決於所述區中之摻雜位準且部分取決於施加至汲極區之電壓位準。如前所述，可以諸多方式提供此區中之摻雜位準。一方式為藉由將一低濃度n型摻雜劑僅添加至區418而略微補償通常包圍光敏區之高度摻雜p型位準。另一方式為在區418中阻止圍繞光敏區之區之高度p型摻雜 程序，同時容許其在別處進行。

圖6繪示用於處理來自一影像感測器之資訊或信號之一成像系統600之一實施例。在所繪示實施例中，影像感測器602係包含一像素陣列604之一背側照射式影像感測器。像素陣列604可包含具有個別溢流汲極之一或多個像素(如圖2A至圖2B中所展示)、具有共用溢流汲極之像素(如圖3A至圖3B中所展示)或源極隨耦器溢流汲極(如圖4A至圖4B中所展示)。像素陣列604擷取影像且系統600之其餘部分處理來自該影像之像素資料。在像素陣列604擷取一影像之操作期間，某一曝光期期間擷取入射光(即，光子)之像素陣列604中之各像素將所收集之光子轉換為一電荷。由各像素產生之該電荷可被讀出為一類比信號，且該類比信號之一特性(諸如其電荷、電壓或電流)將代表該曝光期期間入射在像素上之光之強度。

影像感測器602包含信號讀取及處理電路610。電路610尤其可包含自各像素系統地讀取類比信號、濾波此等信號、校正缺陷像素等等之電路及邏輯。電路610亦可監測影像感測器之暈光性能且調整像素陣列604中之溢流汲極之電偏壓以最佳化影像感測器之暈光性能。在電路610僅執行一些讀取及處理功能之一實施例中，可由一或多個其他組件(諸如信號調節器612或DSP 616)執行功能之其餘部分。雖然圖式中展示為與像素陣列604分離之一元件，但在一些實施例中，讀取及處理電路610可與像素陣列604整合在相同基板上或可包括嵌入像素陣列內之電路及邏輯。 然而，在其他實施例中，讀取及處理電路610可為像素陣列604外部之一元件，如圖式中所展示。亦在其他實施例中，讀取及處理電路610可為不僅在像素陣列604外部且在影像感測器602外部之一元件。

信號調節器612係耦合至影像感測器602以自像素陣列604及讀取及處理電路610接收類比信號且調節該類比信號。在不同實施例中，信號調節器612可包含用於調節類比信號之各種組件。可在信號調節器中找到之組件之實例包含濾波器、放大器、補償電路、自動增益控制件等等。在信號調節器612僅包含此等元件之部分且僅執行一些調節功能之一實施例中，可由一或多個其他組件(諸如電路610或DSP 616)執行其餘功能。類比轉數位轉換器(ADC)614係耦合至信號調節器612以自信號調節器612接收與像素陣列604中各像素對應之調節類比信號且將此等類比信號轉換為數位值。

數位信號處理器(DSP)616係耦合至類比轉數位轉換器614以自ADC 614接收數位化像素資料且處理該數位資料以產生一最終數位影像。DSP 616可包含一處理器及一內部記憶體，DSP 616可將資料儲存在該內部記憶體中及自該內部記憶體取出資料。在影像經DSP 616處理之後，可將其輸出至一儲存單元618(諸如一快閃記憶體或一光學或磁性儲存單元)及一顯示單元620(諸如一LCD螢幕)之一或兩者。

本發明之所繪示實施例之以上描述(包含摘要中之描述 內容)非意欲窮舉性或將本發明限制於所述精確形式。雖然已為說明之目的而描述本發明之特定實施方案及實例，但熟習此項技術者將認識到各種等效修改可在本發明之範圍內。可鑒於以上詳細描述而對本發明作出此等修改。

以下申請專利範圍中所使用之術語不應被解譯為將本發明限制於本說明書及申請專利範圍中所揭示之特定實施例。相反，本發明之範圍完全取決於根據要求解釋之規定原則而解譯之以下申請專利範圍。

100‧‧‧背側照射式(BSI)影像感測器

102‧‧‧基板

104‧‧‧前表面

106‧‧‧後表面

108‧‧‧光敏區/光偵測器

110‧‧‧轉移閘極

112‧‧‧浮動節點

114‧‧‧淺溝槽隔離區

116‧‧‧重設電晶體

118‧‧‧定址電晶體

120‧‧‧放大電晶體

200‧‧‧背側照射式影像感測器

202‧‧‧基板/層

204‧‧‧前表面

206‧‧‧後表面

208‧‧‧光敏區

210‧‧‧轉移閘極

212‧‧‧浮動節點

214‧‧‧溢流汲極

216‧‧‧電源

218‧‧‧介電材料

220‧‧‧導電通孔

222‧‧‧介電材料

224‧‧‧導電跡線

226‧‧‧導電通孔

250‧‧‧背側照射式影像感測器

300‧‧‧溢流汲極組態

302‧‧‧溢流汲極

304‧‧‧溢流汲極

350‧‧‧溢流汲極組態

352‧‧‧溢流汲極

400‧‧‧影像感測器

402‧‧‧基板

404‧‧‧光敏區

406‧‧‧光敏區

407‧‧‧源極隨耦器電晶體

408‧‧‧汲極

410‧‧‧源極

411‧‧‧n+摻雜區

412‧‧‧閘極

414‧‧‧接點

416‧‧‧接點

418‧‧‧摻雜橋接器

502‧‧‧最低電位

504‧‧‧中間電位

506‧‧‧高電位

508‧‧‧中間電位位準

600‧‧‧成像系統

602‧‧‧影像感測器

604‧‧‧像素陣列

610‧‧‧信號讀取及處理電路

612‧‧‧信號調節器

614‧‧‧類比轉數位轉換器

616‧‧‧數位信號處理器

618‧‧‧儲存單元

620‧‧‧顯示單元

M1‧‧‧金屬堆疊

M2‧‧‧金屬堆疊

圖1係一背側照射式(BSI)影像感測器之一實施例之一部分之一橫截面圖。

圖2A係包含具有溢流汲極之像素之一BSI影像感測器之一實施例之一部分之一橫截面圖。

圖2B係包含具有溢流汲極之像素且具有前側金屬堆疊之一BSI影像感測器之一實施例之一部分之一橫截面圖。

圖3A係包含溢流汲極之一組像素之一實施例之一平面圖。

圖3B係包含一溢流汲極之一組像素之一替代實施例之一平面圖。

圖4A係一影像感測器之一實施例之一部分之一平面圖。

圖4B係實質上沿截面線4B-4B取得之圖4A中所展示實施例之一橫截面圖。

圖5係繪示實質上沿圖4A中之線A-B-C-D取得之一電位分佈之一實施例之一曲線圖。

圖6係一成像系統之一實施例之一方塊圖。

116‧‧‧重設電晶體

118‧‧‧定址電晶體

120‧‧‧放大電晶體

200‧‧‧背側照射式(BSI)影像感測器

202‧‧‧基板/層

204‧‧‧前表面

206‧‧‧後表面

208‧‧‧光敏區

210‧‧‧轉移閘極

212‧‧‧浮動節點

214‧‧‧溢流汲極

216‧‧‧電源

Claims (6)

1. 一種像素，其包括：一光敏區，其形成於一基板之一表面中；一浮動節點，其形成於該基板之該表面中；一轉移閘極，其耦合該光敏區至該浮動節點；一源極隨耦器放大電晶體，其包含一汲極與一閘極，該閘極電連接至該浮動節點；及一摻雜橋接器，其形成於該基板之該表面中以將該光敏區無需中間連接而耦合至該源極隨耦器放大電晶體之該汲極，其中該摻雜橋接器不存在該轉移閘極或一淺溝槽隔離區。
2. 如請求項1之像素，其中該摻雜橋接器係經p型摻雜。
3. 如請求項1之像素，其中該橋接器具有該光敏區與該汲極之間之一界定摻雜分佈。
4. 如請求項3之像素，其中該摻雜分佈使得當該光敏區變為實質上充滿電荷載子時電荷載子自該光敏區流動至該汲極。
5. 如請求項3之像素，其中該摻雜分佈包括夾於兩個較輕度摻雜區之間之一高度摻雜區。
6. 如請求項1之像素，其進一步包括：一浮動擴散件，其耦合於該光敏區與該汲極之間；及一轉移電晶體，其耦合於該光敏區與該浮動擴散件之間。