[go: up one dir, main page]

TWI476920B - 穿隧式場效電晶體 - Google Patents

穿隧式場效電晶體 Download PDF

Info

Publication number
TWI476920B
TWI476920B TW100142912A TW100142912A TWI476920B TW I476920 B TWI476920 B TW I476920B TW 100142912 A TW100142912 A TW 100142912A TW 100142912 A TW100142912 A TW 100142912A TW I476920 B TWI476920 B TW I476920B
Authority
TW
Taiwan
Prior art keywords
layer
layers
field effect
effect transistor
indium
Prior art date
Application number
TW100142912A
Other languages
English (en)
Other versions
TW201244091A (en
Inventor
班傑明 朱功
吉伯特 狄威
馬可 拉多撒福傑維克
尼洛依 穆可吉
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201244091A publication Critical patent/TW201244091A/zh
Application granted granted Critical
Publication of TWI476920B publication Critical patent/TWI476920B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/683—Floating-gate IGFETs having only two programming levels programmed by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

穿隧式場效電晶體
本說明之實施例大體上關於微電子裝置製造之領域，更特別地，關於穿隧式場效電晶體之製造。
圖1a描繪如本技藝中已知之穿隧式場效電晶體的示意圖，且圖1b及1c描繪其操作之理想化圖。如圖1a中所示，穿隧式場效電晶體100可包含源極結構110及藉由本質通道130區隔之汲極結構120，並毗連本質通道130形成閘極140。參照圖1a及1b，當穿隧式場效電晶體100處於「關閉」狀態時，在汲極結構120之電壓(「Vd」)可為正，及在閘極140之電壓(「Vg」)可為實質上零。在此「關閉」狀態中，電子將不流經源極結構110與汲極結構120之間之本質通道130。如圖1c中所示，當電晶體處於「開啟」狀態時，在汲極120之電壓(「Vd」)為正，及閘極140之電壓(「Vg」)為正。在此「開啟」狀態中，電子經由源極結構110與汲極結構120之間之本質通道130流動(以箭頭150區別)，因為相對於閘極140之電壓(「Vg」)相對於帶隙(「Bs 」)而轉移本質通道130之帶隙(「Bc 」)，此允許電子流動。
如同熟悉本技藝之人士將理解的，可利用穿隧式場效電晶體以達成較習知矽上金屬場效電晶體(MOSFET)更高之開啟電流/關閉電流。穿隧式場效電晶體可實現較低 關閉電流及較陡亞閾值斜率，此為要低操作電壓及低電力應用所需要。然而，維持高開啟電流是困難的。
增加開啟電流之一方法為朝向較低有效質量系統之較低帶隙遷移。儘管此將供應以增加開啟電流，但關閉狀態電流因增加之洩漏而損失。
在穿隧式場效電晶體100中，與習知矽上金屬場效電晶體(「MOSFET」)相比，開啟電流(「Ion 」)及關閉電流(「Ioff 」)係藉由不同參數支配。穿隧式場效電晶體100之開啟電流可藉由載子(即電子或電洞)之有效質量、源極結構110與本質通道130之間接面之電場、及有效帶隙(本質通道130之導電帶(「Ec 」)與n型穿隧式場效電晶體之源極結構之價帶(「Ev 」)或至源極之導電帶(「Ec 」)之通道之價帶(「Ev 」)之間之能量差異)予以定義。關閉電流(「Ioff 」)係藉由從源極結構110至汲極結構120且反之亦然之載子的反向注入、突崩載子形成、及額外載子之產生予以定義。對於理想穿隧式場效電晶體而言，如圖1a及1b中所示之能帶圖中所示，將使用窄帶隙源極(「Bs 」)及寬帶隙通道(「Bc 」)。
 【發明內容及實施方式】
在下列詳細說明中參考附圖，其藉由描繪而顯示特定實施例，其中可體現所主張(專利)標的物。充分詳細地說明該些實施例而使熟悉本技藝之人士可體現該標的物。將理解的是儘管不同，各種實施例不一定互斥。例如，本 文中所說明之結合一實施例之特徵、結構、或特性可於其他實施例中實施，而未偏離所主張標的物的精神及範圍。此外，將理解的是每一所揭露之實施例內個別元件之位置或配置可予以修改而未偏離所主張標的物的精神及範圍。因此，下列詳細說明並非採取限制之義，且本發明之專利標的物範圍僅藉由後附申請專利範圍界定及適當解譯，並涵蓋後附申請專利範圍主張之各種等效物。在圖式中，遍及若干視圖之相同編號係指相同或類似元件或功能性，且其間所描繪之元件彼此不一定按照比例尺，而是為在本說明之上下文中更易於理解元件，個別元件可放大或縮小。
本說明之實施例大體上關於微電子電晶體製造之領域，各特別地關於具有提升之開啟電流位準而未相應增加關閉電流位準之穿隧式場效電晶體的製造，其係藉由於穿隧式場效電晶體之源極結構與本質通道之間附加轉變層而予實現。
此外，材料之選擇對於穿隧式場效電晶體之開啟電流及關閉電流可具有影響。表1總結二III-V穿隧式場效電晶體之參數。表1中第一範例具有從鎵(「Ga」)、砷(As)、及銻(Sb)之合金(「GaAsSb」)製造之源極結構110，及從磷化銦(「InP」)形成之本質通道130。選擇磷化銦以形成寬帶隙(「Bc 」)通道將有效帶隙限制至約0.54eV。為實現較小有效帶隙，可以較小帶隙系統取代磷化銦本質通道130，諸如銦(In)、鎵(Ga)、及砷(As)之合金(「InGaAs」)。然而，如此做將犧牲Ioff 。
圖2描繪本說明之一實施例，其中，轉變層210可形成於源極結構110與本質通道130之間，並可區隔源極結構110及本質通道130以形成穿隧式場效電晶體200(至源極結構110及汲極結構120之連接未顯示)。轉變層210可有效地增加開啟電流，對於關閉電流則具可忽略之影響。
在一實施例中，穿隧式場效電晶體200可從化學元素週期表中第III、IV、及V族中半導體元素製成，包括但不侷限於鋁、銻、砷、鎵、鍺、錫、銦、氮、矽、及磷。在本說明之實施例中，源極結構110可為鎵/砷/銻合金(GaAsSb)，轉變層210可為砷化銦(InAs)，及本質通道130可為磷化銦(InP)。在本說明之其他實施例中，源極結構110可為鎵/砷/銻(GaAsSb)合金，轉變層210可為砷化銦鎵合金(InGaAs)，及本質通道130可為磷化銦(InP)。在本說明之又另一實施例中，源極結構110可為銦/鎵/砷合金(InGaAs)，轉變層210可為砷化銦(InAs)，及本質通道130可為磷化銦(InP)。在本說明之再又另一實施例中，源極結構110可為銦/鎵/砷合金(InGaAs)，轉變層210亦可為具有較源極結構110之銦/鎵/砷合金(InGaAs)之銦含量高的銦/鎵/砷合金(InGaAs)，及本質通道130可為磷化銦(InP) 。理解的是源極結構110、轉變層210、及本質通道130之合金的每一成分可具有相對於每一合金中彼此之任何適當的原子百分比。
轉變層210可以單層或多層組成。此外，轉變層210可充分地薄，使得轉變層210不需製成符合源極結構110或本質通道130之格狀以避免瑕疵。再者，如熟悉本技藝之人士將理解的，轉變層210可摻雜。
圖3及4描繪處於關閉狀態(圖3)及開啟狀態(圖4)之穿隧式場效電晶體200的實施例。一般關閉狀態機構類似於針對圖1b中穿隧式場效電晶體100之說明，及一般開啟狀態機構類似於針對圖1c中穿隧式場效電晶體100之說明。注意的是圖3及4中所包括之轉變層210並未指定用於轉變層210之任何特定厚度。為求清晰僅包括轉變層210之位置。在圖3及4中所描繪之一實施例中，源極層可為鎵/砷/銻(GaAsSb)合金，轉變層可為砷化銦鎵合金(InGaAs)，及本質通道可為磷化銦(InP)，其中，源極層及轉變層製成符合通道之格狀。
如圖5中所見，可於緊鄰轉變層210之導電帶(「Ec 」)中形成不連續性300(見圖2)。不連續性300可抑制載子，如同熟悉本技藝之人士將理解的，此對於穿隧式場效電晶體200之可靠性可具有不利後果(詳圖2)。
已發現藉由配置額外異接面可抑制不連續性300。如同熟悉本技藝之人士所知，異接面為相異結晶半導體及不平等帶隙之二層或區域之間發生之介面。如圖6中所示， 轉變層210(詳圖2)可以二層形成，即第一轉變層210a及第二轉變層210b。毗連源極結構110之第一轉變層210a形成第一異接面220。毗連第一轉變層210a之第二轉變層210b形成第二異接面230。毗連第二轉變層210b之本質通道130形成第三異接面240。如熟悉本技藝之人士將理解的，針對多重轉變層(例如第一轉變層210a及第二轉變層210b)及多重異接面(例如第一異接面220、第二異接面230、及第三異接面240)之形成可消除不連續性，結果為夠小之不連續性300，使得載子可於室溫熱化，或可獲得從施加之電場逃離不連續性所需能量。進一步瞭解的是儘管圖6中顯示二轉變層，任何適當數量之層可用於形成轉變層210。
儘管本文中未具體說明可用於製造穿隧式場效電晶體200之方法，理解的是該等方法在本技藝中廣為人知，或可包括分子束外延、光刻、蝕刻、薄膜沉積、化學蒸氣沉積、物理蒸氣沉積、原子層配置、平面化(諸如化學機械拋光(CMP))、擴散、計量、使用犧牲層、使用蝕刻停止層、使用平面化停止層、及/或與微電子組件製造之任何其他相關動作。
熟悉本技藝之人士將理解，穿隧式場效電晶體200可用於各種積體電路及裝置，包括但不侷限於微處理器、專用積體電路、晶片組、及記憶體裝置。
圖7描繪可攜式裝置510之實施例，諸如行動電話或個人數位助理(PDA)、數位媒體播放器等。可攜式裝置 510可包含外殼530內之基板520。基板520可具有各種電耦合之電子組件，包括微處理器540，諸如中央處理單元(CPU)、晶片組、圖形處理器、專用積體電路(ASIC)、或其他命令/資料處理裝置，並包括至少一記憶體裝置550，其具有如本說明中所說明之具有完整或局部分離阻塞層部分的至少一記憶格。基板520可連接到各種週邊裝置，包括諸如鍵板560之輸入裝置，及諸如LCD顯示器570之顯示器裝置。
圖8描繪電腦系統610之實施例。電腦系統610可包含外殼630內之基板或主機板620。主機板620可具有電耦合之各種電子組件，包括微處理器640，諸如中央處理單元(CPU)、晶片組、圖形處理器、ASIC、或其他命令/資料處理裝置，並包括至少一記憶體裝置650，其包括但不侷限於基本輸入/輸出系統(BIOS)晶片、固態驅動器等。微處理器640及/或記憶體裝置650具有至少一穿隧式場效電晶體，其如以上所說明而具有源極結構與本質通道之間之轉變層。基板或主機板620可連接至各種週邊裝置，包括諸如鍵盤660及/或滑鼠670之輸入裝置，及諸如監視器680之顯示裝置。
圖9描繪電子系統700之方塊圖。電子系統700可相應於例如圖7之可攜式系統510、圖8之電腦系統610、程序控制系統、或利用處理器及相關記憶體之任何其他系統。電子系統700可具有微處理器702(具有處理器核心704及控制單元706)、記憶體裝置708、及輸入/輸出裝 置710(當然，所理解的是，在各種實施例中電子系統700可具有複數處理器、控制單元、記憶體裝置單元及/或輸入/輸出裝置)。在一實施例中，電子系統700可具有一組指令，其定義藉由處理器704於資料上執行之操作，以及處理器704、記憶體裝置708、及輸入/輸出裝置710之間之其他異動。控制單元706藉由循環造成從記憶體裝置708檢索及執行之指令的一組操作而協調處理器704、記憶體裝置708及輸入/輸出裝置710之操作。記憶體裝置708可包括快閃記憶體，其具有至少一微電子格而具有沿字線方向之完整或局部經移除之阻塞層部分。
亦理解的是，本說明之標的物不一定限制於圖1-9中所描繪之特定應用。如熟悉本技藝之人士所瞭解，標的物可施用於其他電晶體裝置及應用。
詳細說明已經由使用描繪、方塊圖、流程圖、及/或範例說明裝置及/或程序之各種實施例。在該等描繪、方塊圖、流程圖、及/或範例之範圍內包含一或更多功能及/或操作，熟悉本技藝之人士將理解的是，每一描繪、方塊圖、流程圖、及/或範例內之每一功能及/或操作可藉由廣泛的硬體、軟體、韌體、或實際上其任何組合而個別及/或統合實施。
說明之標的物有時描繪包含於不同其他組件內或與其結合之不同組件。所理解的是，該等描繪僅為示範，並可實施許多替代結構而實現相同功能性。在概念意義中，實現相同功能性之任何組件配置有效地「結合」，使得實現 所欲功能性。因而，本文中任何二組件組合以實現特定功能性可視為彼此「結合」，使得實現所欲功能性，而與結構或中間組件無關。同樣地，任何如此結合之二組件亦可視為彼此「操作地連接」或「操作地耦合」以實現所欲功能性，且任何可如此結合之二組件亦可視為彼此「可操作地耦合」以實現所欲功能性。可操作地耦合之特定範例包括但不侷限於可實體耦合及/或實體互動組件及/或可無線互動及/或無線互動組件及/或邏輯上互動及/或可邏輯上互動組件。
熟悉本技藝之人士將理解本文中使用之用詞，尤其是在後附之申請專利範圍中，通常希望為「開放」用詞。通常，用詞「包括」應解譯為「包括但不侷限於」。此外，用詞「具有」應解譯為「具有至少」。
詳細說明內使用複數及/或單數用詞可針對上下文及/或應用而適當地從複數轉化為單數及/或從單數轉化為複數。
熟悉本技藝之人士將進一步理解，若申請專利範圍中使用元件數量之指示，申請專利範圍之意圖將如此限制並清楚地表示於申請專利範圍，且若無該等表示，便不存在該等意圖。此外，若明確地表示介紹之申請專利範圍表示之特定數量，熟悉本技藝之人士將認知該等表示典型地解譯為表示「至少」所表示之數量。
說明書中用詞「實施例」、「一實施例」、「一些實施例」、「另一實施例」、或「其他實施例」意即有關一 或更多實施例之所說明之特徵、結構、或特性可包括於至少一些實施例中，但不一定在所有實施例中。詳細說明中使用之各種用詞「實施例」、「一實施例」、「另一實施例」、或「其他實施例」不一定均參照相同實施例。
雖然已使用各種方法及系統說明及顯示本文中若干示範技術，熟悉本技藝之人士應理解的是可實施各種其他修改，並可替代等效組件，而未偏離所主張標的物或其精神。此外，可實施許多修改以針對所主張標的物的教示調適特定情況，而未偏離本文中所說明之中心概念。因此，希望所主張標的物不侷限於所揭露之特定範例，但希望該等所主張標的物亦可包括落於申請專利範圍及其等效論述之範圍內的所有實施。
100、200‧‧‧穿隧式場效電晶體
110‧‧‧源極結構
120‧‧‧汲極結構
130‧‧‧本質通道
140‧‧‧閘極
150‧‧‧箭頭
210‧‧‧轉變層
210a‧‧‧第一轉變層
210b‧‧‧第二轉變層
220‧‧‧第一異接面
230‧‧‧第二異接面
240‧‧‧第三異接面
300‧‧‧不連續性
510‧‧‧可攜式裝置
520‧‧‧基板
530、630‧‧‧外殼
540、640、702‧‧‧微處理器
550、650、708‧‧‧記憶體裝置
560‧‧‧鍵板
570‧‧‧LCD顯示器
610‧‧‧電腦系統
620‧‧‧主機板
660‧‧‧鍵盤
670‧‧‧滑鼠
680‧‧‧監視器
700‧‧‧電子系統
704‧‧‧處理器核心
706‧‧‧控制單元
710‧‧‧輸入/輸出裝置
本發明之專利標的物於說明書結尾之部分中特別指明及明確主張。從下列說明及申請專利範圍結合附圖，本發明之上述及其他特徵將變得更加完全顯而易見。
應理解的是附圖僅描繪根據本發明之若干實施例，因此並不視為侷限其範圍。經由使用附圖將以額外明確性及細節說明本發明，使得可更輕易地瞭解本發明之優點，其中：圖1a描繪如本技術領域中已知之穿隧式場效電晶體的示意圖。
圖1b為如本技術領域中已知之「關閉」狀態之圖1a 之穿隧式場效電晶體的廣義圖。
圖1c為如本技術領域中已知之「開啟」狀態之圖1a之穿隧式場效電晶體的廣義圖。
圖2描繪根據本說明之實施例之穿隧式場效電晶體的示意圖。
圖3描繪根據本說明之實施例之「關閉」狀態之圖2之穿隧式場效電晶體。
圖4描繪根據本說明之實施例之「開啟」狀態之圖2之穿隧式場效電晶體。
圖5描繪圖2之穿隧式場效電晶體的導電帶，其中緊鄰轉變層存在不連續性。
圖6描繪根據本說明實施例而以多分層轉變層平滑不連續性之示意圖。
圖7描繪根據本說明實施例之可攜式電子裝置實施例。
圖8描繪根據本說明實施例之電腦系統實施例。
圖9為根據本說明實施例之電子系統的方塊圖。
200‧‧‧穿隧式場效電晶體
110‧‧‧源極結構
120‧‧‧汲極結構
130‧‧‧本質通道
140‧‧‧閘極
210‧‧‧轉變層

Claims (18)

  1. 一種穿隧式場效電晶體，包含：源極結構；毗連該源極結構之由多層形成的轉變層；毗連該轉變層之本質通道層；以及毗連該本質通道之汲極結構，其中，該轉變層的該多層的第一層鄰接該源極結構以形成異質接面，其中，該轉變層的該多層的第二層鄰接該本質通道層以形成異質接面，其中，該轉變層的該多層的該第一層使該轉變層的該多層的該第二層從該源極結構分開，其中，該轉變層的該多層的該第二層使該轉變層的該多層的該第一層從該本質通道層分開，並且，其中，異質接面於該轉變層的該多層的該第一層與該第二層之間。
  2. 如申請專利範圍第1項之穿隧式場效電晶體，其中，該源極結構為鋁、銻、砷、鎵、銦、氮、或磷之合金。
  3. 如申請專利範圍第2項之穿隧式場效電晶體，其中，該源極結構為鎵/砷/銻合金。
  4. 如申請專利範圍第2項之穿隧式場效電晶體，其中，該源極結構為銦/鎵/砷合金。
  5. 如申請專利範圍第1項之穿隧式場效電晶體，其中，該轉變層的該多層的該第一層及該第二層的至少之一為鋁、銻、砷、鎵、銦、氮、或磷之合金。
  6. 如申請專利範圍第2項之穿隧式場效電晶體，其 中，該轉變層的該多層的該第一層及該第二層的至少之一為砷化銦。
  7. 如申請專利範圍第2項之穿隧式場效電晶體，其中，該轉變層為銦/鎵/砷合金。
  8. 如申請專利範圍第1項之穿隧式場效電晶體，其中，該本質層為鋁、銻、砷、鎵、銦、氮、或磷之合金。
  9. 如申請專利範圍第2項之穿隧式場效電晶體，其中，該本質層為磷化銦。
  10. 一種電子系統，包含：處理器；以及與該處理器資料通訊之記憶體裝置；其中，該處理器及該記憶體裝置之至少一項包括至少一穿隧式場效電晶體，該穿隧式場效電晶體包含：源極結構；毗連該源極結構之由多層形成的轉變層；毗連該轉變層之本質通道層；以及毗連該本質通道之汲極結構，其中，該轉變層的該多層的第一層鄰接該源極結構以形成異質接面，其中，該轉變層的該多層的第二層鄰接該本質通道層以形成異質接面，其中，該轉變層的該多層的該第一層使該轉變層的該多層的該第二層從該源極結構分開，其中，該轉變層的該多層的該第二層使該轉變層的該多層的該第一層從該本質通道層分開，並且，其中，異質接面於該轉變層的該多層的該第一層與該第二層之 間。
  11. 如申請專利範圍第10項之電子系統，其中，該源極結構為鋁、銻、砷、鎵、銦、氮、或磷之合金。
  12. 如申請專利範圍第11項之電子系統，其中，該源極結構為鎵/砷/銻合金。
  13. 如申請專利範圍第11項之電子系統，其中，該源極結構為銦/鎵/砷合金。
  14. 如申請專利範圍第10項之電子系統，其中，該轉變層的該多層的該第一層及該第二層的至少之一為鋁、銻、砷、鎵、銦、氮、或磷之合金。
  15. 如申請專利範圍第11項之電子系統，其中，該轉變層的該多層的該第一層及該第二層的至少之一為砷化銦。
  16. 如申請專利範圍第11項之電子系統，其中，該轉變層為銦/鎵/砷合金。
  17. 如申請專利範圍第10項之電子系統，其中，該本質層為鋁、銻、砷、鎵、銦、氮、或磷之合金。
  18. 如申請專利範圍第11項之電子系統，其中，該本質層為磷化銦。
TW100142912A 2010-12-17 2011-11-23 穿隧式場效電晶體 TWI476920B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/972,057 US8890118B2 (en) 2010-12-17 2010-12-17 Tunnel field effect transistor

Publications (2)

Publication Number Publication Date
TW201244091A TW201244091A (en) 2012-11-01
TWI476920B true TWI476920B (zh) 2015-03-11

Family

ID=46233196

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100142912A TWI476920B (zh) 2010-12-17 2011-11-23 穿隧式場效電晶體

Country Status (8)

Country Link
US (1) US8890118B2 (zh)
EP (1) EP2652790A4 (zh)
JP (2) JP5757594B2 (zh)
KR (1) KR101487634B1 (zh)
CN (1) CN103262249B (zh)
SG (1) SG191001A1 (zh)
TW (1) TWI476920B (zh)
WO (1) WO2012082329A2 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890118B2 (en) 2010-12-17 2014-11-18 Intel Corporation Tunnel field effect transistor
JP2013038336A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
TWI556430B (zh) 2013-07-16 2016-11-01 國立清華大學 非對稱閘極的穿隧式電晶體
JP6331375B2 (ja) * 2013-12-17 2018-05-30 富士通株式会社 電界効果型半導体装置
WO2015099686A1 (en) * 2013-12-23 2015-07-02 Intel Corporation Heterogeneous pocket for tunneling field effect transistors (tfets)
KR20150085663A (ko) * 2014-01-16 2015-07-24 삼성전자주식회사 터널링 전계 효과 트랜지스터
WO2015147832A1 (en) * 2014-03-27 2015-10-01 Intel Corporation Multiplexor logic functions implemented with circuits having tunneling field effect transistors (tfets)
CN106062967B (zh) * 2014-03-27 2019-12-31 英特尔公司 具有袋状部的p隧穿场效应晶体管器件
EP2993696B1 (en) 2014-09-02 2020-08-05 IMEC vzw Heterosection tunnel field-effect transistor (TFET)
EP3010044B1 (en) * 2014-10-13 2019-02-13 IMEC vzw Layered structure of a p-TFET
JP6429688B2 (ja) * 2015-03-12 2018-11-28 国立研究開発法人物質・材料研究機構 トンネル電界効果トランジスタ及びその使用方法
KR101703657B1 (ko) 2015-04-17 2017-02-08 서울시립대학교 산학협력단 전계 강화 터널 전계 효과 트랜지스터
KR101639260B1 (ko) 2015-05-07 2016-07-13 서울시립대학교 산학협력단 하이브리드 반도체 소자 및 그 제조 방법
CN105047719B (zh) * 2015-08-11 2018-03-06 西安电子科技大学 基于InAsN‑GaAsSb材料的交错型异质结隧穿场效应晶体管
CN108140673B (zh) * 2015-11-27 2021-02-09 华为技术有限公司 隧穿场效应晶体管及其制造方法
US11264452B2 (en) * 2015-12-29 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Hetero-tunnel field-effect transistor (TFET) having a tunnel barrier formed directly above channel region, directly below first source/drain region and adjacent gate electrode
CN106783986B (zh) * 2016-11-29 2020-06-26 林伟 一种硅基异质结遂穿场效应晶体管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552330A (en) * 1994-03-11 1996-09-03 Motorola Resonant tunneling fet and methods of fabrication
US20080067495A1 (en) * 2006-09-15 2008-03-20 Interuniversitair Microelektronica Centrum (Imec) Tunnel effect transistors based on silicon nanowires
US20080073641A1 (en) * 2006-09-27 2008-03-27 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US20090072270A1 (en) * 2007-05-31 2009-03-19 Peter Asbeck Low voltage transistors
US20100163845A1 (en) * 2008-12-30 2010-07-01 Niti Goel Tunnel field effect transistor and method of manufacturing same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962409A (en) * 1987-01-20 1990-10-09 International Business Machines Corporation Staggered bandgap gate field effect transistor
DE102004047610B4 (de) * 2004-09-30 2006-08-24 Infineon Technologies Ag Integrierte Speicher-Schaltungsanordnung mit Tunnel-Feldeffekttransistor als Ansteuertransistor
US7446372B2 (en) * 2005-09-01 2008-11-04 Micron Technology, Inc. DRAM tunneling access transistor
US8441000B2 (en) * 2006-02-01 2013-05-14 International Business Machines Corporation Heterojunction tunneling field effect transistors, and methods for fabricating the same
US7880160B2 (en) 2006-05-22 2011-02-01 Qimonda Ag Memory using tunneling field effect transistors
EP1900681B1 (en) 2006-09-15 2017-03-15 Imec Tunnel Field-Effect Transistors based on silicon nanowires
JP5171161B2 (ja) * 2006-09-15 2013-03-27 アイメック ナノワイヤトンネル電界効果トランジスタ半導体装置およびその製造方法
US8120115B2 (en) * 2007-03-12 2012-02-21 Imec Tunnel field-effect transistor with gated tunnel barrier
US8124959B2 (en) * 2007-06-28 2012-02-28 Intel Corporation High hole mobility semiconductor device
US7812370B2 (en) 2007-07-25 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling
EP2267782A3 (en) * 2009-06-24 2013-03-13 Imec Control of tunneling junction in a hetero tunnel field effect transistor
US8143113B2 (en) * 2009-12-04 2012-03-27 International Business Machines Corporation Omega shaped nanowire tunnel field effect transistors fabrication
US8436422B2 (en) * 2010-03-08 2013-05-07 Sematech, Inc. Tunneling field-effect transistor with direct tunneling for enhanced tunneling current
US8258031B2 (en) * 2010-06-15 2012-09-04 International Business Machines Corporation Fabrication of a vertical heterojunction tunnel-FET
US8890118B2 (en) 2010-12-17 2014-11-18 Intel Corporation Tunnel field effect transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552330A (en) * 1994-03-11 1996-09-03 Motorola Resonant tunneling fet and methods of fabrication
US20080067495A1 (en) * 2006-09-15 2008-03-20 Interuniversitair Microelektronica Centrum (Imec) Tunnel effect transistors based on silicon nanowires
US20080073641A1 (en) * 2006-09-27 2008-03-27 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US20090072270A1 (en) * 2007-05-31 2009-03-19 Peter Asbeck Low voltage transistors
US20100163845A1 (en) * 2008-12-30 2010-07-01 Niti Goel Tunnel field effect transistor and method of manufacturing same

Also Published As

Publication number Publication date
KR101487634B1 (ko) 2015-01-29
CN103262249B (zh) 2016-11-23
EP2652790A2 (en) 2013-10-23
JP2014502429A (ja) 2014-01-30
CN103262249A (zh) 2013-08-21
JP2015213175A (ja) 2015-11-26
SG191001A1 (en) 2013-07-31
TW201244091A (en) 2012-11-01
EP2652790A4 (en) 2015-10-07
US20120153263A1 (en) 2012-06-21
KR20130086243A (ko) 2013-07-31
JP6045636B2 (ja) 2016-12-14
US8890118B2 (en) 2014-11-18
WO2012082329A2 (en) 2012-06-21
WO2012082329A3 (en) 2012-09-07
JP5757594B2 (ja) 2015-07-29

Similar Documents

Publication Publication Date Title
TWI476920B (zh) 穿隧式場效電晶體
US8598636B2 (en) Heat dissipation structure of SOI field effect transistor
TWI787195B (zh) 在薄膜電晶體的金屬接觸通孔中實施高遷移率低接觸電阻半導體氧化物的系統、方法及設備
US12376342B2 (en) Passivation layers for thin film transistors
TW201924056A (zh) 具有汲極場板的氮化鎵電晶體及其製造方法
WO2017111827A1 (en) Nanowire led pixel
TWI784950B (zh) 間斷帶隙接點
US9012906B2 (en) Thin film transistor, array substrate, and display apparatus
US20190058041A1 (en) Gallium nitride voltage regulator
US11670682B2 (en) FINFET transistor having a doped sub fin structure to reduce channel to substrate leakage
US11756998B2 (en) Source-channel junction for III-V metal-oxide-semiconductor field effect transistors (MOSFETs)
CN109427895B (zh) 应变损失缓解方法及其结构
WO2017111831A1 (en) Stackable switching device
HK1188645A (zh) 隧道場效應晶體管
HK1188645B (zh) 隧道場效應晶體管
US20200312973A1 (en) Dual transistor gate workfunctions and related apparatuses, systems, and methods
TW201824553A (zh) 包含經接觸溝渠處理之源極／汲極區域的穿隧電晶體
CN110350037A (zh) 包括环绕式源极和漏极接触部的晶体管

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees