TWI476775B - Acquisition Method of Damaged Bit Line in Nonvolatile Memory Device - Google Patents
Acquisition Method of Damaged Bit Line in Nonvolatile Memory Device Download PDFInfo
- Publication number
- TWI476775B TWI476775B TW101127185A TW101127185A TWI476775B TW I476775 B TWI476775 B TW I476775B TW 101127185 A TW101127185 A TW 101127185A TW 101127185 A TW101127185 A TW 101127185A TW I476775 B TWI476775 B TW I476775B
- Authority
- TW
- Taiwan
- Prior art keywords
- bit line
- group
- bit
- bit lines
- line
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 55
- 239000000872 buffer Substances 0.000 claims description 40
- 238000007599 discharging Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000012795 verification Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011895 specific detection Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
本發明係關於一種記憶體之位址讀取方法，更特別的是關於一種非揮發性記憶裝置中之毀損位元線的位址讀取方法。
非揮發性記憶裝置中，因半導體製程技術上的缺陷，往往可能造成位元線的斷裂或與鄰近之位元線發生短路等的情況。例如：隨著非揮發性記憶裝置尺寸的微縮，相鄰兩位元線會相當接近，也因此極易在製程中產生位元線接觸窗與相鄰位元線過於接近導致的不當短路現象。
因此，在非揮發性記憶裝置中，驗證操作係必要的，以確認電荷係藉由程式化操作而適當地射入至記憶體胞元中。非揮發性記憶裝置通常藉由驗證操作程序來進行測試，以確認本體是否具有缺陷。然而，傳統上，於驗證程序後通常亦須經過額外的計算程序來設定出具有缺陷之記憶胞元的位址，以供後續備用(redundant)記憶胞元的設定，此額外的計算程序即產生耗時的缺點。
本發明之一目的在於提出一種可快速取得毀損位元線位址的讀取方法。
本發明之另一目的在於縮短位元線的檢測時間。
為達上述目的及其他目的，本發明之非揮發性記憶裝置中之毀損位元線位址的取得方法中，該非揮發性記憶裝置包含有一記憶胞元陣列及橫跨該記憶胞元陣列之複數位元線，每一該等位元線具有第一端及第二端，該等位元線被區分為第一群組及第二群組，該取得方法包含以下步驟：重置頁面緩衝電路；進行位元線毀損測試以將位元線之是否毀損的狀態資料紀錄於該頁面緩衝電路中；依據每一記憶胞元之位元線的位址順序，依序讀取該頁面緩衝電路中之每一位元線是否毀損的該狀態資料；及於該狀態資料為代表毀損狀態的邏輯位準時閂鎖對應之位址，以閂鎖之位址為毀損位元線的位址資料。
於一實施例中，於進行位元線毀損測試以將位元線之毀損狀態紀錄於該頁面緩衝電路的步驟中係包含以下步驟：自該等位元線之第一端，對該第一群組位元線施予供應電壓以進行充電程序且該第二群組位元線係被施予接地電壓；關閉對該第一群組位元線之充電程序，且自該等位元線之第二端對該等位元線施予接地電壓以進行放電程序；根據該第一群組位元線具有之電壓位準決定該第一群組下之每一位元線之狀態，其中當位元線之電壓位準非為接地電壓時代表該位元線具有開路毀損；自該等位元線之第二端，對該第二群組位元線施予供應電壓以進行充電程序，且自該等位元線之第一端對該第一群組位元線施予接地電壓以進行放電程序；關閉對該第一群組位元線之放電程序；及根據該第一群組位元線具有之電壓位準決定該第
一群組下之每一位元線之狀態，其中當位元線之電壓位準非為接地電壓時代表該位元線係與相鄰之位元線短路而具有短路毀損，其中，該等位元線之第一端係接收該非揮發性記憶裝置之一頁面緩衝電路施予的電壓，以及該位元線是否具有開路毀損之資訊係記錄於該頁面緩衝電路中。
於一實施例中，該第一群組位元線係為奇數位元線或偶數位元線，該第二群組位元線係相對於該第一群組位元線而為偶數位元線或奇數位元線。
於一實施例中，其中於進行位元線毀損測試以將位元線之是否毀損的狀態資料紀錄於該頁面緩衝電路的步驟中更包含將第一群組位元線與第二群組位元線互換並重複檢測方法之步驟，進一步地完成所有位元線的檢測。
藉此，毀損位元線之位址可藉由特定之檢測方法而於頁面緩衝電路中留下是否毀損之狀態資料，進而可藉由記載於頁面緩衝電路中之狀態資料的依序讀取來取得毀損位元線的位址資料，而無須額外的計算程序來估算毀損位元線的位址。
為充分瞭解本發明之目的、特徵及功效，茲藉由下述具體之實施例，並配合所附之圖式，對本發明做一詳細說明，說明如後：首先請參閱第1圖，係本發明一實施例中毀損位元線的讀取方法流程圖。取得方法係包含以下步驟：S100、重
置頁面緩衝電路；S200、進行位元線毀損測試以將位元線之是否毀損的狀態資料紀錄於該頁面緩衝電路中；S300、依據每一記憶胞元之位元線的位址順序，依序讀取該頁面緩衝電路中之每一位元線是否毀損的該狀態資料；及S400、於該狀態資料為代表毀損狀態的邏輯位準時閂鎖對應之位址，以閂鎖之位址為毀損位元線的位址資料。
接著請參閱第2圖，係本發明一實施例中用於取得毀損位元線位址的部分電路方塊圖。該電路中包含控制電路100及頁面緩衝電路200，其中該控制電路100包含：列解碼電路110、內容可定址記憶體(CAM)120、及計數電路130。由於每一位元線是否毀損的該狀態資料係被記錄於頁面緩衝電路200中，於讀取該頁面緩衝電路200中之每一位元線是否毀損的該狀態資料時，係藉由計數電路130依據每一記憶胞元之位元線的位址順序再透過列解碼電路110來使內容可定址記憶體(CAM)120依序讀取頁面緩衝電路200中的資料，進而取得每一列(column)的資料。換言之，因每一列(column)對應獨一的位址資訊，所以自頁面緩衝電路200中讀取資料時，計數電路130係依據位址順序逐一地使控制電路100進行頁面緩衝電路200中之資料的讀取。
該內容可定址記憶體(CAM)120中可具有一閂鎖電路，以於接收到代表毀損狀態的邏輯位準(例如：高邏輯位準”1”)時閂鎖對應之位址資料，以於後續之編程(program)時轉移該等位址資料至該內容可定址記憶體(CAM)120
中，進而取得毀損位元線的位址資料。因此，在S400的步驟中，可包含：於內容可定址記憶體120進行編程前，將具有毀損狀態之邏輯位準的位址閂鎖於該內容可定址記憶體120中。
本發明藉由特定之毀損位元線的檢測方法來進行毀損位元線之位址的讀取。請接著參閱第3圖，係第1圖中毀損位元線的檢測方法流程圖。本發明實施例係將非揮發性記憶裝置之橫跨該記憶胞元陣列的複數位元線分為兩個群組，即，第一群組及第二群組。較佳地係可將依序排列之該等位元線中的奇數排序的位元線作為第一群組，偶數排序的位元線作為第二群組；或者是，將依序排列之該等位元線中的奇數排序的位元線作為第二群組，偶數排序的位元線作為第一群組。每一位元線具有兩端點以供訊號的輸入及輸出。本發明實施例中提及之複數位元線的第一端或第二端皆指同一方向，舉例來說，複數位元線的第一端即可代表記憶胞元陣列之下端(如第4圖所示之B)，該等位元線的第二端即代表記憶胞元陣列之上端(如第4圖所示之T)，後續實施例將以此作為示例。
在區分好位元線後，就將電源電壓(充電)或接地電壓(放電)施予特定群組的位元線，利用毀損位元線無法被正常充放電的特徵來檢測該等位元線。
如第3圖所示，本發明實施例中之檢測方法包含以下步驟：首先，步驟S201：自複數位元線之第一端(B)，對第一
群組位元線施予供應電壓(例如：Vcc)以進行充電程序，並且，同時對該第二群組位元線施予接地電壓(例如：Vss)以作為屏蔽(shielding)。
接著，步驟S203：關閉對該第一群組位元線之充電程序，且自該等位元線之第二端(T)對該等位元線施予接地電壓以進行放電程序。其中，此處之該放電程序係指對所有的位元線進行放電。於此放電程序中，通常會持續一小段時間以完全對位元線放電，對於開路(斷掉)毀損的位元線來說，此處之放電程序將對其無作用，也因此即可檢測出開路(斷掉)毀損的位元線。
接著，步驟S205：根據該第一群組位元線具有之電壓位準決定該第一群組下之每一位元線之狀態，其中當位元線之電壓位準非為接地電壓(Vss)時即代表該位元線具有開路毀損；反之，當位元線之電壓位準係為接地電壓(Vss)時即代表該位元線無開路(斷掉)毀損。
接著，步驟S207：自該等位元線之第二端(T)，對該第二群組位元線施予供應電壓(Vcc)以進行充電程序，並且，同時自該等位元線之第一端(B)對該第一群組位元線施予接地電壓(Vss)以進行放電程序。
在完成步驟S207的充電與放電程序後，接著，步驟S209：關閉對該第一群組位元線之放電程序。於此步驟中，會持續一小段時間以讓具有短路毀損之第一群位元線可被相鄰之第二群位元線之充電程序被完全充電。對於短路毀損的位元線來說，此處之未中斷的充電程序將對其再次充
電，進而可基於此檢測出短路毀損的位元線。
接著，步驟S211：根據該第一群組位元線具有之電壓位準決定該第一群組下之每一位元線之狀態。其中當位元線之電壓位準為電源電壓(Vcc)時，代表該位元線係與相鄰之位元線短路而具有短路毀損，會具有電源電壓(Vcc)係因第一群組中之位元線，被短路連接之相鄰第二群位元線之充電程序持續充電，進而造成位元線之電壓位準非為接地電壓的結果；反之，當位元線之電壓位準係為接地電壓(Vss)時即代表該位元線無短路毀損。
前述之步驟S201、S203、S205係為開路毀損的檢測(open bitline test)，步驟S207、S209、S211則為短路毀損的檢測(short bitline test)。
據此，該第一群組位元線的短路或開路狀態即可被檢測出來，進一步地，當要檢測第二群組位元線時，只要將前述檢測步驟中第一群組位元線與第二群組位元線互換並重複前述流程即可完成第二群組位元線的檢測。
接著請參閱第4圖，係非揮發性記憶裝置之配置方塊圖。第4圖之非揮發性記憶裝置包含：記憶胞元陣列300、頁面緩衝電路200、位元線選擇電路400、字元線選擇電路500、及控制電路100，其間之連接方式如圖所示。控制電路100於此用於控制頁面緩衝電路200、位元線選擇電路400、及控制是否供應電源至記憶胞元陣列，以執行前述之檢測方法。電源電壓(Vcc)是由記憶胞元陣列中既有的電路供應予經位元線選擇電路400選定之位元線群組。該控制
電路100可控制電於的供應係自第二端(上端，T)或自第一端(下端，B)供應電壓予位元線。
接著請參閱第5圖，是本發明一實施例中位元線狀態的示例圖，第5圖係以10條位元線作為示例，並以每兩條位元線連接至一頁面緩衝器PB為例，其中第4條位元線係為具有開路毀損的位元線，第7 & 8條位元線係為具有短路毀損的位元線。實際上，每一頁面緩衝器PB係可耦接至僅一條位元線、二或三條位元線或更多條。
於此係對第一群組位元線進行檢測作為示例。其中，偶數位元線(第2、4、6、8、10條位元線)係作為第一群組位元線，奇數位元線(第1、3、5、7、9條位元線)作為第二群組位元線，T方向係指第二端，B方向係指第一端。
首先，從第一端(B)對第一群組位元線(第2、4、6、8、10條位元線)充電，從第一端(B)及/或第二端(T)對第二群組位元線(第1、3、5、7、9條位元線)放電。此時，第4條位元線靠近第一端(B)的部分會蓄積電荷，第8條位元線上不會蓄積電荷(電荷從第7條位元線流失)。
接著，關閉對該第一群組位元線(第2、4、6、8、10條位元線)之充電程序，且自第二端(T)對所有位元線(第1-10條位元線)放電。於此，由於是從第二端(T)進行放電，因此第4條位元線上靠近第一端(B)所蓄積的電荷不會流失；至於第8條位元線則仍然是不具有任何蓄積的電荷。
接著，由於第4條位元線之電壓位準係為電源電壓Vcc，其餘第一群組位元線(第2、6、8、10條位元線)係為
接地電壓Vss，頁面緩衝器PB會據此鎖存此時之狀態。舉例來說，第4條位元線連接之頁面緩衝器PB中的邏輯值會被設定為「1」，其餘頁面緩衝器PB中的邏輯值被設定為「0」。
接著，從第二端(T)對第二群組位元線(第1、3、5、7、9條位元線)充電，且從第一端(B)對該第一群組位元線(第2、4、6、8、10條位元線)放電。此時，第8條位元線上不會蓄積電荷(電荷雖從第7條位元線流入但亦自第一端(B)流出)。
接著，關閉對第一群組位元線(第2、4、6、8、10條位元線)之放電。此時，僅關閉放電，第二群組位元線(第1、3、5、7、9條位元線)仍在充電，因此能使電荷從第7條位元線流入第8條位元線，進而使第8條位元線蓄積電荷。
接著，由於第8條位元線之電壓位準係為電源電壓Vcc，其餘第一群組位元線(第2、4、6、10條位元線)係為接地電壓Vss，頁面緩衝器PB會據此鎖存此時之狀態。舉例來說，第8條位元線連接之頁面緩衝器PB中的邏輯值會被設定為「1」，其餘頁面緩衝器PB中的邏輯值被設定為「0」，其中，已被設定為「1」之頁面緩衝器PB將不更動。如此即可快速地檢測出第一群組位元線是否具有開路或短路毀損，而不用經過冗長的程式化/抹除程序。
因此，由於在前述之特定的檢測方法下，本發明藉由頁面緩衝電路中具有的特殊資訊來做為毀損位元線之位址的閂鎖依據，進而可快速且正確地取得位址資訊，且其係
屬於自動地直接取得，而不需要額外的操作來讀取，更可增進檢測後及毀損位元線位址讀取之整體的作業流程。
本發明在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本發明，而不應解讀為限制本發明之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本發明之範疇內。因此，本發明之保護範圍當以申請專利範圍所界定者為準。
100‧‧‧控制電路
110‧‧‧列解碼電路
120‧‧‧內容可定址記憶體
130‧‧‧計數電路
200‧‧‧頁面緩衝電路
300‧‧‧記憶胞元陣列
400‧‧‧位元線選擇電路
500‧‧‧字元線選擇電路
T‧‧‧上端
B‧‧‧下端
BL‧‧‧位元線
PB‧‧‧頁面緩衝器
WL‧‧‧字元線
S100~S400‧‧‧步驟
S201~S211‧‧‧步驟
第1圖為本發明一實施例中毀損位元線的讀取方法流程圖。
第2圖為本發明一實施例中用於取得毀損位元線位址的部分電路方塊圖。
第3圖為第1圖中毀損位元線的檢測方法流程圖。
第4圖為非揮發性記憶裝置之配置方塊圖。
第5圖為本發明一實施例中位元線狀態的示例圖。
S100~S400‧‧‧步驟
Claims (5)
- 一種非揮發性記憶裝置中之毀損位元線位址的取得方法，該非揮發性記憶裝置包含有一記憶胞元陣列及橫跨該記憶胞元陣列之複數位元線，每一該等位元線具有第一端及第二端，該等位元線被區分為第一群組及第二群組，該取得方法包含以下步驟：重置頁面緩衝電路；進行位元線毀損測試以將位元線之是否毀損的狀態資料紀錄於該頁面緩衝電路中；依據每一記憶胞元之位元線的位址順序，依序讀取該頁面緩衝電路中之每一位元線是否毀損的該狀態資料；及於該狀態資料為代表毀損狀態的邏輯位準時閂鎖對應之位址，以閂鎖之位址為毀損位元線的位址資料，其中，於進行位元線毀損測試以將位元線之是否毀損的狀態資料紀錄於該頁面緩衝電路中的步驟中，係包含以下步驟：自該等位元線之第一端，對該第一群組位元線施予供應電壓以進行充電程序且該第二群組位元線係被施予接地電壓；關閉對該第一群組位元線之充電程序，且自該等位元線之第二端對該等位元線施予接地電壓以進行放電程序；及根據該第一群組位元線具有之電壓位準決定該第一群組下之每一位元線之狀態，其中當位元線之電 壓位準非為接地電壓時代表該位元線具有開路毀損。
- 如申請專利範圍第1項所述之取得方法，其中於在該狀態資料為代表毀損狀態的邏輯位準時閂鎖對應之位址，以閂鎖之位址為毀損位元線的位址資料的步驟中包含：於一內容可定址記憶體進行編程前，將具有毀損狀態之邏輯位準的位址閂鎖於該內容可定址記憶體中。
- 如申請專利範圍第1項所述之取得方法，其中，於進行位元線毀損測試以將位元線之是否毀損的狀態資料紀錄於該頁面緩衝電路的步驟中係更包含以下步驟：自該等位元線之第二端，對該第二群組位元線施予供應電壓以進行充電程序，且自該等位元線之第一端對該第一群組位元線施予接地電壓以進行放電程序；關閉對該第一群組位元線之放電程序；及根據該第一群組位元線具有之電壓位準決定該第一群組下之每一位元線之狀態，其中當位元線之電壓位準非為接地電壓時代表該位元線係與相鄰之位元線短路而具有短路毀損，其中，該等位元線之第一端係接收該非揮發性記憶裝置之一頁面緩衝電路施予的電壓，以及該位元線是否具有開路毀損之資訊係記錄於該頁面緩衝電路中。
- 如申請專利範圍第3項所述之取得方法，其中該第一群組位元線係為奇數位元線或偶數位元線，該第二群組位元線係相對於該第一群組位元線而為偶數位元線或奇數位元線。
- 如申請專利範圍第3項所述之取得方法，其中於進行位元線毀損測試以將位元線之是否毀損的狀態資料紀錄於該頁面緩衝電路的步驟中更包含以下步驟：自該等位元線之第一端，對該第二群組位元線施予供應電壓以進行充電程序且該第一群組位元線係被施予接地電壓以進行放電程序；關閉對該第二群組位元線之充電程序，且自該等位元線之第二端對該等位元線施予接地電壓以進行放電程序；根據該第二群組位元線具有之電壓位準決定該第二群組下之每一位元線之狀態，其中當位元線之電壓位準非為接地電壓時代表該位元線具有開路毀損；自該等位元線之第二端，對該第一群組位元線施予供應電壓以進行充電程序，且自該等位元線之第一端對該第二群組位元線施予接地電壓以進行放電程序；關閉對該第二群組位元線之放電程序；及根據該第二群組位元線具有之電壓位準決定該第二群組下之每一位元線之狀態，其中當位元線之電壓位準非為接地電壓時代表該位元線係與相鄰之位元線短路而具有短路毀損。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101127185A TWI476775B (zh) | 2012-07-27 | 2012-07-27 | Acquisition Method of Damaged Bit Line in Nonvolatile Memory Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101127185A TWI476775B (zh) | 2012-07-27 | 2012-07-27 | Acquisition Method of Damaged Bit Line in Nonvolatile Memory Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201405567A TW201405567A (zh) | 2014-02-01 |
| TWI476775B true TWI476775B (zh) | 2015-03-11 |
Family
ID=50550095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101127185A TWI476775B (zh) | 2012-07-27 | 2012-07-27 | Acquisition Method of Damaged Bit Line in Nonvolatile Memory Device |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI476775B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259630B1 (en) * | 1999-07-26 | 2001-07-10 | Fujitsu Limited | Nonvolatile semiconductor memory device equipped with verification circuit for identifying the address of a defective cell |
| US20040062099A1 (en) * | 2000-11-01 | 2004-04-01 | Kabushiki Kaisha Toshiba | Fail number detecting circuit of flash memory |
| US20080174297A1 (en) * | 2007-01-23 | 2008-07-24 | Hynix Semiconductor Inc. | Circuit and method of testing a fail in a memory device |
| US20100202228A1 (en) * | 2007-03-02 | 2010-08-12 | Naoya Tokiwa | Nonvolatile semiconductor storage device, nonvolatile semiconductor storage system and method of managing of defective column in nonvolatile semiconductor storage system |
| US20100302866A1 (en) * | 2009-05-29 | 2010-12-02 | Jae Won Cha | Method of testing for a leakage current between bit lines of nonvolatile memory device |
| US20110249480A1 (en) * | 2010-04-13 | 2011-10-13 | Ho Youb Cho | Nonvolatile memory device |
-
2012
- 2012-07-27 TW TW101127185A patent/TWI476775B/zh active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259630B1 (en) * | 1999-07-26 | 2001-07-10 | Fujitsu Limited | Nonvolatile semiconductor memory device equipped with verification circuit for identifying the address of a defective cell |
| US20040062099A1 (en) * | 2000-11-01 | 2004-04-01 | Kabushiki Kaisha Toshiba | Fail number detecting circuit of flash memory |
| US20080174297A1 (en) * | 2007-01-23 | 2008-07-24 | Hynix Semiconductor Inc. | Circuit and method of testing a fail in a memory device |
| US20100202228A1 (en) * | 2007-03-02 | 2010-08-12 | Naoya Tokiwa | Nonvolatile semiconductor storage device, nonvolatile semiconductor storage system and method of managing of defective column in nonvolatile semiconductor storage system |
| US20110069549A1 (en) * | 2007-03-02 | 2011-03-24 | Naoya Tokiwa | Nonvolatile semiconductor storage device, nonvolatile semiconductor storage system and method of managing of defective column in nonvolatile semiconductor storage system |
| US20100302866A1 (en) * | 2009-05-29 | 2010-12-02 | Jae Won Cha | Method of testing for a leakage current between bit lines of nonvolatile memory device |
| US20110249480A1 (en) * | 2010-04-13 | 2011-10-13 | Ho Youb Cho | Nonvolatile memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201405567A (zh) | 2014-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI840827B (zh) | 於半導體記憶裝置中執行抹除操作之方法 | |
| CN100530435C (zh) | 用于擦除非易失性存储器的系统和方法 | |
| US9330783B1 (en) | Identifying word-line-to-substrate and word-line-to-word-line short-circuit events in a memory block | |
| CN100589206C (zh) | 确定存储器数据单元是否被擦除及处理存储器数据单元的方法 | |
| CN101308703B (zh) | 非易失性存储器阵列字线重试擦除及阈值电压恢复的方法 | |
| JPH097380A (ja) | 不揮発性半導体記憶装置 | |
| CN105518799A (zh) | 半导体存储装置 | |
| CN109313916B (zh) | 从非易失性存储器单元读取数据的方法和设备 | |
| CN105280232A (zh) | 半导体存储器器件和存储器系统 | |
| CN110444244B (zh) | 存储设备读错误纠错能力的测试装置 | |
| CN103531245B (zh) | 非挥发性记忆装置中的位线的检测方法 | |
| CN108074615B (zh) | 一种提高nor型flash稳定性的方法及装置 | |
| US7830708B1 (en) | Compensating for variations in memory cell programmed state distributions | |
| CN103778965B (zh) | 非挥发性存储装置中的毁损位线地址的取得方法 | |
| CN112562775B (zh) | 一种修复闪存的方法 | |
| JP2012212487A (ja) | メモリシステム | |
| US20240377968A1 (en) | Memory device with failed main bank repair using redundant bank | |
| TWI476775B (zh) | Acquisition Method of Damaged Bit Line in Nonvolatile Memory Device | |
| CN101540199A (zh) | 操作存储器元件的系统及方法 | |
| CN110444247A (zh) | 存储设备写错误纠错能力的测试装置 | |
| CN109920464B (zh) | Nor型快闪存储器装置及其恢复和读取方法 | |
| JP2001266599A (ja) | 半導体記憶装置の試験方法および試験装置 | |
| CN116417056A (zh) | Mram芯片及mram芯片阵列短路位置的测试方法 | |
| US8923083B2 (en) | Method of identifying damaged bitline address in non-volatile | |
| Jamuna et al. | Design and Simulation of Fault Detection Technique for NAND Based Memory Array |