TWI476560B

TWI476560B - 降低功耗之電阻裝置

Info

Publication number: TWI476560B
Application number: TW102134880A
Authority: TW
Inventors: Tai Feng Wu; Ta Hung Chiu
Original assignee: Ultrachip Inc
Priority date: 2013-09-26
Filing date: 2013-09-26
Publication date: 2015-03-11
Also published as: TW201512804A

Description

降低功耗之電阻裝置

本發明係有關於一種電阻裝置，特別是一種降低功耗之電阻裝置。

電阻是非常常見的電子零件，具有很多的用途。

請參考第二圖，其係為習知電阻之一實施例應用方塊圖。一電阻116跨接在一前端電子電路20與一低電壓端點50(例如接地)之間；該前端電子電路20輸出一第一電流22至該電阻116。

當欲量測計算該電阻116跨壓電壓數值時，依據歐姆定律，係將該第一電流22乘以該電阻116即可求得。

而由功耗的公式可知，功耗等於電流平方乘以阻值；因此越大的阻值將造成越大的功耗，而其所伴隨產生的熱亦越大；對電子產品來說，過大的功耗與過高的溫度將會是一個嚴重的問題。

為改善上述習知技術之缺點，本發明之目的在於提供一種降低功耗之電阻裝置。

為達成本發明之上述目的，本發明之降低功耗之電阻裝置係應用於一前端電子電路、一驅動電壓提供端點、一參考電壓提供端點及一低電壓端點，該降低功耗之電阻裝置包含：一第一電晶體，該第一電晶體包含一第一電晶體第一端點、一第一電晶體第二端點及一第一電晶體第三端點，該第一電晶體第一端點電性連接至該前端電子電路，該第一電晶體第三端點電性連接至該低電壓端點；一第二電晶體，該第二電晶體包含一第二電晶體第一端點、一第二電晶體第二端點及一第二電晶體第三端點，該第二電晶體第二端點電性連接至該第一電晶體第二端點，該第二電晶體第三端點電性連接至該低電壓端點；一第三電晶體，該第三電晶體包含一第三電晶體第一端點、一第三電晶體第二端點及一第三電晶體第三端點，該第三電晶體第一端點電性連接至該驅動電壓提供端點，該第三電晶體第二端點電性連接至該第三電晶體第三端點；一第四電晶體，該第四電晶體包含一第四電晶體第一端點、一第四電晶體第二端點及一第四電晶體第三端點，該第四電晶體第一端點電性連接至該驅動電壓提供端點，該第四電晶體第二端點電性連接至該第三電晶體第二端點；一第五電晶體，該第五電晶體包含一第五電晶體第一端點、一第五電晶體第二端點及一第五電晶體第三端點，該第五電晶體第一端點電性連接至該第三電晶體第三端點，該第五電晶體第三端點電性連接至該第二電晶體第一端點；一第一運算放大器，該第一運算放大器包含一第一運算放大器非反相輸入端、一第一運算放大器反相輸入端及一第一運算放大器輸出端，該第一運算放大器非反相輸入端電性連接至該參考電壓提供端點，該第一運算放大器反相輸入端電性連接至該第四電晶體第三端點，該第一運算放大器輸出端電性連接至該第二電晶體第二端點；一第二運算放大器，該第二運算放大器包含一第二運算放大器非反相輸入端、一第二運算放大器反相輸入端及一第二運算放大器輸出端，該第二運算放大器非反相輸入端電性連接至該前端電子電路，該第二運算放大器反相輸入端電性連接至該第五電晶體第三端點，該第二運算放大器輸出端電性連接至該第五電晶體第二端點；及一電阻，該電阻電性連接至該第四電晶體第三端點及該低電壓端點。其中該前端電子電路輸出一第一電流至該第一電晶體；藉此，一第二電流產生並流經該第二電晶體；藉此，一第三電流產生並流經該電阻；其中該第三電流小於該第二電流，該第二電流小於該第一電流。

如上所述之降低功耗之電阻裝置，其中該第一電晶體可為例如但不限定為一場效電晶體。

如上所述之降低功耗之電阻裝置，其中該第二電晶體可為例如但不限定為一場效電晶體。

如上所述之降低功耗之電阻裝置，其中該第三電晶體可為例如但不限定為一場效電晶體。

如上所述之降低功耗之電阻裝置，其中該第四電晶體可為例如但不限定為一場效電晶體。

如上所述之降低功耗之電阻裝置，其中該第五電晶體可為例如但不限定為一場效電晶體。

本發明之功效在於提供一種電阻裝置，該電阻裝置能達成一般習知之電阻的用途，例如量測計算該電阻裝置的跨壓電壓數值，但該電阻裝置之功耗卻比一般習知之電阻為低。

10‧‧‧降低功耗之電阻裝置

20‧‧‧前端電子電路

30‧‧‧驅動電壓提供端點

40‧‧‧參考電壓提供端點

50‧‧‧低電壓端點

102‧‧‧第一電晶體

104‧‧‧第二電晶體

106‧‧‧第三電晶體

108‧‧‧第四電晶體

110‧‧‧第五電晶體

112‧‧‧第一運算放大器

114‧‧‧第二運算放大器

116‧‧‧電阻

1022‧‧‧第一電晶體第一端點

1024‧‧‧第一電晶體第二端點

1026‧‧‧第一電晶體第三端點

1042‧‧‧第二電晶體第一端點

1044‧‧‧第二電晶體第二端點

1046‧‧‧第二電晶體第三端點

1062‧‧‧第三電晶體第一端點

1064‧‧‧第三電晶體第二端點

1066‧‧‧第三電晶體第三端點

1082‧‧‧第四電晶體第一端點

1084‧‧‧第四電晶體第二端點

1086‧‧‧第四電晶體第三端點

1102‧‧‧第五電晶體第一端點

1104‧‧‧第五電晶體第二端點

1106‧‧‧第五電晶體第三端點

1122‧‧‧第一運算放大器非反相輸入端

1124‧‧‧第一運算放大器反相輸入端

1126‧‧‧第一運算放大器輸出端

1142‧‧‧第二運算放大器非反相輸入端

1144‧‧‧第二運算放大器反相輸入端

1146‧‧‧第二運算放大器輸出端

22‧‧‧第一電流

24‧‧‧第二電流

26‧‧‧第三電流

第一圖為本發明之降低功耗之電阻裝置方塊圖。

第二圖為習知電阻之一實施例應用方塊圖。

請參考第一圖，其係為本發明之降低功耗之電阻裝置方塊圖。一降低功耗之電阻裝置10係應用於一前端電子電路20、一驅動電壓提供端點30、一參考電壓提供端點40及一低電壓端點50(例如接地)。

該降低功耗之電阻裝置10包含一第一電晶體102、一第二電晶體104、一第三電晶體106、一第四電晶體108、一第五電晶體110、一第一運算放大器112、一第二運算放大器114及一電阻116。

該第一電晶體102包含一第一電晶體第一端點1022、一第一電晶體第二端點1024及一第一電晶體第三端點1026；該第二電晶體104包含一第二電晶體第一端點1042、一第二電晶體第二端點1044及一第二電晶體第三端點1046；該第三電晶體106包含一第三電晶體第一端點1062、一第三電晶體第二端點1064及一第三電晶體第三端點1066；該第四電晶體108包含一第四電晶體第一端點1082、一第四電晶體第二端點1084及一第四電晶體第三端點1086；該第五電晶體110包含一第五電晶體第一端點1102、一第五電晶體第二端點1104及一第五電晶體第三端點1106；該第一運算放大器112包含一第一運算放大器非反相輸入端1122、一第一運算放大器反相輸入端1124及一第一運算放大器輸出端1126；該第二運算放大器114包含一第二運算放大器非反相輸入端1142、一第二運算放大器反相輸入端1144及一第二運算放大器輸出端 1146。

該第一電晶體第一端點1022電性連接至該前端電子電路20；該第一電晶體第三端點1026電性連接至該低電壓端點50；該第二電晶體第二端點1044電性連接至該第一電晶體第二端點1024；該第二電晶體第三端點1046電性連接至該低電壓端點50；該第三電晶體第一端點1062電性連接至該驅動電壓提供端點30；該第三電晶體第二端點1064電性連接至該第三電晶體第三端點1066；該第四電晶體第一端點1082電性連接至該驅動電壓提供端點30；該第四電晶體第二端點1084電性連接至該第三電晶體第二端點1064；該第五電晶體第一端點1102電性連接至該第三電晶體第三端點1066；該第五電晶體第三端點1106電性連接至該第二電晶體第一端點1042；該第一運算放大器非反相輸入端1122電性連接至該參考電壓提供端點40；該第一運算放大器反相輸入端1124電性連接至該第四電晶體第三端點1086；該第一運算放大器輸出端1126電性連接至該第二電晶體第二端點1044；該第二運算放大器非反相輸入端1142電性連接至該前端電子電路20；該第二運算放大器反相輸入端1144電性連接至該第五電晶體第三端點1106；該第二運算放大器輸出端1146電性連接至該第五電晶體第二端點1104；該電阻116電性連接至該第四電晶體第三端點1086及該低電壓端點50。

首先，該前端電子電路20輸出一第一電流22至該第一電晶體102；接著，一第二電流24產生並流經該第二電晶體104；最後，一第三電流26產生並流經該電阻116。

亦即，藉由該第一電晶體102及該第二電晶體104所組成的一電流鏡，當該前端電子電路20輸出該第一電流22至該第一電晶體102 時，該第二電流24會產生並流經該第二電晶體104。

接著，藉由該第三電晶體106及該第四電晶體108所組成的另一電流鏡，當該第二電流24流經該第二電晶體104時，該第三電流26會產生並流經該電阻116。

其中，該第三電流26係被設計小於該第二電流24，而該第二電流24係被設計小於該第一電流22；其中，係以改變該第一電晶體102、該第二電晶體104、該第三電晶體106及該第四電晶體108之寬度與長度以改變該第二電流24及該第三電流26的大小。

亦即，以電流鏡的設計來說，在一具體實施例，該第一電流22與該第二電流24的比例係根據改變該第一電晶體102及該第二電晶體104的寬度與長度而被設計為M比1，該第二電流24與該第三電流26的比例係根據改變該第三電晶體106及該第四電晶體108的寬度與長度而被被設計為N比1，其中的M與N均大於1；換句話說，該第三電流26的大小將僅為該第一電流22的M乘以N分之一。例如，M為100，N亦為100，則該第三電流26的大小將僅為該第一電流22的一萬分之一。

請復參考第二圖；本發明之降低功耗之電阻裝置10之目的即在於取代第二圖當中的該電阻116。

在習知技術之第二圖當中，當欲量測計算該電阻116跨壓電壓數值時，依據歐姆定律，係將該第一電流22乘以第二圖之該電阻116即可求得。

類似地，在本發明之第一圖當中，當欲量測計算該降低功耗之電阻裝置10跨壓電壓數值時(該第一電晶體第一端點1022的電壓值 )，依據歐姆定律，則為將該第三電流26乘以第一圖之該電阻116即可求得。因此，本發明之降低功耗之電阻裝置10可達成一般電阻(例如第二圖當中的該電阻116)的用途與效果。

但是，本發明之降低功耗之電阻裝置10的功耗卻小得多；由功耗的公式可知，功耗等於電流平方乘以阻值；而該第三電流26的大小，例如上例，將僅為該第一電流22的一萬分之一。

因此，本發明之降低功耗之電阻裝置10除了可達成一般電阻的用途與效果之外，功耗卻比一般電阻小很多，因此解決了一般電阻過大的功耗與過高的溫度的問題。

再者，該第一電晶體102可為例如但不限定為一場效電晶體；該第二電晶體104可為例如但不限定為一場效電晶體；該第三電晶體106可為例如但不限定為一場效電晶體；該第四電晶體108可為例如但不限定為一場效電晶體；該第五電晶體110可為例如但不限定為一場效電晶體；該第二運算放大器114與該第五電晶體110所組成電路係類似電壓隨耦器(voltage follower)，旨在使該第一電晶體第一端點1022與該第二電晶體第一端點1042的電壓相等。

然以上所述者，僅為本發明之較佳實施例，當不能限定本發明實施之範圍，即凡依本發明申請專利範圍所作之均等變化與修飾等，皆應仍屬本發明之專利涵蓋範圍意圖保護之範疇。綜上所述，當知本發明已具有產業利用性、新穎性與進步性，又本發明之構造亦未曾見於同類產品及公開使用，完全符合發明專利申請要件，爰依專利法提出申請。