[go: up one dir, main page]

TWI472221B - 影像感測器電路及用於影像感測器電路的方法、像素電路及影像處理系統 - Google Patents

影像感測器電路及用於影像感測器電路的方法、像素電路及影像處理系統 Download PDF

Info

Publication number
TWI472221B
TWI472221B TW97129496A TW97129496A TWI472221B TW I472221 B TWI472221 B TW I472221B TW 97129496 A TW97129496 A TW 97129496A TW 97129496 A TW97129496 A TW 97129496A TW I472221 B TWI472221 B TW I472221B
Authority
TW
Taiwan
Prior art keywords
pixel
circuits
circuit
image sensor
sensor circuit
Prior art date
Application number
TW97129496A
Other languages
English (en)
Other versions
TW200917827A (en
Inventor
E John Mcgarry
Rafael Dominguez-Castro
Alberto Garcia
Original Assignee
Cognex Corp
Innovaciones Microelectronicas S L
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cognex Corp, Innovaciones Microelectronicas S L filed Critical Cognex Corp
Publication of TW200917827A publication Critical patent/TW200917827A/zh
Application granted granted Critical
Publication of TWI472221B publication Critical patent/TWI472221B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

影像感測器電路及用於影像感測器電路的方法、像素電路及影像處理系統 相關專利申請案之交互參照
本申請案主張序列號為12/184,160的美國專利申請案之利益，名稱為“Circuits and Methods Allowing for Pixel Array Exposure Pattern Control”，於2008年7月31日提出申請，其全部內容以參照方式被併入本文。本申請案主張序列號為60/953,905的美國臨時申請案之利益，名稱為“CMOS Imager”，於2007年8月3日提出申請，其全部內容以參照方式被併入本文。本申請案主張序列號為61/020,560的美國臨時申請案之利益，名稱為“CMOS Image Sensor for Machine Vision”，於2008年1月11日提出申請，其全部內容以參照方式被併入本文。序列號為12/184,160的美國專利申請案也主張以上參考的序列號為60/953,905的美國臨時申請案以及序列號為61/020,560的美國臨時申請案之利益。
發明領域
本發明之實施例一般是關於影像處理系統、影像感測器電路、畫素電路、影像擷取方法以及影像處理方法，以及在特定實施例中，是關於一種包括一畫素陣列及用於控制該畫素陣列的畫素電路之一或多個電路的影像感測器電路。
 發明背景
影像感測器電路廣泛地被用以獲得實體場景及物體之影像。在許多情況下，影像感測器電路被用以獲得被人類 看到且觀察的影像。在其他情況下，影像感測器電路被用以獲得被用於機器視覺以及其他自動圖樣辨識程序的影像。強調人類觀察的場景之實際描述的習知影像感測器電路當被用於圖樣辨識應用時可能產生一些問題。
影像感測器電路一般包括一具有多數個以列及行配置的畫素電路之畫素陣列。該等畫素電路中的每個一般包括一感光元件，例如一光二極體或類似者，用於對一被成像的場景之一對應部分的光強度進行取樣。在影像擷取期間，自該畫素陣列之畫素電路內的感光元件的累積電荷一般依據指定給一快門操作之預先設定的時間期間被控制。被用於各種相關技術的影像感測器電路的兩種快門操作是：(i)一全域快門操作；以及(ii)一滾動快門操作。
在一典型的全域快門操作中，一畫素陣列內的所有畫素電路被重設定，且被同時曝光一指定時間期間以擷取一影像。利用此等全域快門，該畫素陣列內的所有畫素電路開始在一相同的第一時間點自光聚集或累積電荷，接著在一相同的第二時間點停止累積電荷。因此，利用此等全域快門，該畫素陣列內的所有畫素電路具有一相同的聚集時間，在此聚集時間期間，對一被成像的場景，電荷自光被累積。
在一典型的滾動快門操作中，一畫素陣列之一相同的列內的所有畫素電路被重設定，且接著被同時曝光一指定的時間期間。利用此等滾動快門，該畫素陣列之一相同列內的所有畫素電路在一相同的第一時間點開始累積來自光 的電荷，接著在一相同的第二時間點停止累積電荷。一旦畫素電路之一列在此一滾動快門操作中已曝光一指定的聚集時間期間，則該程序繼續到該畫素陣列內的下一列，其中下一列內的所有畫素電路接著被同時曝光該指定的聚集時間期間。該程序在該畫素陣列之間逐列繼續，直到該畫素電路之所有列已被曝光該指定的聚集時間期間以擷取一影像。
該全域快門及滾動快門操作尋求保持一場景內的光強度之點之間的一相對關係，使得若一實體場景內的一點比另一點亮時，則在該等畫素電路沒有完全飽和之範圍內，該實體場景之被擷取的影像內的情況是相同的。當被擷取的影像是為了給人類觀看時，這是被期望的，因為該等被擷取的影像是為了維持實體場景之一真實外觀而被擷取。然而，當為了圖樣辨識目的而擷取一高動態範圍場景之一影像時，嘗試維持一場景內的光強度之點之間的相對關係可能產生問題，因為實體場景內的光強度之變化可能超過該等畫素電路之一動態範圍。
例如，考慮具有一較明亮的中心部分以及邊緣黑暗的一實體場景，例如當在一陽光明亮的下午從一黑暗的隧道內往外看時。在此一情形中，若用於在一全域快門或滾動快門操作中累積電荷的一聚集時間被設定為一長的時間以對於黑暗區域累積足夠的電荷量，則對於明亮區域累積電荷的畫素電路可能電荷飽和。此電荷之飽和可能導致不能看見該影像之明亮區域內的物體。另一方面，若在此一全 域快門或滾動快門操作的情形中累積電荷之聚集時間被設定為一短的時間以對於該等明亮區域不使累積電荷的畫素電路飽和，則對於黑暗區域累積電荷的畫素電路可能無法累積足夠的電荷以允許看見黑暗區域內的物體。
如以上所描述的累積太多電荷或累積太少電荷的問題在自動圖樣辨識之脈絡下可能是非常嚴重的，因為其難以且一般不可能辨識在一影像內無法被看見的一物體。例如，在以上提供的例子中，若被擷取的影像正被用以自動控制在隧道中行駛的一汽車，則使在隧道之離開區域的一影像飽和可能阻止在離開隧道時辨識物體之能力，這可能有害地影響該汽車避開此等物體之能力。因此，在擷取具有該等場景之不同區域之間的光強度之大的差值之高動態範圍場景之影像的情形中，該等全域快門及滾動快門操作可能產生問題。
第1圖描述了一習知的影像感測器電路100之一方塊圖。該影像感測器電路100包括一畫素陣列101、一類比對數位轉換器(ADC)方塊102、一數位影像處理器103、一列定址電路104、一控制處理器105以及一影像記憶體緩衝器106。該畫素陣列101包括以列及行配置的多數個畫素電路112。每個畫素電路112包括一感光元件，例如一光二極體或類似者，以對一被成像的場景之一對應部分之光強度取樣，且每個畫素電路112被組配以基於被取樣的光強度產生一類比畫素信號。
該畫素陣列101包括列控制線1071 、1072 ,...,107n (各自 可包括多數個控制線(在第1圖中未示))，且該畫素陣列101也包括類比輸出線1081 、1082 ,...,108m 。該列定址電路104透過該等列控制線1071 、1072 ,...,107n 提供控制信號給該畫素陣列101內的畫素電路112以控制該等畫素電路112之一操作。在該畫素陣列101之相同的列(例如，該畫素陣列101之第i列)內的畫素電路112透過來自該列定址電路104的一共同列控制線107i 共用共同列控制信號。在該畫素陣列101之相同的行(例如，該畫素陣列101之第j行)內的畫素電路112共用一共同類比輸出線108j 以提供輸出。該列定址電路104控制該等畫素電路112以對一滾動快門操作執行逐列處理。
自該畫素陣列101輸出的類比畫素信號透過該等類比輸出線1081 、1082 ,...,108m 輸入該ADC方塊102。該ADC方塊102一般包括一用於該畫素陣列101內的畫素電路112之每一行的行ADC電路114。該等行ADC電路114被組配以將透過該等類比輸出線1081 、1082 ,...,108m 之個別輸出線自該畫素陣列101接收的類比畫素信號轉換為在對應的數位輸出線1091 、1092 ,...,109m 上輸出的數位信號。該控制處理器105被組配以控制該ADC方塊102之一操作，且也被組配以控制該列定址電路104之一操作。在來自該ADC方塊102的該等數位輸出線1091 、1092 ,...,109m 上輸出的數位畫素信號被輸入至該數位影像處理器103。該數位影像處理器103與該影像記憶體緩衝器106以及該控制處理器105協作處理該等輸入數位畫素信號以在一輸出線上產生數位輸出信號。
第2圖描述了該畫素電路112之一習知設計。該畫素電 路112包括一光二極體121、一傳輸閘電晶體122、一感測節點131、一重設定電晶體124、一驅動電晶體125以及一讀取選擇電晶體126。該傳輸閘電晶體122、該重設定電晶體124、該驅動電晶體125以及該讀取選擇電晶體126各自包含一N通道金屬氧化半導體(NMOS)場效電晶體。該等列控制線1071 、1072 ,...,107n (參看第1圖)中的一同屬線在第2圖中被顯示為一列控制線107，且該等類比輸出線1081 、1082 ,...,108m (參看第1圖)中的一同屬線在第2圖中被顯示為一類比輸出線108。該列控制線107包括一列讀出信號線127、一傳輸信號線129以及一重設定信號線130。該畫素電路112接收該列讀出信號線127、該傳輸信號線129以及該重設定信號線130上的輸入信號。該畫素電路112在該類比輸出線108上提供輸出信號。
如第2圖中所描述的，該光二極體121連接在地端133與該傳輸閘電晶體122之一第一終端之間。該傳輸閘電晶體122之一第二終端連接到該感測節點131，且該傳輸閘電晶體122之一閘極連接到該傳輸信號線129。該重設定電晶體124之一第一終端連接到一電壓源132，該重設定電晶體124之一第二終端連接到該感測節點131，且該重設定電晶體124之一閘極連接到該重設定信號線130。該驅動電晶體125之一第一終端連接到該電壓源132，該驅動電晶體125之一第二終端連接到該讀取選擇電晶體126之一第一終端，且該驅動電晶體125之一閘極連接到該感測節點131。該讀取選擇電晶體126之一第二終端連接到該類比輸出線108，且該 讀取電晶體126之一閘極連接到該列讀出信號線127。
第3圖描述了該行ADC電路114之一習知設計。該行ADC電路114包括一源電晶體140、一雙取樣放大器142以及一類比對數位轉換器(ADC)電路144。該雙取樣放大器142被自該控制處理器105(參看第1圖)提供的控制信號控制，該等控制信號由該雙取樣放大器142透過一放大器控制信號線146被接收。該ADC電路144被自該控制處理器105(參看第1圖)提供的控制信號控制，該等控制信號由該ADC電路144透過一轉換器控制信號線148接收。該等類比輸出線1081 、1082 ,...,108m (參看第1圖)中的一同屬線在第3圖中被顯示為類比輸出線108，且該等數位輸出線1091 、1092 ,...,109m 中的一同屬線(參看第1圖)在第3圖中被顯示為一數位輸出線109。該源電晶體140之一第一終端連接到該數位輸出線108，以及該源電晶體140之一第二終端連接到地端133。該雙取樣放大器142之一輸入端連接到該類比輸出線108，以及該雙取樣放大器142之一輸出端連接到該ADC電路144之一輸入端。該ADC電路144之一輸出端連接到該數位輸出線109。
第4圖描述了第1圖之習知的影像感測器電路100，其中第2圖之畫素電路112以及第3圖之行ADC電路114被描述。該影像感測器電路100之一操作現在參看第1、2、3及4圖被描述。當一影像擷取操作被初始化時，光二極體121藉由在該傳輸信號線129上提供一高(HIGH)信號以接通該傳輸閘電晶體122以及在該重設定信號線130上提供一HIGH信號 以接通該重設定電晶體124而被重設定。接著一低(LOW)信號被提供在該重設定信號線130上以關閉該重設定電晶體124，同時該傳輸閘電晶體122保持接通以允許該光二極體121內產生的電荷在該感測節點131內累積。在一曝光時間間隔結束時，一LOW信號被提供在該傳輸信號線129上以關閉該傳輸閘電晶體122。
一旦該傳輸閘電晶體122被關閉，一HIGH信號被提供在該列讀出信號線127上以接通該讀取選擇電晶體126，且該雙取樣放大器142對該類比輸出線108上的一畫素電路輸出電壓取樣。接著，一LOW信號被提供在該列讀出信號線127上以關閉該讀取選擇電晶體126，且一HIGH信號被提供在該重設定信號線130及該傳輸信號線129上以接通該重設定電晶體124以及該傳輸閘電晶體122以重設定該感測節點131。當該感測節點131處於一重設定狀態時，一HIGH信號被提供在該列讀出信號線127上以接通該讀取選擇電晶體126，且該雙取樣放大器142對該類比輸出線108上的一畫素電路重設定電壓取樣。該雙取樣放大器142接著計算該畫素電路輸出電壓與該畫素電路重設定電壓之間的一差值以達到一被校正的畫素電路輸出電壓。該被校正的畫素電路輸出電壓自該雙取樣放大器142提供給該ADC電路144，且該ADC電路144將該被校正的畫素電路輸出電壓轉換為一數位信號，且將該數位信號提供給該數位影像處理器103。
在該影像感測器電路100中，該畫素陣列101之一給定列內的所有畫素電路112累積電荷一相等量的時間。因此， 當出於圖樣辨識目的擷取一高動態範圍場景之一影像時，該影像感測器電路100具有以上討論的問題，因為實體場景內的光強度之變化可能超過該等畫素電路112之一動態範圍。此等問題可能阻止物體或圖樣自該影像感測器電路100擷取的影像中被辨識出。
 發明概要
本發明之各個實施例允許在一影像擷取操作期間隨著時間控制一畫素陣列之一曝光圖樣，使得在該影像擷取操作期間該畫素陣列內的該等畫素電路可被曝光不同的時間量。在各個實施例中，該畫素陣列之曝光圖樣至少部分基於自該畫素陣列輸出的信號被控制，該等信號表示在該畫素陣列之至少一部分內累積的電荷。在一些實施例中，基於在該影像擷取操作期間在該畫素陣列內已累積的電荷，該畫素陣列之曝光圖樣在一影像擷取操作期間被疊代地更新。
依據本發明之一實施例的一影像感測器電路包括一畫素陣列以及一或多個電路。該畫素陣列包含多數個畫素電路。該一或多個電路被組配以至少部分基於自該畫素陣列輸出的一或多個信號更新曝光資訊，且被組配以基於該曝光資訊控制該畫素陣列之一曝光圖樣。在各個實施例中，該一或多個電路被組配以當一影像正被該畫素陣列擷取時，至少部分基於自該畫素陣列輸出的該一或多個信號以及至少一擴張準則疊代地更新該曝光資訊。在一些實施例中，該至少一擴張準則由至少一結構元件指定。
在各個實施例中，該等畫素電路可被控制使得該畫素陣列之一列內的至少一畫素電路可在該畫素電路之一感測節點聚集電荷，同時該列內的至少一第二畫素電路在一影像擷取操作之至少一部分期間被阻止在該第二畫素電路之一感測節點聚集電荷。在一些實施例中，該一或多個電路被組配以至少部分基於自該畫素陣列輸出的該一或多個信號之值疊代地更新該曝光資訊，其中該一或多個信號之該等值表示在該畫素陣列之至少一部分內累積的電荷。
在各個實施例中，該一或多個電路被組配以基於該曝光資訊個別地控制該等畫素電路之曝光狀態，以控制該畫素陣列之該曝光圖樣。而且，在各個實施例中，該等畫素電路中的每個畫素電路之曝光狀態包括一開啟狀態以及一關閉狀態，在該開啟狀態中，該畫素電路被允許在該畫素電路之一感測節點聚集電荷，在該關閉狀態中，該畫素電路被阻止在該感測節點聚集額外的電荷。
在一些實施例中，該影像感測器電路進一步包含一或多個記憶體裝置以將該曝光資訊儲存為曝光圖樣資料，該曝光圖樣資料包括需被用於控制該畫素電路之一曝光狀態的該等畫素電路中的每個畫素電路之至少一位元。在進一步的實施例中，該一或多個電路被組配以在一影像擷取操作之前重設定儲存在該一或多個記憶體裝置內的該曝光圖樣資料為一初始圖樣。在一些實施例中，該一或多個電路被組配以當一影像被該畫素陣列擷取時基於該曝光資訊多次改變該畫素陣列之該曝光圖樣。
在各個實施例中，該等畫素電路中的至少一畫素電路包含一感光元件、一第一電晶體以及一第二電晶體。該第一電晶體具有連接到該感光元件的一終端。該第二電晶體連接在一曝光控制信號線與該第一電晶體之一閘極之間。在各個實施例中，該一或多個電路被組配以基於該曝光資訊控制該曝光控制信號線上的一信號。在一些實施例中，該至少一畫素電路進一步包含一第三電晶體以及一第四電晶體。該第三電晶體連接到該感光元件。該第四電晶體連接在一抗輝散控制信號與該第三電晶體之一閘極之間。該一或多個電路被組配以基於該曝光資訊控制該抗輝散控制信號線上的一抗輝散信號。
在各個實施例中，該一或多個電路被組配以在一影像擷取操作期間控制該抗輝散控制信號線上的抗輝散信號為該曝光控制信號線上的該曝光控制信號之一相反的值。而且，在各個實施例中，該感光元件具有延伸到該曝光信號線之下的一第一部分以及延伸到該抗輝散控制信號線之下的一第二部分。在一些實施例中，該至少一畫素電路進一步包含一或多個虛擬擴散，該一或多個虛擬擴散在一影像擷取操作期間連接到一恆定電壓。
在一些實施例中，該至少一畫素電路進一步包含一重設定電晶體。該重設定電晶體連接在一固定電壓與一感測節點之間，其中該感測節點上的一電壓控制一輸出信號。在各個實施例中，該一或多個電路被組配以控制一重設定信號，該重設定信號被施加給該重設定電晶體之一閘極， 使得該重設定電晶體在一影像擷取操作期間的該輸出信號之至少兩次讀出期間及之間保持關閉，以使該輸出信號之該至少兩次讀出關於在該感測節點累積的電荷呈現非破壞性的。
在各個實施例中，該畫素陣列進一步包含多數個行讀出線以提供該一或多個信號，且該一或多個信號被組配以選擇性地控制該等行讀出線上的控制信號為電壓信號或電流信號。在一些實施例中，該一或多個信號在一影像擷取操作期間的至少一部分時間是類比電流信號。在各個實施例中，該影像感測器電路進一步包含一行數位對類比轉換器電路，該行數位對類比轉換器電路被組配以接收自位於該畫素電路之一相同的行內的該等畫素電路中的兩個或多個畫素電路的該畫素陣列之一行讀出線上輸出的類比信號，且被組配以將該等類比信號轉換為對應的數位信號。
在各個實施例中，該等畫素電路以多數個列及多數個行排列。在一些實施例中，該一或多個電路被組配以選擇性地控制該畫素陣列以在一相同的時間提供來自兩列或多列以及兩行或多行內的畫素電路之輸出，使得來自該兩列或多列的該等輸出在該畫素陣列之行讀出線上以類比形式組合。
在一些實施例中，該影像感測器電路進一步包含一電阻柵。在各個實施例中，該電阻柵包括多數個可開關電阻器以及多數個電容器。在一些實施例中，該等電容器被連接以接收具有基於自該畫素陣列輸出的該一或多個信號的 值之信號，且該等可開關電阻器被組配以依據指令信號選擇性地連接該等電容器。在各個實施例中，在該等可開關電阻器已被控制以連接該等電容器且已經過一時間期間時，該一或多個電路被組配以對儲存在該等電容器中的至少一者內的一電壓進行取樣。而且，在各個實施例中，該一或多個電路被組配以基於該電壓更新該曝光資訊。
在一些實施例中，該等畫素電路以多數個列及多數個行排列，其中該等列中的每個進一步包括一臨界電流產生器。在各個實施例中，該一或多個電路被組配以比較自該等列中的一特定列內的一特定臨界電流產生器之一輸出導出的一參考信號之一電壓與自該特定列內的該等畫素電路中的一特定畫素電路之一輸出導出的一信號之一電壓，且被組配以基於該比較之一結果更新該曝光資訊。在一些實施例中，該一或多個電路被組配以基於一臨界數目與自該曝光資訊計算出的一數目之間的一比較終止該畫素陣列內的一影像擷取操作。而且，在一些實施例中，該一或多個電路包含一數位信號處理器。在各個實施例中，該影像感測器電路進一步包含設於該等畫素電路中的至少一畫素電路之至少一部分上的一紅外線濾波器。在一些實施例中，該影像感測器電路進一步包含設於該等畫素電路中的至少一畫素電路之至少一部分上的一彩色濾波器。
一種用於依據本發明之一實施例的一影像感測器電路的方法，包括以下步驟：(a)儲存與該影像感測器電路之一畫素陣列的一曝光圖樣相關的資訊；以及(b)至少部分基於 (i)已被儲存的資訊；以及(ii)自該畫素陣列輸出的一或多個信號，改變該畫素陣列之該曝光圖樣。
一種用於依據本發明之一實施例的一影像感測器電路的方法包括以下步驟：(a)開始該影像感測器電路之一畫素陣列之多數個畫素電路中的每個內的電荷之聚集；(b)阻止至少部分基於自該畫素陣列輸出的一或多個信號選擇的該等畫素電路中的至少一特定畫素電路內的電荷之聚集；以及(c)至少部分基於一擴張準則，阻止與該畫素陣列內的該特定畫素電路相鄰的該等畫素電路中的至少一畫素電路內的電荷之聚集。
一種依據本發明之一實施例的畫素電路包括一感光元件、一第一電晶體以及一第二電晶體。在各個實施例中，該感光元件包含一光二極體或類似者。該第一電晶體連接在該感光元件與一感測節點之間。該第二電晶體連接在一曝光控制信號線與該第一電晶體之一閘極之間，且該第二電晶體具有連接到一傳輸信號線的一閘極。
一種依據本發明之一實施例的影像處理系統包括一影像感測器電路以及一處理器。該影像感測器電路包含一畫素陣列且被組配以利用一種快門操作獲得一影像，其中該畫素陣列之一曝光圖樣依據曝光資訊被設定，該曝光資訊至少部分基於該畫素陣列之至少一部分內累積的電荷隨著時間而變化。該處理器被組配以檢測該影像內的一或多個物體。在各個實施例中，該曝光資訊進一步基於由一結構元件指定的一擴張準則隨著時間變化。在各個實施例中， 該影像感測器電路及該處理器都設於一個單一晶片上。
本發明之各個實施例允許利用回饋控制一畫素陣列，使得該畫素陣列至少部分基於自該畫素陣列輸出的信號被控制，該等信號表示在一影像擷取操作期間在該畫素陣列之至少一部分內累積的電荷。而且，本發明之各個實施例允許在一個別畫素電路位準控制聚集時間之一期間，使得在一影像擷取操作期間該畫素陣列中的一相同的列內的畫素電路可各自以不同的時間量聚集電荷。在各個實施例中，與對於一實體場景之較暗區域，聚集電荷的畫素電路之聚集時間相比之下，一特定快門操作允許對於該實體場景之明亮區域聚集電荷的畫素電路以較短的聚集時間聚集電荷。因此，本發明之各個實施例提供控制個別畫素電路被允許在一影像擷取操作期間累積電荷的一時間量，至少部分基於在該影像擷取操作期間已由畫素電路累積的電荷。
圖式簡單說明
第1圖描述了一習知的影像感測器電路；第2圖描述了一習知的畫素電路；第3圖描述了一習知的行類比對數位轉換器(ADC)電路；第4圖描述了一習知的影像感測器電路；第5圖描述了依據本發明之一實施例的一影像處理系統；第6圖描述了依據本發明之一實施例的一影像感測器電路；第7圖描述了依據本發明之一實施例的一畫素電路； 第8圖描述了依據本發明之一實施例的一臨界電流產生器；第9圖描述了依據本發明之一實施例的一行ADC電路；第10圖描述了依據本發明之一實施例的一參考信號轉換器；第11圖描述了依據本發明之一實施例的一影像感測器電路；第12圖描述了依據本發明之一實施例的一行ADC電路；第13圖描述了依據本發明之一實施例的一影像感測器電路；第14圖描述了依據本發明之一實施例的一畫素電路之一佈局；第15圖描述了用於依據本發明之一實施例的一影像感測器電路之方法的一流程圖；第16圖描述了用於依據本發明之一實施例的一影像感測器電路之一方法的一流程圖；第17圖描述了用於依據本發明之一實施例的一影像感測器電路之一方法的一流程圖；第18A圖描述了依據本發明之一實施例的由一結構元件指定的一擴張準則；第18B圖描述了依據本發明之一實施例的由一結構元件指定的一擴張準則；第18C圖描述了依據本發明之一實施例的由一結構元件指定的一擴張準則； 第18D圖描述了依據本發明之一實施例的由一結構元件指定的一擴張準則；第19A圖描述了依據本發明之一實施例的一曝光圖樣緩衝器之內容的一例子；第19B圖描述了依據本發明之一實施例的依據第19A圖的曝光圖樣緩衝器之內容設定的一畫素陣列之一曝光圖樣的一例子；第19C圖描述了依據本發明之一實施例的一曝光圖樣緩衝器之內容的一例子；第19D圖描述了依據本發明之一實施例的一曝光圖樣緩衝器之內容的一例子；第19E圖描述了依據本發明之一實施例的依據第19D圖的曝光圖樣緩衝器之內容設定的一畫素陣列之一曝光圖樣的一例子；第19F圖描述了依據本發明之一實施例的一曝光圖樣緩衝器之內容的一例子；第19G圖描述了依據本發明之一實施例的一曝光圖樣緩衝器之內容的一例子；第19H圖描述了依據本發明之一實施例的依據第19G圖的曝光圖樣緩衝器之內容設定的一畫素陣列之一曝光圖樣的一例子；第19I圖描述了依據本發明之一實施例的一曝光圖樣緩衝器之內容的一例子；第19J圖描述了依據本發明之一實施例的一曝光圖樣 緩衝器之內容的一例子；第19K圖描述了依據本發明之一實施例的依據第19J圖的曝光圖樣緩衝器之內容設定的一畫素陣列之一曝光圖樣的一例子；第20圖描述了依據本發明之一實施例的一影像感測器電路；第21圖描述了依據本發明之一實施例的一影像感測器電路；以及第22圖描述了描述了依據本發明之一實施例的一佈局。
 較佳實施例之詳細說明
第5圖描述了依據本發明之一實施例的一影像處理系統700之一方塊圖。該影像處理系統700包括一影像感測器電路200及一處理器800。該影像感測器電路200包括一畫素陣列240以及一或多個電路290。在各個實施例中，該影像感測器電路200及該處理器800都設於一個單一晶片上。在各個實施例中，該影像感測器電路200允許擷取實體場景之影像，且該處理器800被組配以處理被該影像感測器電路200擷取的影像。在一些實施例中，該處理器800被組配以自該影像感測器電路200接收一影像之資料且被組配以處理該資料以檢測該影像內的一或多個物體。在各個實施例中，該影像處理系統700可被用於機器視覺或其他自動圖樣辨識應用。在一些實施例中，該影像處理系統700可被用於獲得影像以供人類查看。
在一些實施例中，該處理器800可包括用於執行圖樣匹配的電路以檢測一或多個物體，例如序號為60/991,545的美國臨時專利申請案(名稱為“Vision System on a Chip”，於2007年11月30日提出申請)中揭露的電路，其全部內容以參照方式被併入文本。在一些實施例中，該處理器800被組配以利用一或多個特徵之一模型搜尋表示一物體之一或多個特徵的影像。而且，在一些此等實施例中，該處理器800可被組配以執行一種藉由搜尋一影像內的特徵而檢測物體之方法，例如包括序列號為60/991,545的美國臨時專利申請案之第8圖的流程圖內的步驟802－810之方法。
第6圖描述了依據本發明之一實施例的影像感測器電路200。該影像感測器電路200包括該畫素陣列240、一類比對數位轉換器(ADC)方塊249、一畫素控制信號產生器213、一控制處理器212、一數位影像處理器210以及一影像記憶體緩衝器211。在一些實施例中，該影像感測器電路200進一步包括一曝光圖樣緩衝器295。該畫素陣列240包括以列及行配置的多數個畫素電路250。例如，在各個實施例中，該畫素陣列240可包括“n”列及“m”行的畫素電路250，其中n及m是整數值。每個畫素電路250包括一感光元件，例如一光二極體或類似者，以對一被成像的場景之一對應部分的光強度進行取樣。在各個實施例中，該畫素陣列240進一步包括以一行排列的多數個臨界電流產生器260。每個臨界電流產生器260可與該畫素陣列240內的畫素電路250之一對應列結合，且可被組配以提供需被用於信號比較的該對應 列之一參考信號。
該畫素陣列240包括列控制線2231 、2232 ,...,223n ，其等可各自包括多數個控制線(在第6圖中未顯示)，且該畫素陣列240也包括行讀出線2311 、2312 ,...,231m 。該畫素控制信號產生器213被組配以透過該等列控制線2231 、2232 ,...,223n 提供控制信號給該畫素陣列240內的該等畫素電路250以控制該等畫素電路250之操作。在各個實施例中，該畫素陣列240之一相同的列(例如，該畫素陣列240之第i列)內的畫素電路250透過來自該畫素控制信號產生器213的一共同列控制線223i 共用共同的列控制信號。而且，在各個實施例中，該畫素陣列240之一相同的行(例如，該畫素陣列240之第j行)內的畫素電路250共用一共同行讀出線231j 以提供輸出。在各個實施例中，該畫素陣列240進一步包括一參考信號線232，該等臨界電流產生器260中的每個透過參考信號線232能夠提供輸出。
透過該等行讀出線2311 、2312 ,...,231m 自該畫素陣列240輸出的類比信號被輸入至該ADC方塊249。在各個實施例中，該ADC方塊249包括用於該畫素陣列240內的畫素電路250中的每一行之一或多個行ADC電路220。在各個實施例中，該等行ADC電路220被組配以將透過該等行讀出線2311 、2312 ,...,231m 之個別讀取線自該畫素陣列240接收的類比信號轉換為在對應的數位輸出線2461 、2462 ,...,246m 上輸出的數位信號。在各個實施例中，該ADC方塊249進一步包括一參考信號轉換器221，該參考信號轉換器221用於 接收來自該畫素陣列240的該參考信號線232上的信號，且用於將一參考電壓線243上的參考信號提供給該ADC方塊249之該等行ADC電路220中的每個。在各個實施例中，該ADC方塊249包括一或多個控制線241，該控制處理器212透過該一或多個控制線241提供控制信號以控制該參考信號轉換器221之操作。而且，在各個實施例中，該ADC方塊249包括一或多個控制線242，該控制處理器212透過該一或多個控制線242提供控制信號以控制該等行ADC電路220之操作。
在各個實施例中，該控制處理器212被組配以控制該ADC方塊249之操作，且也被組配以控制該畫素控制信號產生器213之操作。在各個實施例中，該控制處理器212透過一或多個控制線244提供控制信號給該畫素控制信號產生器213。在來自該ADC方塊249的數位輸出線2461 、2462 ,...,246m 上輸出的數位信號被輸入至該數位影像處理器210。該影像感測器電路200進一步包括畫素控制信號線2261 、2262 ,...,226m ，該等畫素控制信號線2261 、2262 ,...,226m 可各自包括多數個控制線(在第6圖中未顯示)。該數位影像處理器210被組配以透過該等畫素控制信號線2261 、2262 ,...,226m 提供控制信號給該畫素陣列240內的該等畫素電路250。在各個實施例中，位於該畫素陣列240之一相同的行(例如，該畫素陣列240之一第j行)內的畫素電路250共用一共同畫素控制信號線226j ，控制信號透過該共同畫素控制信號線226j 自該數位影像處理器210被發送。
在各個實施例中，該數位影像處理器210透過一或多個通訊線245與該控制處理器212進行通訊。而且，在各個實施例中，該數位影像處理器210透過一讀取/寫入匯流排248自該影像記憶體緩衝器211讀取資料且將資料寫入該影像記憶體緩衝器211。在一些實施例中，一個別寫入匯流排247允許將資料自該數位影像處理器210傳給該影像記憶體緩衝器211。在各個實施例中，該數位影像處理器210被組配以處理透過該等數位輸出線2461 、2462 ,...,246m 自該ADC方塊249接收的數位信號且在一或多個輸出線219上產生輸出信號。在各個實施例中，該影像記憶體緩衝器211包含一隨機存取記憶體(RAM)或類似者以儲存且擷取資料。在一些實施例中，該影像感測器電路200包括該曝光圖樣緩衝器295，且該數位影像處理器210能夠自該曝光圖樣緩衝器295讀取且寫入曝光圖樣緩衝器295。在各個實施例中，該曝光圖樣緩衝器295包含一RAM或類似者。
該影像感測器電路200之各個實施例允許在以下二者之間選擇：(i)一電流－類比模式，其中在該等行讀出線2311 、2312 ,...,231m 上輸出的信號是類比電流信號；與(ii)一電壓－類比模式，其中在該行等讀取線2311 、2312 ,...,231m 上輸出的信號是類比電壓信號。在各個實施例中，該影像感測器電路200進一步包括一電壓源230、多數個偏壓源2341 、2342 ,...,234m 以及多數個電壓源開關2171 、2172 ,...,217m (例如，類比開關或類似者)。而且，在各個實施例中，該畫素陣列240進一步包括多數個電壓源線2351 、2352 ,..., 235m 。在各個實施例中，位於該畫素陣列240之一相同的行(例如，該畫素陣列240之一第j行)內的畫素電路250共用一共同電壓源線235j ，且該行之電壓源線235j 連接到該等電壓源開關2171 、2172 ,...,217m 中的一對應的電壓源開關217j 。在各個實施例中，該控制處理器212被組配以控制該等電壓源開關2171 、2172 ,...,217m 中的每個以可控制地在該電壓源230之一終端與該等偏壓源2341 、2342 ,...,234m 中的一對應的一者的一第一終端之間切換。在各個實施例中，該等偏壓源2341 、2342 ,...,234m 中的每個之一第二終端連接到地端233。
在各個實施例中，該畫素陣列240進一步包括連接到該等臨界電流產生器260中的每個之一電壓源線238。而且，在各個實施例中，該影像感測器電路200進一步包括一偏壓源281，以及連接到該電壓源線238的一開關239。在各個實施例中，該控制處理器212被組配以控制該開關239以可控制地在該偏壓源281之一第一終端與一斷開狀態之間切換。而且，在各個實施例中，該偏壓源281之一第二終端連接到地端233。在各個實施例中，該畫素陣列240進一步包括一臨界電壓線268，該臨界電壓線268連接到該等臨界電流產生器260中的每個。而且，在各個實施例中，該影像感測器200進一步包括一臨界電壓源267，該臨界電壓源267具有連接到該臨界電壓線268的一第一終端及連接到地端的一第二終端。
參看第5及6圖，在各個實施例中，該一或多個電路290 包括該數位影像處理器210。在一些實施例中，該數位影像處理器210包含一可規劃的數位信號處理器或類似者。在一些實施例中，該一或多個電路290進一步包括該畫素信號產生器213。在一些實施例中，該一或多個電路290進一步包括該控制處理器212。在各個實施例中，該一或多個電路290進一步包括該ADC方塊249。而且，在各個實施例中，該一或多個電路290進一步包括該等偏壓源2341 、2342 ,...,234m 、該等電壓源開關2171 、2172 ,...,217m 、該偏壓源281、該開關239以及該臨界電壓源267。
第7圖描述了依據本發明之一實施例的畫素電路250。該畫素電路250包括一光檢測器或感光元件，例如一光二極體201或類似者。該畫素電路250進一步包括一傳輸閘電晶體202、一感測節點203(例如，一浮動擴散節點)、一重設定電晶體204、一驅動電晶體205、一讀取選擇電晶體206、一抗輝散閘電晶體216、一第一寫入選擇電晶體214以及一第二寫入選擇電晶體215。在各個實施例中，該傳輸閘電晶體202、該重設定電晶體204、該驅動電晶體205、該讀取選擇電晶體206、該抗輝散閘電晶體216、該第一寫入選擇電晶體214以及該第二寫入選擇電晶體215可各自包含一N通道金屬氧化半導體(NMOS)場效電晶體或類似者。該感測節點203具有一特定電容且能夠儲存一些電荷。
該等列控制線2231 、2232 ,...,223n (參看第6圖)中的一示範性的一者在第7圖中顯示為一列控制線223。在各個實施例中，該列控制線223包括一列讀出信號線254、一傳輸 信號線253以及一重設定信號線252。在各個實施例中，該畫素電路250接收該列讀出信號線254、該傳輸信號線253以及該重設定信號線252上的輸入信號。該等畫素控制信號線2261 ,2262 ,...,226m (參看第6圖)中的一示範性的一者在第7圖中被顯示為一畫素控制信號線226。在各個實施例中，該畫素控制信號線226包括一曝光控制信號線255以及一抗輝散控制信號線256。在各個實施例中，該畫素電路250接收該曝光控制信號線255以及該抗輝散控制信號線256上的輸入信號。該等電壓源線2351 、2352 ,...,235m (參看第6圖)中的一示範性的一者在第7圖中被顯示為一電壓源線235。在各個實施例中，該畫素電路250透過該電壓源線235接收一輸入電壓信號。該等行讀出線2311 、2312 ,...,231m (參看第6圖)中的一示範性的一者在第7圖中被顯示為一行讀出線231。在各個實施例中，該畫素電路250在該行讀出線231上提供輸出信號。
如第7圖中的畫素電路250之一實施例中所描述的，該光二極體201之一陽極連接到地端233，且該光二極體201之一陰極連接到該傳輸閘電晶體202之一第一終端以及該抗輝散閘電晶體216之一第一終端。該傳輸閘電晶體202之一第二終端連接到該感測節點203，且該傳輸閘電晶體202之一閘極連接到該第二寫入選擇電晶體215之一第一終端。該重設定電晶體204之一第一終端連接到一電壓源251，該重設定電晶體204之一第二終端連接到該感測節點203，且該重設定電晶體204之一閘極連接到該重設定信號線252。該 驅動電晶體205之一第一終端連接到該電壓源線235，該驅動電晶體205之一第二終端連接到該讀取選擇電晶體206之一第一終端，且該驅動電晶體205之一閘極連接到該感測節點203。該讀取選擇電晶體206之一第二終端連接到該行讀出線231，以及該讀取選擇電晶體206之一閘極連接到該列讀出信號線254。
該抗輝散閘電晶體216之一第二終端連接到該電壓源251，且該抗輝散閘電晶體216之一閘極連接到該第一寫入選擇電晶體214之一第一終端。該第一寫入選擇電晶體214之一第二終端連接到該抗輝散控制信號線256，且該第一寫入選擇電晶體214之一閘極連接到該傳輸信號線253。該第二寫入選擇電晶體215之一第二終端連接到該曝光控制信號線255，且該第二寫入選擇電晶體215之一閘極連接到該傳輸信號線253。
第8圖描述了依據本發明之一實施例的臨界電流產生器260。該臨界電流產生器260包括一電流控制電晶體265以及一選擇電晶體266。在各個實施例中，該電流控制電晶體265以及該選擇電晶體266各自包含一NMOS場效電晶體或類似者。該等列控制線2231 、2232 ,...,223n (參看第6圖)中的一示範性的一者之列讀出信號線254在第8圖中被顯示為連接到該臨界電流產生器260。如第8圖中的臨界電流產生器260之一實施例中所描述的，該電流控制電晶體265之一第一終端連接到該電壓源線238。該電流控制電晶體265之一閘極連接到該臨界電壓線268，且該電流控制電晶體265 之一第二終端連接到該選擇電晶體266之一第一終端。該選擇電晶體266之一閘極連接到該列讀出信號線254，且該選擇電晶體266之一第二終端連接到該參考信號線232。
第9圖描述了依據本發明之一實施例的該行ADC電路220。該行ADC電路220包括一輸出模式開關227、一雙取樣放大器207、一源電晶體208、一ADC電路209、一電流對電壓轉換器222、一差值比較器225以及一數位多工器228。該等行讀出線2311 、2312 ,...,231m (參看第6圖)中的一示範性的一者在第9圖中被顯示為行讀出線231。該等數位輸出線2461 、2462 ,...,246m (參看第6圖)中的一示範性的一者在第9圖中被顯示為一數位輸出線246。來自該控制處理器212(參看第6圖)的一或多個控制線242被輸入至該行ADC電路220。在各個實施例中，該控制處理器212(參看第6圖)被組配以在該一或多個控制線242提供控制信號以控制該輸出模式開關227、該雙取樣放大器207、該源電晶體208、該電流對電壓轉換器222、該ADC電路209、該差值比較器225以及該數位多工器228之操作。在各個實施例中，該一或多個控制線242包括一選擇信號線274以將來自該控制處理器212(參看第6圖)的一選擇信號提供給該數位多工器228。
如第9圖中的該行ADC電路220之一實施例中所描述的，該輸出模式開關227可被控制以將該行讀出線231連接到該電流對電壓轉換器222之一輸入端，或者連接到該雙取樣放大器207之一輸入端以及該源電晶體208之一第一終端。在各個實施例中，該輸出模式開關227可由該控制處理 器212(參看第6圖)藉由透過該一或多個控制線242提供的控制信號控制。在各個實施例中，該電流對電壓轉換器222被組配以接收一類比電流信號、將該類比電流信號轉換為一電壓信號，且輸出該電壓信號。該電流對電壓轉換器222之一輸出端連接到該差值比較器225之一第一輸入端。該差值比較器225之一第二輸入端連接到該參考電壓線243以自該參考信號轉換器221(參看第6圖)接收一參考電壓信號。在各個實施例中，該差值比較器225被組配以放大自該電流對電壓轉換器222輸出的電壓信號與在該參考電壓線243上接收的參考電壓信號之間的一差值，且基於該差值產生一數位輸出。在各個實施例中，該差值比較器225之輸出被提供給該數位多工器228之一第一輸入端。
在各個實施例中，該源電晶體208之第一終端連接到該雙取樣放大器207之輸入端。而且，在各個實施例中，該源電晶體208之一第二終端連接到地端233，且該源電晶體208之一閘極連接到一電壓供應源273。在各個實施例中，該雙取樣放大器207被組配以對該行讀出線231上的一畫素輸出電壓取樣且在一不同的時間也對該行讀出線231上的一重設定電壓取樣，且計算該畫素輸出電壓與該重設定電壓之間的一差值以獲得一被校正的畫素輸出電壓。在各個實施例中，該ADC電路209連接到該雙取樣放大器207之一輸出端以自該雙取樣放大器207接收該被校正的畫素輸出電壓。在各個實施例中，該ADC電路209被組配以對該被校正的畫素輸出電壓數位化且將該被數位化校正的畫素輸出電 壓提供給該數位多工器228之一第二輸入端。在各個實施例中，該數位多工器228被組配以基於在該選擇信號線274上提供的一控制信號在該數位輸出線246上提供該差值比較器225之輸出或該ADC電路209之輸出。
第10圖描述了依據本發明之一實施例的參考信號轉換器221。在各個實施例中，該參考信號轉換器221包括一開關281、一電流對電壓轉換器224以及一電壓驅動器229。在各個實施例中，該開關281是可被控制以將該參考信號線232與該電流對電壓轉換器224之一輸入端連接或斷開。在各個實施例中，該開關281由被提供在來自該控制處理器212(參看第6圖)的一或多個控制線241上的一控制信號控制。在各個實施例中，該電流對電壓轉換器224被組配以將該參考信號線232上提供的一參考類比電流信號轉換為一對應的電壓信號，且輸出該對應的電壓信號。在各個實施例中，自該電流對電壓轉換器224輸出的電壓信號被提供給該電壓驅動器229之一第一輸入端。在各個實施例中，該電壓驅動器229之一輸出被提供為該電壓驅動器229之一第二輸入的回饋，且該電壓驅動器229被組配以驅動該參考電壓線243上的一參考電壓信號，其中該參考電壓信號至少部分基於該電流對電壓轉換器224之輸出。
第11圖描述了依據本發明之一實施例的第6圖之影像感測器電路200，其中第7圖之畫素電路250、第8圖之臨界電流產生器260、第9圖之行ADC電路220以及第10圖之參考信號產生器221被描述。該等電壓源開關2171 ,2172 ,..., 217m (參看第6圖)中的一示範性的一者在第11圖中被顯示為一電壓源開關217。該等偏壓源2341 、2342 ,...,234m (參看第6圖)中的一示範性的一者在第11圖中被顯示為一偏壓源234。在各個實施例中，該影像感測器電路200可被控制以一電壓－類比模式或一電流－類比模式操作。在各個實施例中，該控制處理器212被組配以藉由控制該電壓源開關217、該輸出模式開關227以及該數位多工器228對來自該畫素電路250的輸出設定電壓－類比模式或電流－類比模式。
為了設定該電壓－類比模式，在各個實施例中，該控制處理器212控制(i)該電壓源開關217使得該驅動電晶體205之第一終端透過該開關217連接到該電壓源230；(ii)該輸出模式開關227，使得該讀取選擇電晶體206之第二終端連接到該源電晶體208之第一終端以及該雙取樣放大器207之輸入端；以及(iii)該數位多工器228，使得該數位多工器228提供該ADC電路209之輸出為輸出。在此等電壓－類比模式之實施例中，該畫素電路250能夠提供電壓信號給該行ADC電路220，該等電壓信號被該雙取樣放大器207取樣。
為了設定該電流－類比模式，在各個實施例中，該控制處理器212控制(i)該電壓源開關217使得該驅動電晶體205之第一終端透過該開關217連接到該偏壓源234；(ii)該輸出模式開關227使得該讀取選擇電晶體206之第二終端連接到該電流對電壓轉換器222之輸入端；(iii)該開關239使得該電流控制電晶體265之第一終端透過該開關239連接到該偏壓源281；以及(iv)該數位多工器228使得該數位多工器228將 該差值比較器225之輸出提供為輸出。在此等電流－類比模式之實施例中，該畫素電路250能夠提供一或多個電流信號給該行ADC電路220，該一或多個電流信號被該電流對電壓轉換器222轉換為一對應的一或多個電壓信號。
依據本發明之一實施例的影像感測器電路200之一操作現在參看第6、7、8、9、10及11圖被描述。在一影像擷取操作之前，該光二極體201及該感測節點203藉由使該畫素控制信號產生器213在該重設定信號線252上提供一HIGH信號且在該傳輸信號線253上提供一HIGH信號，以及藉由使該數位影像處理器210在該曝光控制信號線255上提供一HIGH信號且在該抗輝散控制信號線256上提供一LOW信號而被重設定。此一信號之組合使該重設定電晶體204以及該傳輸閘電晶體202都接通，且使該抗輝散控制信號線216關閉。
在各個實施例中，該抗輝散閘電晶體216以及該傳輸閘電晶體202中的每個具有個別寄生電容，使得被寫入該抗輝散閘電晶體216以及該傳輸閘電晶體202之個別閘極的值可持續(例如)直到它們被重新寫入新的值。而且，該抗輝散閘電晶體216以及該傳輸閘電晶體202之閘極可分別被該第一寫入選擇電晶體214以及該第二寫入選擇電晶體215隔離。因此，一旦值已對於重設定操作被提供給該第一寫入選擇電晶體214及該第二寫入選擇電晶體215之個別第二終端，且該HIGH信號已被提供在該傳輸信號線253上，則該傳輸信號線253上的信號可被改變到LOW，且由於寄生電容，該 抗輝散閘電晶體216以及該傳輸閘電晶體202將維持被提供的值(例如)直到新的值被寫入。
在各個實施例中，當一影像擷取操作被初始化時，一LOW信號被提供在該重設定信號線252上以關閉該重設定電晶體204，同時該傳輸閘電晶體202保持接通以允許該光二極體內產生的電荷在該感測節點203內累積。在此一狀態期間，來自該光二極體201的電荷聚集到該感測節點203內。一旦電荷開始在該感測節點203內累積，一類比電流讀出可藉由依據該等電流－類比模式設定設定該電壓源開關217、該輸出模式開關227、該開關239以及該數位多工器228，且接著使該畫素控制信號產生器213在該列讀出信號線254上提供一HIGH信號以接通該讀取選擇電晶體206而被執行。在該類比電流讀出已被執行之後，該控制信號產生器213可在該列讀出信號線254上提供一LOW信號。
當該HIGH信號被提供在該列讀出信號線254上以接通該讀取選擇電晶體206以電流－類比模式讀取時，與該感測節點203之一電壓位準成正比的電流在該行讀出線231內產生。該電流對電壓轉換器222將該行讀出線231上的電流轉換為一畫素輸出電壓。一參考電流依據該臨界電壓源267提供的一臨界電壓在該臨界電流產生器260內產生。該電流對電壓轉換器224將該參考電流轉換為一參考電壓，該參考電壓由該電壓驅動器229在該參考電壓線243上被驅動。該差值比較器225放大該畫素輸出電壓與該參考電壓之間的一差值以提供一數位輸出。該數位影像處理器210透過該多工 器228讀取該差值比較器225之數位輸出。
在該畫素電路250上對從行讀出線231讀出電流是非破壞性的，使得在該行讀出線231上讀出電流之後，在該感測節點203累積的電荷仍保留在該感測節點203。因此，在各個實施例中，自該畫素電路250讀出電流可在影像擷取操作期間被執行多次，而不會在影像擷取操作期間消滅在該感測節點203內累積的電荷。一或多個額外的類比電流讀出可藉由在該影像擷取操作期間依據該電流－類比模式設定設定該電壓源開關217、該輸出模式開關227、該開關239以及該數位多工器228，且接著使該畫素控制信號產生器213在該列讀出信號線254上提供一HIGH信號以接通該讀取選擇電晶體206而被執行。在該類比電流讀出已被執行之後，該控制信號產生器213可在該列讀出信號線254上提供一LOW信號。因此，在該感測節點203內累積的電荷可藉由在該影像擷取操作期間在不同的時間執行多數個類比電流讀出而在該影像擷取操作期間被監測，其中每個類比電流讀取關於該感測節點203內累積的電荷是非破壞性的。
在各個實施例中，在該感測節點203聚集電荷可在該影像擷取操作期間停止，同時維持在該感測節點203內已累積的電荷。為了停止電荷在該感測節點203聚集，該數位影像處理器210可在該曝光控制信號線255上提供一LOW信號且在該抗輝散控制信號線256上提供一HIGH信號，且該畫素控制信號產生器213可在該傳輸信號線253上提供一HIGH信號。此信號之一組合使該傳輸閘電晶體202被關閉，且該 抗輝散閘電晶體216被接通。因為該抗輝散閘電晶體216及該傳輸閘電晶體202具有允許該等電晶體儲存值的一些寄生閘電容，所以該畫素控制信號產生器213可接著在該傳輸信號線253上提供一LOW信號，且該抗輝散閘電晶體216以及該傳輸閘電晶體202將維持它們的值直到被寫入新的值。當該抗輝散閘電晶體216接通時，該光二極體201被耗盡。
一類比電壓讀出可藉由依據該電壓－類比模式設定設定該電壓源開關217、該輸出模式開關227、以及該數位多工器228，且接著使該畫素控制信號產生器213在該列讀出信號線254上提供一HIGH信號以接通該讀取選擇電晶體206而被執行。當該HIGH信號被提供在該列讀出信號線254上以接通該讀取選擇電晶體206而以該電壓－類比模式讀出時，一畫素輸出電壓在該源電晶體208之第一終端被提供在該行讀出線231上，該畫素輸出電壓與該感測節點203之一電壓位準成正比。在自該畫素電路250讀出電壓期間，該雙取樣放大器207在該源電晶體208之第一終端對該畫素輸出電壓取樣。在該類比電壓讀出已被執行之後，該控制信號產生器213可在該列讀出信號線254上提供一LOW信號。當該感測節點203處於一重設定狀態時，該雙取樣放大器207也在該源電晶體208之第一終端對一重設定電壓取樣。該雙取樣放大器207計算該畫素輸出電壓與該重設定電壓之間的一差值以達到一被校正的畫素輸出電壓，該被校正的畫素輸出電壓被該ADC電路209數位化。對於該類比電壓讀取，該數位影像處理器210透過該多工器讀取該ADC電路 209之數位輸出。
藉由使該數位影像處理器210在該曝光控制線255上提供一HIGH信號以及在該抗輝散控制信號線256上提供一LOW信號，且藉由使該畫素控制信號產生器213在該傳輸信號線253上提供一HIGH信號以及在該重設定信號線252上提供一HIGH信號，該畫素電路250可被重設定以將該感測節點203設於一重設定狀態。此信號之一組合使該重設定電晶體204及該傳輸閘電晶體202都接通，且使該抗輝散閘電晶體216關閉。當該感測節點203處於重設定狀態且一HIGH信號由該畫素控制信號產生器213提供在該列讀出信號線254上以接通該讀取選擇電晶體206時，一與該感測節點203之一重設定電壓位準成正比的重設定電壓被提供在該源電晶體208之第一終端。該雙取樣放大器207可在該源電晶體208之第一終端對該重設定電壓取樣以被用於自該畫素電路250的一電壓類比讀出。
允許自該畫素電路250的類比電流讀出以及類比電壓讀出之一優點是每一讀出類型具有期望的品質。該類比電流讀出可提供自該畫素陣列240的高速讀出，因為該行讀出線231之高電容(對於大的畫素陣列可能存在)不會阻止類比電流輸出快速地發展。該類比電壓讀出可提供自該畫素陣列240的低雜訊信號讀出。因此，在各個實施例中，該類比電流讀出可被用以在一影像擷取操作期間自該畫素陣列多次快速地獲得值，同時該類比電壓讀取可被用以在一影像擷取操作結束時獲得具有低雜訊的最後的值。
類比電流讀出之另一優點是其允許該畫素陣列240內的畫素電路250之多列被同時選擇以產生該畫素陣列240之每一行的一輸出電流，該輸出電流與該畫素陣列240之該等被選擇的列之該等畫素電路250之輸出電流的總和成正比。此多列讀出允許以一垂直方向對一輸出影像進行空間平均或平滑化。在一些影像擷取方法中，此局部影像平均對於濾波某些雜訊(例如，一般由畫素電路缺陷產生的雜訊以及由不同畫素電路之驅動電晶體之間的差值產生的固定圖樣雜訊)可能是有利的，因為當對一影像逐列次取樣時，局部影像平均在該影像之一垂直方向提供低通濾波以及抗混淆濾波。
第12圖描述了依據本發明之一實施例的行ADC電路220之另一實施例。與第9圖之行ADC電路220之實施例的元件相同的第12圖之行ADC電路220之實施例的元件以相同的參考符號被標示。第12圖之行ADC電路220之實施例不同於第9圖之行ADC電路220之實施例，因為該電流對電壓轉換器222及該差值比較器225被一電流比較器222b代替。該電流比較器222b被組配以檢測被輸入至該電流比較器222b的一電流是正的還是負的，且提供表示該檢測之一結果的二進制輸出。在該開關227被控制以將該行讀出線231連接到該電流比較器222b之輸入端的情形中，該電流比較器222b之輸入端連接到該行讀出線231。該電流比較器222b之輸出被提供給該多工器228之第一輸入端。
第13圖描述了依據本發明之一實施例的影像感測器電 路200之另一實施例。第13圖之影像感測器電路200之實施例不同於第11圖之影像感測器電路200之實施例，因為第13圖之影像感測器電路200的實施例包括第12圖之行ADC電路220的實施例，而不是第9圖之ADC行電路220之實施例。而且，第13圖之影像感測器電路200的實施例不包括該參考信號轉換器221(參看第6圖)。除此之外，第13圖之影像感測器電路200之實施例進一步包括用於畫素電路之每一行的一電流源，其等之示範性的一者被顯示為電流源218，且也進一步包括用於畫素電路之每一行的電流源開關，其等之示範性的一者被顯示為電流源開關283。與第11圖之影像感測器電路200之實施例的元件相同的第13圖之影像感測器電路200之實施例的其他元件以相同的參考符號標示。
在第13圖之影像感測器電路200之實施例中，用於畫素電路之每一行的每個電流源(例如電流源218)連接到該參考信號線232。該電流源218提供一偏電流，當該臨界電流產生器260利用來自該臨界電壓源267的一偏電壓被激發時，該偏電流藉由映射該臨界電流產生器260產生的一電流而被設定。在各個實施例中，該電流源開關283可被該控制處理器212控制以處於一斷開狀態或者將該電流源218連接到該行讀出線231。在第13圖之影像感測器電路200之實施例的一電壓－類比模式中，該控制處理器212控制該電流源開關283處於斷開狀態。
在第13圖之影像感測器電路200之實施例的電流－類比模式中，該控制處理器212控制該電流源開關283以將該電 流源218連接到該行讀出線231。在此一狀態中，當一電流由該畫素電路250產生時，到達該電流比較器222b之輸入端的一總電流等於該畫素電路250產生的電流減去由該電流源218產生的偏電流。該電流比較器222b決定該到達的電流是正的還是負的，且對於此等實施例中的電流類比模式，基於該決定提供二進制資訊為該數位多工器228之輸出。在各個實施例中，該一或多個電路290(參看第5圖)進一步包含該畫素陣列240之畫素電路之24行的電流源(例如電流源218)及電流源開關(例如電流源開關283)。
第14圖描述了依據本發明之一實施例的第7圖之畫素電路250的一示範性佈局。與第7圖之畫素電路250內的元件相同的第14圖中的畫素電路250之示範性佈局內的元件以相同的參考符號標示。在各個實施例中，該傳輸閘電晶體202及該抗輝散閘電晶體216可彼此設於該光二極體201之相反的面上。在一些實施例中，該傳輸閘電晶體202、該感測節點203、該重設定電晶體204、該驅動電晶體205、該讀取選擇電晶體206、該第一寫入選擇電晶體214以及該第二寫入選擇電晶體215各自設置在該光二極體201之相同側上。
第15圖描述了依據本發明之一實施例的方法之流程圖。第15圖之方法將參看第6圖之影像感測器電路200以及第7圖之畫素電路250被解釋。而且，依據本發明之一實施例的方法之一示範性操作被提供在第19A－19K圖中。在第19A－19K圖中提供的例子是該畫素陣列240具有7列及8行畫素電路之一實施例。應該明白的是，該畫素陣列240之此一 實施例僅僅被提供為一例子，且在各個其他實施例中，該畫素陣列240可具有較多或較少列以及較多或較少行的畫素電路。例如，該畫素陣列240之一些實施例可包括多於7列及多於8行的畫素電路。
第15圖中的一些步驟關於一曝光圖樣緩衝器。在各個實施例中，該影像記憶體緩衝器211之一部分被用作該曝光圖樣緩衝器。在各個其他實施例中，該影像感測器電路200可包括作為一記憶體的曝光圖樣緩衝器295，其與該影像記憶體緩衝器211分開。在第19A－19K圖之例子中，該例子之一些圖式描述了該曝光圖樣緩衝器295之一實施例的示範性內容。應該明白的是，此例子中的曝光圖樣緩衝器295之實施例的大小僅僅被提供為一例子，且在各個其他實施例中，該曝光圖樣緩衝器295具有比此例中描述的容量較大或較小的容量。
第15圖之方法中，在S301中，該曝光圖樣緩衝器295被該數位影像處理器210清空，且該畫素陣列240被該畫素控制信號產生器213以及該數位影像處理器210重設定。在各個實施例中，該曝光圖樣緩衝器295儲存曝光資訊，例如包括該畫素陣列240內的每個畫素電路250之一或多個位元的曝光圖樣資料。而且，在各個實施例中，該曝光圖樣緩衝器295藉由將該曝光圖樣緩衝器295內的該等被儲存的位元中的每個設定為一初始狀態而被清空。第19A圖描述了在該曝光圖樣緩衝器295已被清空之後的依據本發明之一實施例的該曝光圖樣緩衝器295之示範性內容。在第19A圖之 例子中，該曝光圖樣緩衝器295包括該畫素陣列240(參看第19B圖)之一實施例內的每個畫素電路之一位元，且該例子中的該曝光圖樣緩衝器295藉由將所有位元設定為一“0”值而被清空，使得該記憶體被歸零。
在該影像感測器電路200之各個實施例中，該畫素陣列240藉由使該畫素控制信號產生器213在該等列控制線2231 ,2232 ,...,223n 中的每個之該重設定信號線252以及該傳輸信號線253上提供一HIGH信號且藉由使該數位影像處理器210在該畫素控制信號線2261 ,2262 ,...,226m 中的每個之該曝光控制信號線255上提供一HIGH信號以及在該抗輝散控制信號線256上提供一LOW信號而被重設定。利用信號之此一組合，該等畫素電路250之重設定電晶體204以及傳輸閘電晶體202被接通，同時該等畫素電路250中的每個之該抗輝散閘電晶體216被關閉。一旦該抗輝散閘電晶體216以及該傳輸閘電晶體202在其等各自的閘極上接收到被提供的信號，其等各自的閘極上的寄生電容被充電或放電(取決於被寫入的值)，使得當該等畫素電路中的每個之第一寫入選擇電晶體214以及第二寫入選擇電晶體215利用對應的傳輸信號線253上的一LOW信號被關閉時，該抗輝散閘電晶體216以及該傳輸閘電晶體202之狀態可維持。實際上，這表示只寫入數位記憶體的兩位元維持該抗輝散閘電晶體216以及該傳輸閘電晶體202之狀態。該方法接著繼續到S302。
在S302中，一影像擷取操作被初始化，使得影像擷取在該畫素陣列240內被初始化。在各個實施例中，藉由使該 畫素控制信號產生器213在該等列控制線2231 、2232 ,...,223n 中的每個之重設定信號線252上提供一LOW信號以關閉該等畫素電路250中的每個之重設定電晶體204，影像擷取在該畫素陣列240內被初始化。在各個實施例中，該等畫素電路250中的每個之光二極體201被控制在一電壓，導致每個該畫素電路250之該傳輸閘202接通時，來自該畫素電路250之光二極體201的電荷自發遷移到該感測節點203。在該畫素電路250之各個實施例中，當該重設定電晶體204接通時，該重設定電晶體204用以使該感測節點203保持在一重設定電壓位準，從而實質上阻止電荷在該感測節點203內累積，但是當該重設定電晶體204被關閉且該傳輸閘電晶體202接通時，電荷將以一與照射在該光二極體201上的光能量成正比的速率在該感測節點203內累積。
第19B圖描述了該畫素陣列240之一實施例的一曝光圖樣之一例子，其中影像擷取已被初始化。為了說明之目的，被致能以在其等的感測節點內累積電荷的第19B圖之例子中的畫素陣列240之畫素電路被顯示為白色方塊。在第19B圖中，因為影像擷取已被初始化，所以該畫素陣列240內的所有畫素電路被顯示為白色方塊，因為第19B圖之實施例的畫素陣列240內的所有畫素電路被致能以在一影像擷取操作開始時在其等的感測節點累積電荷。一旦影像擷取已在該畫素陣列240內初始化，則該方法繼續到S303。
在S303中，一個二進制影像自該畫素陣列240讀取。在各個實施例中，S303中自該畫素陣列240的讀出以電流－類 比模式被執行，使得該等行讀出線2311 、2312 ,...,231m 上自該畫素陣列240輸出的信號是電流信號。在使用第11圖之影像感測器電路200之實施例的情形中，用於畫素電路250之每一行的電壓源開關217、輸出模式開關227及數位多工器228以及開關239依據以上討論的電流－類比模式被設定。在第13圖之影像感測器電路200之實施例被使用的情形中，畫素電路250之每一行的電流源開關283進一步依據以上討論的電流類比模式被設定。
在各個實施例中，在該電流－類比模式中，該等畫素電路250中的每個被取樣，且它們的電流－類比輸出位準(表示從重設定之結束而被它們的光二極體201吸收的光子之數目)與一參考位準相比以產生目前被擷取的一影像之一個二進制表示且被儲存在該畫素陣列240之該等畫素電路250內。在各個實施例中，每個畫素電路250之重設定電晶體204在S303內的畫素電路讀出過程中保持關閉，從而使該畫素電路讀出過程關於每個畫素電路250之感測節點203內累積的電荷是非破壞性的。
在各個實施例中，S303內的讀出過程以一逐列基準進行。例如，在各個實施例中，該畫素陣列240內的畫素電路250之一列被讀出，接著該該畫素陣列240內的畫素電路250之另一列被讀出等等，直到所有列已被讀出。例如，當每一列需被讀出時，藉由使該畫素控制信號產生器在該列的該列控制線223之列讀出信號線254上提供一HIGH信號，且接著在該列已被讀出之後，在該列之列控制信號線223的讀 出信號線254上提供一LOW信號，每一列可以被讀出。在一些實施例中，可能對列次取樣且/或一次選擇該畫素陣列240之多於一列而讀出。在電流－類比模式中，在一相同的時間多於一列被選擇讀出時，該畫素陣列240之任何給定行的行讀出線231提供被選擇的該等畫素電路250之該等輸出的一總和以提供該行之輸出。此一技術可被用於(例如)實施一垂直影像平滑操作，完全在該影像感測器電路200之一電流－類比域內，且此種濾波具有一般與空間雜訊減少相關的好處，其中一些特定用途包括抗混淆以及減輕畫素電路製造缺陷之影響。一旦該二進制影像已自該畫素陣列240讀取，該方法繼續到S304。
在S304內，S303內獲得的二進制影像資料被處理。例如，該二進制影像資料可被空間濾波以消除雜訊。用於對該二進制影像資料濾波的一些方法包括中值濾波或形態上閉合以消除太小而不能被視為對於第15圖之方法是重要的特徵。在垂直方向平滑已作為S303之電流類比讀出流程之部分被應用之情形中，各個實施例中的S304內的處理可藉由限制該二進制影像資料之處理在一水平方向處理而被簡化。在第15圖之方法的一些實施例中，該步驟S304是可取捨的且可完全略過。在一些實施例中，接著S304之以上描述的雜訊濾波，該步驟S304也可包括由一結構元件產生的影像之擴張，從而加速一曝光控制信號圖樣在由該二進制影像資料提供的初始點附近之傳播。在各個實施例中，S304內的處理被該數位影像處理器210執行。該流程接著繼續到 S305。
在S305內，在該步驟S304已被執行之情形中，來自S304的被濾波的二進制影像資料與儲存在該曝光圖樣緩衝器295內的曝光圖樣資料組合。在該步驟S304已略過之情形中，來自S303的二進制影像資料與儲存在該曝光圖樣緩衝器295內的曝光圖樣資料組合。在各個實施例中，藉由(例如)執行該被濾波的二進制影像資料與儲存在該曝光圖樣緩衝器295內的曝光圖樣資料之一邏輯“或(OR)”，且接著將該結果存回該曝光圖樣緩衝器295，該數位影像處理器210將該被濾波的二進制影像資料與該儲存在曝光圖樣緩衝器295中的曝光圖樣資料組合。
第19C圖描述了在第19A圖之曝光圖樣緩衝器295之內容已藉由與該示範性的被濾波的二進制影像資料組合而被更新之後的該曝光圖樣緩衝器295之內容的一例子。在該例子中，除了具有對應該畫素陣列240之列5及行3內的一畫素電路之一輸出的一“1”位元之外，該被濾波的二進制影像資料與第19A圖之曝光圖樣緩衝器295內的曝光圖樣資料相同，因此在第19A圖之曝光圖樣資料與該被經濾波的二進制影像資料進行邏輯“OR”，之後，在第19C圖內產生的曝光圖樣緩衝器295內對於列5及行3具有一“1”位元。第19C圖之例子中的對應該畫素陣列240之列5及行3內的畫素電路的“1”位元可表示(例如)當電流信號在S303內被讀出時，來自該畫素電路的一輸出電流信號超過一臨界值。在此一例子中，列5及行3的畫素電路可以自一正被成像的場景之一最明亮 的部分取樣光，使得在該畫素電路之一感測節點內累積的電荷可能已超過某一值，而其他畫素電路內累積的電荷可能還沒有達到該值。
在各個實施例中，一旦該曝光圖樣緩衝器295已在S305內被更新，則該方法繼續到S306。在S306內，該曝光圖樣緩衝器295之該等內容被更新以依據一擴張準則提供擴張。在各個實施例中，該擴張準則由一或多個結構元件指定。一結構元件可指定(例如)如何擴張該曝光圖樣緩衝器295之內容。在一些實施例中，一結構元件可指定如何將該曝光緩衝器295內的一邏輯值“1”在該曝光圖樣緩衝器295內的一或多個方向內擴展一些單位。依據本發明之實施例的結構元件指定的擴張準則之各個例子在第18A－18D圖被描述。應明白的是，第18A－18D圖中提供的示範性結構元件僅僅是例子，且任何期望的結構元件可被用於第15圖之方法中。
第18A圖描述了由依據本發明之一實施例的一結構元件指定的一擴張準則之一例子。在第18A圖中，黑色方塊表示在一曝光圖樣緩衝器內的一項目具有一“1”之邏輯值。具有“1”之邏輯值的項目與一畫素陣列內的一特定畫素電路相關。具有“x”的方塊表示與緊鄰該特定畫素電路右邊的該畫素陣列內的一畫素電路相關的該曝光圖樣緩衝器內的一項目也需被設定為“1”之邏輯值。因此，若由第18A圖之結構元件指定的擴張準則被用於擴張，則該曝光圖樣緩衝器內的每個邏輯值“1”將被擴展到右邊的一項目。
第18B圖描述了由一結構元件指定的一擴張準則之一例子，其中一曝光圖樣緩衝器內的一“1”之邏輯值在該具有“1”之邏輯值的項目上方擴展兩個項目，使得該項目上方的兩個項目被設定為“1”之邏輯值。第18C圖描述了由一結構元件指定的一擴張準則之一例子，其中與一畫素陣列的兩個相鄰畫素電路相關的一曝光圖樣緩衝器內的具有一“1”之邏輯值的兩個相鄰項目各自在該項目上方被擴展一個項目。在此一例子中，一具有“1”之邏輯值的單一項目(其無一具有“1”之邏輯值的相鄰項目)不會被擴展到其他項目。第18D圖描述了由一結構元件指定的一擴張準則之一例子，其中一曝光圖樣緩衝器之一項目內的一“1”之邏輯值需在該曝光圖樣緩衝器內的所有方向被擴展一個項目。
第19D圖描述了在第19C圖之曝光圖樣緩衝器295之內容已依據由第18D圖之結構元件指定的示範性擴張準則被擴張之後的曝光圖樣緩衝器295之內容的一例子。在第19D圖之例子中，在該曝光圖樣緩衝器295之列5及行3內的“1”之邏輯值依據第18D圖之擴張準則在所有方向內擴展，使得圍繞列5及行3之項目的所有項目被設定具有一“1”之邏輯值。因此，在各個實施例中，步驟S306允許該曝光圖樣緩衝器295內的曝光圖樣資料在形態上被擴大，從而使特徵在該曝光圖樣緩衝器295內的一或多個方向內增加一些畫素單元。該曝光圖樣資料相對於一畫素陣列之一讀出速率傳播的速度可藉由修改定義一擴張圖樣的一或多個結構元件之大小及形狀而被控制。一旦該曝光圖樣緩衝器295之內容 已利用一或多個結構元件透過擴張被更新，則第15圖之方法繼續到S307。
參看第6、7及15圖，在步驟S307內，來自該曝光圖樣緩衝器295的被更新的曝光圖樣資料被寫入該畫素陣列240以改變該畫素陣列240之曝光圖樣。在各個實施例中，該畫素陣列240之曝光圖樣被定義，該畫素陣列240內的畫素電路250藉以被致能以在其等各自的感測節點內累積額外的電荷，且該畫素陣列240內的畫素電路250藉以正被阻止或停止在其等各自的感測節點內累積額外電荷。在各個實施例中，藉由將來自該曝光圖樣緩衝器295的曝光圖樣資料寫入該畫素陣列240，該畫素陣列240之曝光圖樣與該曝光圖樣緩衝器295之內容重新同步化。在各個實施例之曝光圖樣緩衝器295內，一項目的一“0”之邏輯值表示該畫素陣列240內的對應畫素電路250被允許在影像擷取操作期間在其各自感測節點203內繼續聚集或累積電荷，而一項目的一“1”之邏輯值表示該畫素陣列240內的對應畫素電路250需被阻止或停止在其個別感測節點203內累積額外電荷，但是需維持其個別感測節點203內已累積的電荷。
雖然具有其他可能性，但是在如第15圖之方法中的各個實施例中，假設每個畫素電路250之抗輝散閘電晶體216之一狀態需總是與相同的畫素電路250之傳輸閘電晶體202之一狀態相反。換言之，在此等實施例中，當該畫素電路250之傳輸閘電晶體202被控制以接通時，相同的畫素電路250之抗輝散閘電晶體216被控制以關閉，且當該畫素電路 250之傳輸閘電晶體202被控制以關閉時，相同的畫素電路250之抗輝散閘電晶體216被控制以接通。
在各個實施例中，當該曝光圖樣緩衝器295之內容被寫入該畫素陣列240時，每個畫素電路250內的該傳輸閘電晶體202被關閉且該抗輝散閘電晶體216被接通，對應該曝光圖樣緩衝器295內的已被指定“1”之邏輯值的一項目。在此等畫素電路250中，當該傳輸閘電晶體202被關閉且該抗輝散閘電晶體216被接通時，對應的感測節點203內的額外的光產生電荷之累積被阻止或禁止或停止，且由該對應的光二極體201接著產生的任何電荷實質上透過該抗輝散閘電晶體216被排出。而且，在各個實施例中，當該曝光圖樣緩衝器295之內容被寫入該畫素陣列240時，每個畫素電路250內的傳輸閘電晶體202接通且抗輝散閘電晶體216保持關閉，對應該曝光圖樣緩衝器295內的已被指定一“0”之邏輯值的一項目。在此等畫素電路250中，當該傳輸閘電晶體202接通且該抗輝散閘電晶體216關閉時，來自對應的光二極體201的光產生的電荷被允許繼續在對應的感測節點203內累積。
在各個實施例中，該曝光圖樣緩衝器295之內容被一次一列寫入該畫素陣列240。在各個實施例中，該曝光圖樣緩衝器295內的對應需被寫入的一選定列內的一畫素電路250的每個位元被解譯為連接到該畫素電路250之對應的畫素控制信號線226上的信號。在各個實施例中，當對應一畫素電路250的該曝光圖樣緩衝器295內的一項目具有一“0”之邏輯值時，該數位影像處理器210在連接到該畫素電路250 的該畫素控制信號線226之該曝光控制信號線255上提供一HIGH信號且在該抗輝散控制信號線256上提供一LOW信號。而且，在各個實施例中，當對應一畫素電路250的該曝光圖樣緩衝器295內的一項目具有一“1”之邏輯值時，該數位影像處理器210在連接到該畫素電路250的該畫素控制信號線226之該曝光控制信號線255上提供一LOW信號且在該抗輝散控制信號線256上提供一HIGH信號。
因此，在各個實施例中，該數位影像處理器210基於該曝光圖樣緩衝器295之內容提供信號給該等畫素控制信號線2261 、2262 ,...,226m 中的每個以控制一特定列內的畫素電路250。因此，在此等實施例中，該畫素控制信號產生器213可在該特定列之列控制信號線223上提供一HIGH信號，使得該特定列內的每個畫素電路250之傳輸閘電晶體202以及抗輝散閘電晶體216依據該等對應被提供的信號被寫入。該畫素控制信號產生器213可接著在該特定列之列控制信號線223上提供一LOW信號，且該特定列內的每個畫素電路250之傳輸閘電晶體202以及抗輝散閘電晶體216將維持其等的值，由於該等電晶體之寄生閘電容。在各個實施例中，依據該曝光圖樣緩衝器295之內容寫入該畫素陣列240之流程可繼續到該畫素陣列240內的下一列等等，直到所有列已被寫入。在一些實施例中，步驟S303至S307可以一管線化方式操作，使得每當(例如)少量的列已被讀取時，該畫素陣列240之一第一列的曝光圖樣資料可被用以更新第一列的畫素電路250之一狀態，因此允許以較少的時間來執行讀出 及狀態更新。
第19E圖描述了依據第19D圖之該曝光圖樣緩衝器295內的曝光圖樣資料設定的畫素陣列240之曝光圖樣之一例子。依據第19E圖中的畫素陣列240之曝光圖樣，位於該畫素陣列240之列4－6中的一者以及行2－4中的一者內的畫素電路已被控制停止在其等各自的感測節點內聚集額外的電荷，且被控制以維持在其等各自的感測節點內已累積的任何電荷。該等畫素電路對應第19D圖之該曝光圖樣緩衝器295內的具有一“1”之邏輯值的項目。第19E圖之該畫素陣列240內的其他畫素電路被控制以繼續在其等各自的感測節點內聚集或累積電荷。該等畫素電路對應第19D圖之該曝光圖樣緩衝器295內的具有一“0”之邏輯值的項目。再次參看第6及15圖，一旦來自該曝光圖樣緩衝器295的被更新的曝光圖樣資料已在S307內被寫入該畫素陣列240以改變該畫素陣列240之曝光圖樣，則該方法繼續到S308。
在S308，對於該影像擷取操作進一步的曝光已被停止的畫素電路250之一總數目相對於一預定臨界值被測試，該總數目等於該曝光圖樣緩衝器295內的已被指定一“1”之邏輯值的位元之總和。在該曝光圖樣緩衝器295內的位元之總和不大於該臨界值的情形下，該方法返回到S303。另一方面，在該曝光圖樣緩衝器295內的位元之總和大於該臨界值的情形下，該方法繼續到S309。該曝光圖樣緩衝器295之位元的總和是可被用以在步驟S308內作出決定的許多可能的影像特徵之一例子。在該曝光圖樣緩衝器295內的一項目之 一“1”之邏輯值對應一畫素電路(對應該項目)之一感測節點內的進一步電荷之累積之停止或阻止或禁止的實施例中，一旦該曝光圖樣緩衝器295內的所有位元已被設定為一“1”之邏輯值，則返回到步驟S303並沒有好處。在一些實施例中，一最大的時間限制值也可被設定給該影像擷取操作。
在第19A－19K圖之例子中，假設被用於第15圖之步驟S308的臨界值是45。當然，該臨界值僅僅被提供給該例子，且其他臨界值可被用於其他實施例。因為第19D圖之該曝光圖樣緩衝器295內的位元之總和是9(不大於45)，所以該例子將導致返回到步驟S303。第19F圖描述了在第19D圖之該曝光圖樣緩衝器295之內容已藉由與該示範性的被濾波的二進制資料組合而被更新之後的該曝光圖樣緩衝器295之內容的一例子。在該例子中，該被濾波的二進制影像資料包括一“1”位元，對應第19E圖之該畫素陣列240之列2及行7內的一畫素電路之一輸出。應該注意到的是，對於該畫素陣列240之各個輸出，在該被濾波的影像資料內可能具有多個“1”位元。第19G圖描述了在第19F圖中之曝光圖樣緩衝器295之內容已依據由第18D圖之結構元件指定的示範性擴張準則被擴張之後的該曝光圖樣緩衝器295之內容的一例子。
第19H圖描述了依據第19G圖之該曝光圖樣緩衝器295之內容設定的該畫素陣列240之一曝光圖樣的一例子。依據第19H圖之該曝光陣列240之曝光圖樣，在該畫素陣列240之列3－7中的一者以及行1－5中的一者，或者列1－3中的一者以及行6－8中的一者內的畫素電路已被控制以停止在其等 個別感測節點內聚集額外的電荷，且被控制以維持在其等各自的感測節點內已累積的任何電荷。該等畫素電路對應在第19G圖之曝光圖樣緩衝器295內的具有一“1”之邏輯值的項目。第19H圖之畫素陣列240內的其他畫素電路被控制以繼續在其等各自的感測節點內聚集或累積電荷。該等畫素電路對應在第19G圖之曝光圖樣緩衝器295內的具有一“0”之邏輯值的項目。因為第19G圖之曝光圖樣緩衝器295內的位元之總和是34(其不大於該示範性臨界值45)，該例子將導致返回到第15圖內的步驟S303。
第19I圖描述了在第19G圖之曝光圖樣緩衝器295之內容已藉由與該示範性的被濾波的二進制影像資料組合而被更新之後的該曝光圖樣緩衝器295之內容的一例子。在該例子中，該被濾波的二進制影像資料包括對應第19H圖之畫素陣列240之列1及行1－2內的畫素電路之“1”位元。第19J圖描述了在第19I圖之該曝光圖樣緩衝器295的內容已依據第18D圖之結構元件指定的示範性擴張準則被擴張之後的該曝光圖樣緩衝器295之內容的一例子。第19K圖描述了依據第19J圖之曝光圖樣緩衝器295的內容設定的畫素陣列240之一曝光圖樣的一例子。因為第19J圖之曝光圖樣緩衝器295內的位元之總和是49(其大於45之示範性臨界值)，該例子將接著進行第15圖中的步驟S309。
再次參看第6、7及15圖，在步驟S309內，該畫素陣列240內的影像擷取終止。在各個實施例中，該畫素陣列240內的影像擷取終止，係藉由停止仍然正從其等個別光二極 體201在其等個別感測節點203內累積電荷的任何其餘畫素電路250之曝光。在各個實施例中，該曝光之停止可藉由將該等畫素電路250中的每個之傳輸閘電晶體202強迫到一關閉狀態且將該等畫素電路250中的每個之抗輝散閘電晶體216強迫到一接通狀態而被執行。例如，該數位影像處理器210可在該等畫素控制信號線2261 、2262 ,...,226m 中的每個之曝光控制信號線255上提供一LOW信號且在該抗輝散控制信號線256上提供一HIGH信號，且該畫素控制信號產生器213可在該等列控制線2231 ,2232 ,...,223n 中的每個之傳輸信號線253上提供一HIGH信號。在各個實施例中，當在步驟S309內的該畫素陣列240之影像擷取終止時，每個畫素電路250之每個感測節點203內已累積的電荷在該畫素電路250內被維持。該方法接著繼續到S310。
在S310內，在該畫素陣列240內擷取的一影像自該畫素陣列240被讀出。在各個實施例中，步驟S310內的影像之讀取利用電壓類比模式被執行。若第11圖之影像感測器電路200之實施例或第13圖之影像感測器電路200之實施例被使用，則該畫素陣列240之每一行的電壓源開關217、輸出模式開關227以及數位多工器228依據以上討論的電壓－類比模式被控制。在各個實施例中，自該畫素陣列240的一電壓－類比讀出可能比自該畫素陣列240的一電流－類比讀出慢，但是自該畫素陣列240的電壓－類比讀出比該電流－類比讀出具有較高的信號對雜訊效能。因此，在各個實施例中，對一影像擷取操作，使自該畫素陣列240的最後的讀出為一電 壓類比讀出是有利的，以獲得來自該畫素陣列240的最佳品質信號以定義被擷取的影像。在各個實施例中，步驟S310內的電壓－類比讀出利用該等行ADC電路220中的每個之雙取樣放大器207被執行，因此被校正的畫素輸出電壓基於畫素輸出電壓與重設定電壓之間的差值被計算出。該方法在S311結束。符合第15圖之方法的一些電子快門操作在本文被稱為“波快門”操作。
在各個實施例中，一畫素陣列可被初始化、該畫素陣列內的影像擷取可被初始化，且集中在一影像強度導出度量超過一臨界位準的空間附近的畫素電路內以及遇到自曝光已被停止的畫素電路傳播的一信號的畫素電路內的曝光可被停止。而且，在各個實施例中，在一影像擷取操作期間，當該畫素陣列之一些畫素電路內的曝光已被停止時，一畫素陣列內的影像擷取可以是完整的。在各個實施例中，一適用於機器視覺處理的被空間濾波的類比影像依據以下一方法被擷取：其中一畫素陣列之一曝光由一多維控制圖樣及一結構元件決定，該多維控制圖樣以該畫素陣列被部分曝光時的類比資料內容的一非線性函數間歇性地發展。
第16圖描述了依據本發明之一實施例的一方法之一流程圖。在S601內，與一畫素陣列之一曝光圖樣相關的曝光資訊被儲存。在各個實施例中，該曝光資訊可包括該畫素陣列內的每個畫素電路之一或多個位元。在各個其他實施例中，該曝光資訊可包括比該畫素陣列的畫素電路之一總數目更少數目的位元。在一些實施例中，該曝光資訊可指 定與該畫素陣列之曝光圖樣相關的一數目或其他指示符。而且，在一些實施例中，該曝光資訊可包括與該畫素陣列之曝光圖樣相關的位元之一或多個組合。在該曝光資訊已被儲存之後，該方法繼續到S602。
在S602內，該畫素陣列之曝光圖樣至少部分基於以下被改變：(i)已被儲存的曝光資訊；以及(ii)自該畫素陣列輸出的一或多個信號。在各個實施例中，已被儲存的曝光資訊基於自該畫素陣列輸出的該一或多個信號被改變，且該被改變的曝光資訊被用以控制該畫素陣列之曝光圖樣內的一變化。在一些實施例中，已被儲存的曝光資訊依據一擴張準則被改變，且該被改變的曝光資訊被用以控制該畫素陣列之曝光圖樣內的一變化。在各個實施例中，該畫素陣列內的每個畫素電路之可能的曝光狀態包括(i)一開啟狀態，其中該畫素電路被允許在該畫素電路之一感測節點聚集電荷；以及(ii)一關閉狀態，其中該畫素電路被阻止或停止在該感測節點聚集額外的電荷。而且，在各個實施例中，該畫素陣列之曝光圖樣被定義，該畫素陣列內的畫素電路藉以處於開啟狀態使得它們仍在其等的感測節點累積電荷，以及該畫素陣列內的畫素電路藉以處於關閉狀態，使得它們沒有在其等的感測節點內累積額外的電荷。一旦該畫素陣列之曝光圖樣已在S602內被改變，該方法在S603內結束。
第17圖描述了依據本發明之一實施例的一方法之一流程圖。在S651內，電荷之一累積在一畫素陣列之多數個畫 素電路中的每個內開始，且該方法繼續到S652。在S652內，電荷之聚集在至少部分基於自該畫素陣列輸出的一或多個信號選擇的該等畫素電路之至少一特定畫素電路內被阻止。該方法繼續到S653。在S653內，至少部分基於一擴張準則，在與該畫素陣列內的特定畫素電路相鄰的該等畫素電路之至少一畫素電路內電荷之聚集被阻止。在各個實施例中，該擴張準則由一結構元件指定。該方法在S654內結束。
第20圖描述了依據本發明之一實施例的影像感測器電路200之另一實施例。第20圖之影像感測器電路200之實施例不同於第11圖之影像感測器電路200之實施例，因為第20圖之影像感測器電路200之實施例包括一電阻柵400。與第11圖之影像感測器電路200之實施例的元件相同的第20圖之影像感測器電路200之實施例的元件以相同的參考符號標示。在各個實施例中，該電阻柵400包括多數個可規劃或可開關電阻器401以及多數個電容器402。在各個實施例中，該電阻柵400包括用於畫素電路250之每一行的一可開關電阻器401以及一電容器402。在各個實施例中，每個可開關電阻器401連接到一對應電流對電壓轉換器222之一輸出且連接到一或多個相鄰的可開關電阻器401。而且，在各個實施例中，每個電容器402連接在一對應的電流對電壓轉換器222之一輸出端與地端之間。
在各個實施例中，該電阻柵400可被用以執行可(例如)在第15圖之方法的步驟S304內使用的一種空間濾波。在各個實施例中利用該電阻柵400在一類比域內執行空間濾波 可改良空間濾波之一速度，相較於空間濾波在一數位域內由(例如)該數位影像處理器210執行的其他實施例。在一些實施例中，該電阻柵400被用以對一影像執行信號之水平濾波。在各個實施例中，該等可開關電阻器401中的每個由該控制處理器212控制。在各個實施例中，第20圖之影像感測器電路200可被用以執行第15圖中所描述的方法，且步驟S304之空間濾波可利用該電阻柵400被執行。
在各個實施例中，使用該電阻柵400的一操作模式包含三個功能步驟。在一第一步驟中，畫素電路250中的每一行之每個電流對電壓轉換器222載入一對應的電容器402，同時該等可開關電阻器401中的每個被斷開。在一第二步驟中，每個電流對電壓轉換器222之一輸出被設定為高阻抗，且該等可開關電阻器401被連接。在此一狀態中，每個電容器402上的電壓值經空間低通濾波，其中該空間濾波頻寬與濾波處理作用的一時間以及每個可開關電阻器401之一電阻的值以及每個電容器402之一電容的值相關。在一第三步驟中，對應的差值比較器225比較儲存在每個電容器402內的一電壓值與一臨界值以提供被濾波的二進制影像資料。
第21圖描述了依據本發明之一實施例的影像感測器電路200之另一實施例。第21圖之影像感測器電路200之實施例不同於第13圖之影像感測器電路200之實施例，因為第21圖之影像感測器電路200之實施例包括一電阻柵400。與第13圖之影像感測器電路200之實施例的元件相同的第21圖之影像感測器電路200之實施例的其他元件以相同的參考 符號標示。在各個實施例中，該電阻柵400包括多數個可規劃或可開關電阻器401、多數個電容器402以及多數個電壓比較器403。
在各個實施例中，該電阻柵400包括用於畫素電路250中的每一行之一可開關電阻器401、一電容器402以及一電壓比較器403。在各個實施例中，每個可開關電阻器401連接到一對應的電流比較器222b之一輸出且連接到一或多個相鄰的可開關電阻器401。而且，在各個實施例中，每個電容器402連接在一對應的電流比較器222b之一輸出端與地端之間。在各個實施例中，每個電壓比較器403之一輸入連接到一對應電容器402，且每個電壓比較器403之一輸出連接到一對應的數位多工器228。
在各個實施例中，該電阻柵400可被用於執行在(例如)第15圖之方法的步驟S304內使用的一種空間濾波。相較於空間濾波在一數位域內由(例如)該數位影像處理器210執行的其他實施例，在各個實施例中利用該電阻柵400在一類比域內執行空間濾波可改良空間濾波之一速度。在一些實施例中，該電阻柵400被用以對一影像執行信號之水平濾波。在各個實施例中，該等可開關電阻器401中的每個由該控制處理器212控制。在各個實施例中，第21圖之影像感測器電路200可被用以執行第15圖中所描述的方法，且步驟S304之空間濾波可利用該電阻柵400被執行。
在各個實施例中，使用第21圖中的電阻柵400的一操作模式包含三個功能步驟。在一第一步驟中，畫素電路250中 的每一行之每個電流比較器222b載入一對應的電容器402，當該等可開關電阻器401中的每個被斷開時。在一第二步驟中，每個電流比較器222b之一輸出被設定為高阻抗，且該等可開關電阻器401被連接。在此一狀態中，每個電容器402上的電壓值獲得空間低通濾波，其中空間濾波頻寬與該濾波程序作用的一時間以及每個可開關電阻器401之一導通電阻的值以及每個電容器402之一電容的值相關。在一第三步驟中，儲存在每個電容器402內的一電壓值被對應的電壓比較器403數位化以提供被濾波的二進制影像資料。
再次參看第6及7圖，在各個實施例中，該影像感測器電路200被組配以利用一種電子快門操作獲得一影像，其中該畫素陣列240之一曝光圖樣依據隨著時間變化的曝光資訊被設定，至少部分基於在該畫素陣列240之至少一部分內累積的電荷。當符合(例如)第15圖之方法的快門操作被使用時，用以完成一影像擷取操作的一最大可允許的時間可由該畫素電路250之快門效率限制。快門效率可表示該畫素電路250中的每個在一影像擷取操作期間精確地維持它們的感測節點203內的電荷之能力，該影像擷取操作期間是從額外的電荷被禁止或阻止或停止在該感測節點203內累積的時間到一最後的影像被讀出影擷取操作之畫素陣列240的時間。在此一時間期間，該感測節點203內被儲存或維持的電荷可能由於不小心到達該感測節點203的光產生的電荷而降級。此降級之一數量可與照射在該畫素電路250上的光 之強度以及該被儲存的電荷必須被維持的時間之量成正比，直到其最後自該畫素陣列240讀出。
在各個實施例中，一自動快門機制允許使用光強度控制一影像感測器電路內的個別畫素電路或畫素電路組之一曝光時間。在一些此等實施例中，在一影像擷取操作期間，接收明亮的光的畫素電路之曝光可比接收較低強度的光之畫素電路之曝光較早停止。在各個實施例中，當曝光在一畫素陣列之一畫素電路內結束時，該畫素電路之一感測節點內被感測的值必須在該感測節點內被保持，直到該畫素陣列內的其餘畫素電路內的曝光結束且一影像之最後的信號自該畫素陣列被讀出。快門效率可表示類比資訊可被儲存在該畫素陣列之一畫素電路的一感測節點(例如，一浮動擴散節點)內的時間之一最大量，而沒有顯著的降級。
參看第22圖，可允許改良一快門效率的各種技術在此被描述。第22圖描述了依據本發明一實施例的一佈局900。該佈局900包括該畫素電路250。與第14圖中的畫素電路250之實施例的元件類似的第22圖中的畫素電路250之實施例的元件以相同的參考符號標示。
在各個實施例中，該畫素電路250包括該抗輝散閘電晶體216。將該抗輝散閘電晶體216併入該畫素電路250可提供一種用以在該畫素電路250之曝光已停止到達該畫素電路250之感測節點203之後阻止在光二極體201內的光產生的電荷之機制。一抗輝散閘電晶體之此一使用可不同於抗輝散閘電晶體之一使用以避免一飽和的畫素電路附近的畫素 電路之光二極體擷取此畫素電路之過量的電荷。
在各個實施例中，一光感測器(例如光二極體201)被延伸。例如，該光二極體201之一區域可被增加一或多個延伸區域501。在一些實施例中，該光二極體201是一釘札型光二極體。而且，在一些實施例中，該光二極體201之一區域被盡可被儘可能多地延伸或增加。在一些實施例中，該一或多個延伸區域501甚至可在一或多條線下延伸，例如曝光控制線255、抗輝散控制信號線256、電壓源線235、行讀出線231或類似者。在各個實施例中，該一或多條線是金屬線。在一些實施例中，雖然該一或多個延伸區域501可能沒有改良該畫素電路250之一回應，但是該一或多個延伸區域501可增加光產生的電荷被吸收的區域，因此減少了此電荷不小心到達該感測節點203的可能性。因此，在各個實施例中，該一或多個延伸區域501可允許改良一快門效率。
在各個實施例中，該佈局900進一步包括一或多個虛擬擴散502。在一些實施例中，該一或多個虛擬擴散502可位於不屬於該光二極體201或該等電晶體214、215、205、205及206的該畫素電路250之其他空區域。若沒有該一或多個虛擬擴散502，到達該等空區域的一些光產生的電荷可能擴散到該感測節點203且降低一快門效率。在各個實施例中，為了阻止此發生，該等空區域覆蓋一或多個虛擬擴散502。在各個實施例中，該一或多個虛擬擴散502連接到一恆定的電壓源(在第22圖中未顯示)，例如一電壓供應源或類似者，因此穿過該一或多個虛擬擴散502的任何光產生的電荷被 吸收到該電壓供應源。
在各個實施例中，短波長照明被用以幫助改良快門效率。在各個實施例中，使用短波長光可幫助改良快門效率，因為短波長光子可在一矽表面附近被吸收，因此可被該光二極體201擷取。較長波長的光子可到達一基材較深處，且可能掉出該光二極體201之一作用區域，因此增加了它們到達該感測節點203之可能性且降低了快門效率。
在各個實施例中，該佈局900進一步包括該畫素電路250上的一紅外線(IR)濾波器503。藉由穿透到不存在任何電場的該畫素電路250之一基材非常深的地方，紅外線光子可能產生問題，且來自該等光子的電子可能隨機擴散且到達該感測節點203，從而降級儲存在該感測節點203內的資料。在各個實施例中，藉由使用該畫素電路250上的IR濾波器503，該畫素電路250之一深的基材內的光產生的電荷之數量可能減少，從而允許改良快門效率。在一些實施例中，該佈局900可包括該畫素電路250上的一彩色濾波器(在第22圖中未示)。可見光譜內的長波長光子之行為可能類似IR光子且可能由於穿透到該畫素電路250之一基材內非常深的地方而產生問題。在各個實施例中，一彩色濾波器可被用以禁止此等光子到達該畫素電路250之一基材。在一些實施例中，該畫素電路250可被組配以感測可見光頻譜內的光。在一些實施例中，該畫素電路250可被組配以感測可見光譜外的光。
在各個實施例中，該佈局900進一步包括一金屬保護特 徵504。在各個實施例中，該金屬保護特徵504可覆蓋該感測節點203之至少一部分。在一些實施例中，利用一金屬保護保護該感測節點203可允許減少由於光產生的儲存在該感測節點203內的電荷之降級。
再次參看第6圖，在各個實施例中，該影像感測器電路200可被組配以允許接收一指令，該指令指定了需被用於一或多個特定影像擷取操作的快門模式之類型。例如，在各個實施例中，該影像感測器電路200可被組配以接收一指令，該指令選擇需被用於一影像擷取操作的(i)一全域快門操作；(ii)一滾動快門操作；以及(iii)一波快門操作中的一者。在此等實施例中，在該指令指定一全域快門操作之情形中，該影像感測器電路200可利用一全域快門操作擷取一影像。而且，在此等實施例中，在該指令指定一滾動快門操作之情形中，該影像感測器電路200可利用一滾動快門操作擷取一影像。此外，在此等實施例中，在該指令指定一波快門操作之情形中，該影像感測器電路200可利用符合第15圖之方法的一波快門操作擷取一影像。在各個實施例中，在該影像感測器電路200被用以執行一波快門操作之情形中，該影像擷取感測器電路200可接收一信號，該信號指定了需被用於該波快門操作的一或多個結構元件。在一些實施例中，該影像擷取感測器電路200可被組配以基於感測光條件自動選擇快門操作之一類型。
影像感測器電路(例如影像感測器電路200)之各個示範性應用包括(例如)製造自動化、產品組件、識別(ID)讀取 器、車輛控制、姿勢辨識、視訊監控、三維(3D)建模、移動分析、醫學裝置、軍事裝置、映射系統或類似者中的用途。
本文所揭露的實施例在所有層面中被認為是本發明之說明性且非限制性的。本發明並不限於以上所描述的實施例。在不背離本發明之精神及範圍下，可對本發明作出各種修改及變化。落於申請專利範圍之等效意義之範圍內的各種修改及變化意指在本發明之範圍內。
100‧‧‧影像感測器電路
101‧‧‧畫素陣列
102‧‧‧類比對數位轉換器(ADC)方塊
103‧‧‧數位影像處理器
104‧‧‧列定址電路
105‧‧‧控制處理器
106‧‧‧影像記憶體緩衝器
1071 、1072 ,...,107n ‧‧‧列控制線
1081 、1082 ,...,108m …類比輸出線
1091 、1092 ,...,109m …數位輸出線
112‧‧‧畫素電路
114‧‧‧行ADC電路
121‧‧‧光二極體
122‧‧‧傳輸閘電晶體
131‧‧‧感測節點
124‧‧‧重設定電晶體
125‧‧‧驅動電晶體
126‧‧‧讀取選擇電晶體
127‧‧‧列讀出信號線
129‧‧‧傳輸信號線
130‧‧‧重設定信號線
131‧‧‧感測節點
132‧‧‧電壓源
133‧‧‧地端
140‧‧‧源電晶體
142‧‧‧雙取樣放大器
144‧‧‧類比對數位轉換器(ADC)電路
146‧‧‧放大器控制信號線
148‧‧‧轉換器控制信號線
200‧‧‧影像感測器電路
201‧‧‧光二極體
202‧‧‧傳輸閘電晶體
203‧‧‧感測節點
204‧‧‧重設定電晶體
205‧‧‧驅動電晶體
206‧‧‧讀取選擇電晶體
207‧‧‧雙取樣放大器
208‧‧‧源電晶體
209‧‧‧ADC電路
210‧‧‧數位影像處理器
211‧‧‧影像記憶體緩衝器
212‧‧‧控制處理器
213‧‧‧畫素控制信號產生器
214‧‧‧第一寫入選擇電晶體
215‧‧‧第二寫入選擇電晶體
216‧‧‧抗輝散閘電晶體
217‧‧‧電壓源開關
2171 ~217m ‧‧‧電壓源開關
218‧‧‧電流源
219‧‧‧輸出線
220‧‧‧行ADC電路
221‧‧‧參考信號轉換器
222‧‧‧電流對電壓轉換器
222b‧‧‧電流比較器
223‧‧‧列控制線
2231 ~223n ‧‧‧列控制線
224‧‧‧電流對電壓轉換器
225‧‧‧差值比較器
226‧‧‧畫素控制信號線
2261 ~226m ‧‧‧畫素控制信號線
227‧‧‧輸出模式開關
228‧‧‧數位多工器
229‧‧‧電壓驅動器
230‧‧‧電壓源
231‧‧‧行讀出線
2311 ~231m ‧‧‧行讀出線
232‧‧‧參考信號線
233‧‧‧地端
234‧‧‧偏壓源
2341 ~234m ‧‧‧偏壓源
235‧‧‧電壓源線
2351 ~235m ‧‧‧電壓源線
238‧‧‧電壓源線
239‧‧‧開關
240‧‧‧畫素陣列
241‧‧‧控制線
242‧‧‧控制線
243‧‧‧參考電壓線
245‧‧‧通訊線
246‧‧‧數位輸出線
2461 ~246m ‧‧‧數位輸出線
247‧‧‧寫入匯流排
248‧‧‧讀取/寫入匯流排
249‧‧‧ADC方塊
250‧‧‧畫素電路
251‧‧‧電壓源
252‧‧‧重設定信號線
253‧‧‧傳輸信號線
254‧‧‧列讀出信號線
255‧‧‧曝光控制信號線
256‧‧‧抗輝散控制信號線
260‧‧‧臨界電流產生器
265‧‧‧電流控制電晶體
266‧‧‧選擇電晶體
267‧‧‧臨界電壓源
268‧‧‧臨界電壓線
273‧‧‧電壓供應源
274‧‧‧選擇信號線
281‧‧‧偏壓源
283‧‧‧電流源開關
290‧‧‧一或多個電路
295‧‧‧曝光圖樣緩衝器
400‧‧‧電阻柵
401‧‧‧可開關電阻器
402‧‧‧電容器
403‧‧‧電壓比較器
501‧‧‧延伸區域
502‧‧‧虛擬擴散
503‧‧‧紅外線濾波器
504‧‧‧金屬保護特徵
700‧‧‧影像處理系統
800‧‧‧處理器
900‧‧‧佈局
S301~S311‧‧‧步驟
S601~S654‧‧‧步驟
第1圖描述了一習知的影像感測器電路；第2圖描述了一習知的畫素電路；第3圖描述了一習知的行類比對數位轉換器(ADC)電路；第4圖描述了一習知的影像感測器電路；第5圖描述了依據本發明之一實施例的一影像處理系統；第6圖描述了依據本發明之一實施例的一影像感測器電路；第7圖描述了依據本發明之一實施例的一畫素電路；第8圖描述了依據本發明之一實施例的一臨界電流產生器；第9圖描述了依據本發明之一實施例的一行ADC電路；第10圖描述了依據本發明之一實施例的一參考信號轉換器；第11圖描述了依據本發明之一實施例的一影像感測器電路；第12圖描述了依據本發明之一實施例的一行ADC電路； 第13圖描述了依據本發明之一實施例的一影像感測器電路；第14圖描述了依據本發明之一實施例的一畫素電路之一佈局；第15圖描述了用於依據本發明之一實施例的一影像感測器電路之方法的一流程圖；第16圖描述了用於依據本發明之一實施例的一影像感測器電路之一方法的一流程圖；第17圖描述了用於依據本發明之一實施例的一影像感測器電路之一方法的一流程圖；第18A圖描述了依據本發明之一實施例的由一結構元件指定的一擴張準則；第18B圖描述了依據本發明之一實施例的由一結構元件指定的一擴張準則；第18C圖描述了依據本發明之一實施例的由一結構元件指定的一擴張準則；第18D圖描述了依據本發明之一實施例的由一結構元件指定的一擴張準則；第19A圖描述了依據本發明之一實施例的一曝光圖樣緩衝器之內容的一例子；第19B圖描述了依據本發明之一實施例的依據第19A圖的曝光圖樣緩衝器之內容設定的一畫素陣列之一曝光圖樣的一例子；第19C圖描述了依據本發明之一實施例的一曝光圖樣 緩衝器之內容的一例子；第19D圖描述了依據本發明之一實施例的一曝光圖樣緩衝器之內容的一例子；第19E圖描述了依據本發明之一實施例的依據第19D圖的曝光圖樣緩衝器之內容設定的一畫素陣列之一曝光圖樣的一例子；第19F圖描述了依據本發明之一實施例的一曝光圖樣緩衝器之內容的一例子；第19G圖描述了依據本發明之一實施例的一曝光圖樣緩衝器之內容的一例子；第19H圖描述了依據本發明之一實施例的依據第19G圖的曝光圖樣緩衝器之內容設定的一畫素陣列之一曝光圖樣的一例子；第19I圖描述了依據本發明之一實施例的一曝光圖樣緩衝器之內容的一例子；第19J圖描述了依據本發明之一實施例的一曝光圖樣緩衝器之內容的一例子；第19K圖描述了依據本發明之一實施例的依據第19J圖的曝光圖樣緩衝器之內容設定的一畫素陣列之一曝光圖樣的一例子；第20圖描述了依據本發明之一實施例的一影像感測器電路；第21圖描述了依據本發明之一實施例的一影像感測器電路；以及 第22圖描述了描述了依據本發明之一實施例的一佈局。
200‧‧‧影像感測器電路
240‧‧‧畫素陣列
290‧‧‧一或多個電路
700‧‧‧影像處理系統
800‧‧‧處理器

Claims (30)

  1. 一種影像感測器電路，包含：一畫素陣列，包含多數個畫素電路，其中該等多數個畫素電路中之至少一者包括一感測節點，該感測節點上之電壓控制一輸出信號；以及一或多個電路，被組配以至少部分基於自該畫素陣列輸出的一或多個信號更新曝光資訊，且被組配以基於該曝光資訊控制該畫素陣列之一曝光圖樣，其中該一或多個電路經組配以使得該輸出信號的讀出關於在該感測節點上累積的電荷是非破壞性的。
  2. 如申請專利範圍第1項所述之影像感測器電路，該一或多個電路被組配以當一影像正被該畫素陣列擷取時，疊代地更新該曝光資訊，至少部分基於自該畫素陣列輸出的該一或多個信號及至少一擴張準則。
  3. 如申請專利範圍第2項所述之影像感測器電路，該至少一擴張準則由至少一結構元件指定。
  4. 如申請專利範圍第1項所述之影像感測器電路，該等畫素電路可被控制使得該畫素陣列之一列內的至少一畫素電路可在該畫素電路之一感測節點聚集電荷，同時該列內的至少一第二畫素電路在一影像擷取操作之至少一部分期間被阻止在該第二畫素電路之一感測節點聚集電荷。
  5. 如申請專利範圍第1項所述之影像感測器電路，該一或多個電路被組配以至少部分基於自該畫素 陣列輸出的該一或多個信號之值疊代地更新該曝光資訊，該一或多個信號之該等值表示該畫素陣列之至少一部分內累積的電荷。
  6. 如申請專利範圍第1項所述之影像感測器電路，該一或多個電路被組配以基於該曝光資訊個別地控制該等畫素電路之曝光狀態以控制該畫素陣列之該曝光圖樣。
  7. 如申請專利範圍第6項所述之影像感測器電路，該等畫素電路之每個畫素電路的該等曝光狀態包括一開啟狀態以及一關閉狀態，在該開啟狀態中，該畫素電路被允許在該畫素電路之一感測節點聚集電荷，在該關閉狀態中，該畫素電路被阻止在該感測節點聚集額外的電荷。
  8. 如申請專利範圍第1項所述之影像感測器電路，其進一步包含：一或多個記憶體裝置，用於將該曝光資訊儲存為曝光圖樣資料，包括需被用於控制該畫素電路之一曝光狀態的該等畫素電路中的每個畫素電路之至少一位元。
  9. 如申請專利範圍第8項所述之影像感測器電路，該一或多個電路被組配以在一影像擷取操作之前將儲存在該一或多個記憶體裝置內的該曝光圖樣資料重設定為一初始圖樣。
  10. 如申請專利範圍第1項所述之影像感測器電路，該一或多個電路被組配以當一影像被該畫素陣列 擷取時，基於該曝光資訊多次改變該畫素陣列之該曝光圖樣。
  11. 如申請專利範圍第1項所述之影像感測器電路，該等畫素電路中的至少一畫素電路包含：一感光元件；一第一電晶體，具有連接到該感光元件的一終端；以及一第二電晶體，連接在一曝光控制信號線與該第一電晶體之一閘極之間；該一或多個電路被組配以基於該曝光資訊控制該曝光控制信號線上的一信號。
  12. 如申請專利範圍第11項所述之影像感測器電路，該至少一畫素電路進一步包含：一第三電晶體，連接到該感光元件；以及一第四電晶體，連接在一抗輝散控制信號線與該第三電晶體之一閘極之間；該一或多個電路，被組配以基於該曝光資訊控制該抗輝散控制信號線上的一抗輝散信號。
  13. 如申請專利範圍第12項所述之影像感測器電路，該一或多個電路被組配以在一影像擷取操作期間控制該抗輝散控制信號線上的該抗輝散信號為該曝光控制信號線上的該曝光控制信號之一相反的值。
  14. 如申請專利範圍第12項所述之影像感測器電路，該感光元件具有延伸到該曝光控制信號線之下的 一第一部分，以及延伸到該抗輝散控制信號線之下的一第二部分。
  15. 如申請專利範圍第11項所述之影像感測器電路，該至少一畫素電路進一步包含：一或多個虛擬擴散，在一影像擷取操作期間連接到一恆定電壓。
  16. 如申請專利範圍第11項所述之影像感測器電路，該至少一畫素電路進一步包含：一重設定電晶體，連接在一固定電壓與該感測節點之間，該感測節點上的一電壓控制一輸出信號；該一或多個電路被組配以控制一重設定信號，該重設定信號被施加給該重設定電晶體之一閘極，使得該重設定電晶體在一影像擷取操作期間在該輸出信號之至少兩次讀出期間及之間保持關閉，以使該輸出信號中的該至少兩次讀出關於在該感測節點上累積的電荷是非破壞性的。
  17. 如申請專利範圍第1項所述之影像感測器電路，該畫素電路陣列進一步包含多數個行讀出線以提供該一或多個信號；以及該一或多個電路被組配以選擇性地控制該等行讀出信號線上的信號為電壓信號或電流信號。
  18. 如申請專利範圍第1項所述之影像感測器電路，其中該一或多個信號是類比電流信號。
  19. 如申請專利範圍第1項所述之影像感測器電路，其進一 步包含：一行類比對數位轉換器電路，被組配以接收在與該畫素陣列之一相同的行內的該等畫素電路中的兩個或多個畫素電路的該畫素陣列之一行讀出線上輸出的類比信號，且被組配以將該等類比信號轉換為對應的數位信號。
  20. 如申請專利範圍第1項所述之影像感測器電路，該等畫素電路以多數個列及多數個行排列；該一或多個電路被組配以選擇性地控制該畫素陣列以在一相同的時間提供來自兩列或多列及兩行或多行內的畫素電路之輸出，使得來自該兩列或多列的該等輸出在該畫素陣列之行讀出線上以類比形式組合。
  21. 如申請專利範圍第1項所述之影像感測器電路，其進一步包含：一電阻柵，包括多數個可開關電阻器以及多數個電容器，該等電容器被連接以接收具有基於自該畫素陣列輸出的該一或多個信號的值之信號，該等可開關電阻器被組配以依據指令信號選擇性地連接該等電容器；在該等可開關電阻器已被控制以連接該等電容器且已經過一時間期間之情形中，該一或多個電路被組配以對儲存在該等電容器中的至少一者內的一電壓取樣；以及該一或多個電路被組配以基於該電壓更新該曝光資訊。
  22. 如申請專利範圍第1項所述之影像感測器電路，該等畫素電路以多數個列及多數個行排列，該等列中的每個進一步包括一臨界電流產生器；該一或多個電路被組配以將自該等列中的一特定列內的一特定臨界電流產生器之一輸出導出的一參考信號之一電壓與自該特定列內的該等畫素電路之一特定畫素電路之一輸出導出的一信號之一電壓進行比較，且被組配以基於該比較之一結果更新該曝光資訊。
  23. 如申請專利範圍第1項所述之影像感測器電路，該一或多個電路被組配以基於一臨界數目與自該曝光資訊計算出的一數目之間的一比較終止該畫素陣列內的一影像擷取操作。
  24. 如申請專利範圍第1項所述之影像感測器電路，該一或多個電路包含一數位信號處理器。
  25. 如申請專利範圍第1項所述之影像感測器電路，其進一步包含：一紅外線濾波器，設於該等畫素電路中的至少一畫素電路的至少一部分上。
  26. 如申請專利範圍第1項所述之影像感測器電路，其進一步包含：一彩色濾波器，設於該等畫素電路中的至少一畫素電路的至少一部分上。
  27. 一種用於一影像感測器電路的方法，該影像感測器電路包括具有多數個畫素電路的一畫素陣列，該方法包含以 下步驟：儲存與該畫素陣列之一曝光圖樣相關的資訊；以及至少部分基於(i)已被儲存的資訊；以及(ii)自該畫素陣列輸出的一或多個信號，改變該畫素陣列之該曝光圖樣，其中自該畫素陣列所輸出之該一或多個信號關於在該等多數個畫素電路中之至少一者之一感測節點上累積的電荷是非破壞性的。
  28. 一種用於一影像感測器電路的方法，該影像感測器電路包括具有多數個畫素電路的一畫素陣列，該方法包含以下步驟：開始該等畫素電路中的每個內的電荷之一聚集；阻止在至少部分基於自該畫素陣列輸出的一或多個信號所選擇的該等畫素電路中的至少一特定畫素電路內的電荷之聚集，其中自該畫素陣列所輸出之該一或多個信號關於在該等多數個畫素電路中之至少一者之一感測節點上累積的電荷是非破壞性的；以及至少部分基於一擴張準則，阻止與該畫素陣列內的該特定畫素電路相鄰的該等畫素電路中的至少一畫素電路內的電荷之聚集。
  29. 一種畫素電路，包含：一光二極體；一第一電晶體，連接在該光二極體與一感測節點之間，其中該感測節點之電壓控制一輸出信號，其具有一關於在該感測節點上累積的電荷是非破壞性的讀出；以 及一第二電晶體，連接在一曝光控制信號線與該第一電晶體之一閘極之間，該第二電晶體具有連接到一傳輸信號線的一閘極。
  30. 一種影像處理系統，包含：一影像感測器電路，包含一畫素陣列且被組配以利用一種快門模式獲得一影像，其中該畫素陣列之一曝光圖樣依據曝光資訊被設定，該曝光資訊至少部分基於在該畫素陣列之至少一部分內累積的電荷隨著時間而變化，其中該畫素陣列之至少一部份之讀出關於在該畫素陣列之該至少一部份累積的電荷是非破壞性；以及一處理器，被組配以檢測該影像內的一或多個物體。
TW97129496A 2007-08-03 2008-08-04 影像感測器電路及用於影像感測器電路的方法、像素電路及影像處理系統 TWI472221B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US95390507P 2007-08-03 2007-08-03
US2056008P 2008-01-11 2008-01-11

Publications (2)

Publication Number Publication Date
TW200917827A TW200917827A (en) 2009-04-16
TWI472221B true TWI472221B (zh) 2015-02-01

Family

ID=44726512

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97129496A TWI472221B (zh) 2007-08-03 2008-08-04 影像感測器電路及用於影像感測器電路的方法、像素電路及影像處理系統

Country Status (1)

Country Link
TW (1) TWI472221B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8445828B2 (en) * 2010-07-01 2013-05-21 Silicon Optronics, Inc. High dynamic range image sensor with in pixel memory
US9654714B2 (en) 2013-11-01 2017-05-16 Silicon Optronics, Inc. Shared pixel with fixed conversion gain
TWI556644B (zh) * 2014-01-10 2016-11-01 恆景科技股份有限公司 像素電路和影像感測器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5588435A (en) * 1995-11-22 1996-12-31 Siemens Medical Systems, Inc. System and method for automatic measurement of body structures
US20050041128A1 (en) * 2003-08-22 2005-02-24 Baker R. Jacob Per column one-bit ADC for image sensors
US20060012697A1 (en) * 2004-07-16 2006-01-19 Christian Boemler Exposure control for image sensors
EP1354291B1 (en) * 2001-01-22 2006-08-02 Hand Held Products, Inc. Optical reader having partial frame operating mode
US20060186322A1 (en) * 2005-02-22 2006-08-24 Sanyo Electric Co., Ltd. Color filter array and solid-state image pickup device
US20070046799A1 (en) * 2005-09-01 2007-03-01 Jorgen Moholt Method and apparatus providing pixel array having automatic light control pixels and image capture pixels

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5588435A (en) * 1995-11-22 1996-12-31 Siemens Medical Systems, Inc. System and method for automatic measurement of body structures
EP1354291B1 (en) * 2001-01-22 2006-08-02 Hand Held Products, Inc. Optical reader having partial frame operating mode
US20050041128A1 (en) * 2003-08-22 2005-02-24 Baker R. Jacob Per column one-bit ADC for image sensors
US20060012697A1 (en) * 2004-07-16 2006-01-19 Christian Boemler Exposure control for image sensors
US20060186322A1 (en) * 2005-02-22 2006-08-24 Sanyo Electric Co., Ltd. Color filter array and solid-state image pickup device
US20070046799A1 (en) * 2005-09-01 2007-03-01 Jorgen Moholt Method and apparatus providing pixel array having automatic light control pixels and image capture pixels

Also Published As

Publication number Publication date
TW200917827A (en) 2009-04-16

Similar Documents

Publication Publication Date Title
JP5258886B2 (ja) ピクセルアレイ露光パターン制御を可能にする回路、及び方法
US7626626B2 (en) Method and apparatus providing pixel storage gate charge sensing for electronic stabilization in imagers
US8212906B2 (en) Skimmed charge capture and charge packet removal for increased effective pixel photosensor full well capacity
US7990451B2 (en) Optical pixel and image sensor
US7674648B2 (en) Extended dynamic range using variable sensitivity pixels
JP3976754B2 (ja) 選択読取りによる広ダイナミックレンジ撮像デバイス
CN114630064B (zh) 用于图像传感器中的读出电路和成像系统
US8749665B2 (en) Dynamic range extension for CMOS image sensors for mobile applications
US20080237451A1 (en) Wide dynamic range image sensor
US7514716B2 (en) In-pixel analog memory with non-destructive read sense circuit for high dynamic range global shutter pixel operation
US20110074996A1 (en) Ccd image sensors with variable output gains in an output circuit
JP3927696B2 (ja) 撮像装置
US20210266477A1 (en) Image sensor and imaging device including the same
JP6484513B2 (ja) 画像センサ
US7724293B2 (en) Multi-purpose image sensor circuits, imager, system and method of operation
TWI472221B (zh) 影像感測器電路及用於影像感測器電路的方法、像素電路及影像處理系統
US7456884B2 (en) Method and circuit for determining the response curve knee point in active pixel image sensors with extended dynamic range
JP7132799B2 (ja) 撮像素子、撮像装置及び撮像方法
US7167200B1 (en) CMOS image sensor oversaturation protection circuit
CN210327777U (zh) 图像传感器和成像系统
US20200059612A1 (en) Pixel apparatus and cmos image sensor using the same
JP2001326857A (ja) 演算機能付き撮像素子
US10623670B1 (en) Simultaneous multiple well size integration
Cernasov New high-dynamic-range camera architecture
JP2009278148A (ja) 固体撮像装置