TWI470745B - 晶片封裝體及其製造方法 - Google Patents

Description

晶片封裝體及其製造方法

本發明係有關於一種晶片封裝體，特別有關於一種避免焊料溢流的晶片封裝體之導電墊設計。

在傳統的晶片封裝體中，晶片例如發光晶片，通常是經由焊料層，藉由焊料回焊製程焊接在金屬墊上，金屬墊的一部份會被焊料層覆蓋，以與晶片焊接，並且金屬墊還有一部份不會被焊料層及晶片覆蓋。於焊料回焊製程進行之前，在金屬墊會被晶片覆蓋的部分上設置焊料層。然而，在焊料回焊製程進行之後，焊料層會從金屬墊被晶片覆蓋的部分溢流到金屬墊未被晶片覆蓋的部分上，在此情況下，介於晶片與金屬墊之間的焊料層將會不足夠用於將晶片焊接在金屬墊上，因此，傳統晶片封裝體的可靠度會因為焊料溢流問題而降低。

因此，業界亟需一種可以克服上述問題的晶片封裝體。

本發明係提供一種晶片封裝體，其經由導電墊的結構設計，避免焊料溢流問題發生，因此可提升晶片封裝體的可靠度。

在一示範性實施例中，晶片封裝體包括基底以及設置在基底之上的晶片，焊料層設置在晶片與基底之間，導電墊設置在焊料層與基底之間，其中導電墊包括第一部份設置在焊料層下，第二部分與第一部份隔開設置，以及連接部分設置在第一部份與第二部分之間，且其中沿著第一方向，連接部分的寬度小於第一部份的寬度，第一方向垂直於第二方向，第二方向是由第一部份向連接部分延伸的方向。

在一示範性實施例中，提供晶片封裝體的製造方法，此方法包括在基底上形成導電墊，在導電墊上形成焊料層，以及在焊料層上提供晶片，此導電墊包括第一部份設置在焊料層之下，第二部分與第一部份隔開設置，第三部分與第一部份隔開，且與第二部分對向設置，以及連接部分設置在第一部份與第二部分之間，其中沿著第一方向，連接部分的寬度小於第一部份的寬度，第一方向垂直於第二方向，第二方向是由第一部份向連接部分延伸的方向。

為了讓本發明之上述目的、特徵、及優點能更明顯易懂，以下配合所附圖式，作詳細說明如下：

本發明之一示範性實施例提供一種晶片封裝體的導電墊設計，以避免焊料溢流問題發生。第1A圖係顯示依據本發明之一實施例，晶片封裝體的導電墊200之平面示意圖。導電墊200設置在基底100上，其具有第一部份210設置在焊料層(未繪出)下方；第二部分220與第一部份210隔開設置；第三部分230與第一部份210隔開，且與第二部分220對向設置；以及連接部分240設置在第一部份210與第二部分220之間。沿著第一方向Y，連接部分240的寬度W1小於第一部份210的寬度W2，第一方向Y垂直於第二方向X，第二方向X是由第一部份210向連接部分240延伸的方向。在一實施例中，連接部分240的寬度W1可介於約100μm至約200μm之間，並且第一部份210的寬度W2可介於約1000μm至約2000μm之間，連接部分240的寬度W1與第一部份210的寬度W2的比值可介於約1：10到約1：20之間。

參閱第2圖，其係顯示依據本發明之一實施例，沿著第1A圖的剖面線2-2’之晶片封裝體的剖面示意圖。導電墊200的第一部份210、第二部分220、第三部分230以及連接部分240(未繪出)形成於基底100上，基底100可以是半導體基底、陶瓷基底或金屬印刷電路板(metal printed circuit board；MPCB)。導電墊200可由金屬形成，例如TiW、Cu、Ni或前述之組合。焊料層106設置在導電墊的第一部份210上，藉此將晶片300焊接至導電墊的第一部份210上。在一實施例中，焊料層106可由錫銅(Sn-Cu)合金形成。通常在焊料回焊製程期間，焊料層106很容易溢流至金屬墊上，然而，在本發明之實施例中，由於連接部分240的寬度W1小於第一部份210的寬度W2，在焊料回焊製程期間，焊料層106很難溢流至連接部分240上。因此，於焊料回焊製程進行之後，焊料層106被遏制在第一部分210內，而不會溢流至連接部分240與第二部分220上，此寬度較窄的連接部分240可有效地避免焊料層106發生溢流現象。

如第2圖所示，提供晶片300設置在焊料層106上方，於焊料回焊製程之後，晶片300經由焊料層106焊接在導電墊的第一部份210上。晶片300可以是具有積體電路形成於其上的半導體晶片。在一實施例中，晶片300可以是發光二極體(light-emitting diode；LED)晶片，或者是齊納二極體(Zener diode)晶片，其具有上接觸電極302形成於晶片300的一側，且經由導線304電性連接至導電墊的第三部分230。下接觸電極(未繪出)與上接觸電極302對向形成，且設置在晶片300的底部。晶片300的下接觸電極經由焊料層106、導電墊的第一部份210以及連接部分240，電性連接至導電墊的第二部分220。

在一實施例中，在焊料層106與導電墊的第一部份210之間可形成金屬層(未繪出)，此金屬層可由Cu、Ni、Au或Ag形成，並且焊料層106可由Sn-Cu合金形成。因此，晶片300可經由在焊料層106與金屬層之間的共晶接合(eutectic bonding)而接合在基底100上，藉此提升在金屬層與Sn-Cu合金的焊料層106之間的界面接合強度。

在本發明之實施例中，晶片300可以形成在矽基底、藍寶石基底(sapphire substrate)或金屬基底，例如Cu基底上，晶片300例如為發光二極體(LED)晶片或齊納(Zener)二極體晶片。在晶片300的基底與焊料層106之間可設置額外的金屬層(未繪出)，此額外的金屬層可由Cu、Ni、Au或Ag形成，額外的金屬層可增加LED晶片300的歐姆接觸(ohmic contact)。此外，在額外的金屬層與Sn-Cu合金的焊料層106之間的界面可得到較高的接合強度。

參閱第2圖，在此實施例中，晶片300以及導電墊200的第一部份210、第二部分220、第三部分230以及連接部分240(未繪出)都設置在基底100上。在另一實施例中，於基底100內可形成空穴(cavity)(未繪出)，並且晶片300以及導電墊200的第一部份210、第二部分220、第三部分230以及連接部分240可以設置在基底100的空穴內。

再參閱第1A圖，導電墊的第二部分210與第三部分230分別可具有一個或一個以上的導通孔(through vias)102形成於其上。導通孔102分別穿過導電墊的第二部分210與第三部分230，並且更進一步地穿過基底100，藉此在晶片300與外部電路(未繪出)之間形成電性連接。

接著，參閱第1B圖，其係顯示依據本發明之一實施例，晶片封裝體的導電墊200之平面示意圖。第1B圖與第1A圖之間的差異在於形成阻擋膜(blocking film)104覆蓋導電墊的連接部分240，並且阻擋膜104設置在導電墊的第一部份210與第二部分220之間。阻擋膜104可在焊料回焊製程期間更進一步地遏制焊料層106的溢流問題，阻擋膜104可由有機或無機的絕緣材料形成，其中較佳為無機絕緣材料。形成阻擋膜104的有機絕緣材料可以是乾膜型光阻(dry film type photoresist)，乾膜型光阻是一種用在微影技術中形成精確圖案的感光材料，並且提供絕佳的順應性，讓多層結構的薄層具有所需的厚度。形成阻擋膜104的無機絕緣材料可以是氧化矽(silicon oxides)、氮化矽(silicon nitrides)、氮氧化矽(silicon oxynitrides)或前述之組合。在一實施例中，阻擋膜104的厚度可為約3μm至約50μm之間，並且沿著方向Y，阻擋膜104的寬度W4小於或等於導電墊的第一部份210的寬度W2。

第1C圖顯示依據本發明之一實施例，晶片封裝體的導電墊200之平面示意圖。第1C圖與第1A圖之間的差異在於導電墊的第一部份210與第二部分220之間設置兩個連接部分240與241，雖然在第1C圖中僅顯示兩個連接部分240與241，但是在其他實施例中，於導電墊的第一部份210與第二部分220之間可設置兩個以上的連接部分。第一連接部分240的寬度為W1，第二連接部分241的寬度為W3，其中寬度W1與寬度W3可以相同或不同。在一實施例中，寬度W1與寬度W3可介於約100μm至約200μm之間。

接著，參閱第1D圖，其係顯示依據本發明之一實施例，晶片封裝體的導電墊200之平面示意圖。第1D圖與第1C圖之間的差異在於形成阻擋膜104覆蓋連接部分240和241，並且阻擋膜104設置在導電墊200的第一部份210與第二部分220之間，在焊料回焊製程期間，阻擋膜104會抑制焊料層106的溢流。阻擋膜104可由有機或無機的絕緣材料形成，其中較佳為無機絕緣材料。形成阻擋膜104的有機絕緣材料可以是乾膜型光阻，形成阻擋膜104的無機絕緣材料可以是氧化矽、氮化矽、氮氧化矽或前述之組合。在一實施例中，阻擋膜104的厚度可為約3μm至約50μm之間，並且沿著方向Y，阻擋膜104的寬度W4小於或等於導電墊的第一部份210的寬度W2。

參閱第3圖，其係顯示依據本發明之一實施例，沿著第1D圖的剖面線3-3’之晶片封裝體的剖面示意圖。如第3圖所示，阻擋膜104設置在導電墊200的第一部份210與第二部分220之間，沿著第1D圖的剖面線3-3’，在阻擋膜104下方無連接部分設置。在一實施例中，阻擋膜104大抵上與焊料層106齊平，藉此在焊料回焊製程期間抑制焊料層106的溢流。沿著第1D圖的剖面線3-3’，阻擋膜104的厚度H1可為約3μm至約50μm之間。

參閱第4圖，其係顯示依據本發明之一實施例，沿著第1D圖的剖面線4-4’之晶片封裝體的剖面示意圖。如第4圖所示，阻擋膜104設置在第二連接部分241之上，並且介於導電墊200的第一部份210與第二部分220之間。在一實施例中，阻擋膜104大抵上與焊料層106齊平，藉此在焊料回焊製程期間遏制焊料層106的溢流。沿著第1D圖的剖面線4-4’，在導電墊的第二連接部分241上的阻擋膜104的厚度H2可為約3μm至約50μm之間。

通常在焊料回焊製程期間，焊料層106很容易溢流至金屬墊上，然而，依據本發明之實施例，連接部分240和241以及/或阻擋膜104可以在焊料回焊製程期間有效地抑制焊料層106的溢流現象。

第5A-5E圖顯示依據本發明之一實施例，沿著第1D圖的剖面線3-3’，製造第3圖之晶片封裝體的各階段剖面示意圖。參閱第5A圖，首先提供基底100，例如為矽基底。然後藉由濺鍍製程、物理氣相沈積(physical vapor deposition；PVD)法或其他沈積方式在基底100上形成金屬層(未繪出)，金屬層可由依序排列的TiW、Cu以及Ni層形成。在一實施例中，於形成金屬層之前，可藉由微影與蝕刻製程在基底100內形成空穴(未繪出)，然後在基底100的空穴內形成金屬層。接著，藉由微影與蝕刻製程將金屬層圖案化，形成導電墊200的第一部份210、第二部分220、第三部分230以及連接部分240和241(在第5A-5E圖中未繪出)。

參閱第5B圖，形成貫穿孔(through holes)108分別穿過導電墊的第二部分220與第三部分230，並且更進一步地穿過基底100。然後，在貫穿孔108內填充導電材料，形成導通孔(through vias)102。

參閱第5C圖，在導電墊200的第一部份210與第二部分220之間形成阻擋膜104，並且阻擋膜104覆蓋導電墊的連接部分240和241。在一實施例中，阻擋膜104可由有機絕緣材料形成，例如為乾膜型光阻，其可藉由微影製程或印刷製程形成。在另一實施例中，阻擋膜104可由無機絕緣材料形成，例如為氧化矽、氮化矽或氮氧化矽，其可藉由化學氣相沈積(chemical vapor deposition；CVD)法、熱氧化(thermal oxidation)製程或其他沈積方式沈積，然後藉由微影與蝕刻製程圖案化。在一實施例中，由無機絕緣材料製成的阻擋膜104可藉由印刷製程形成。

參閱第5D圖，在導電墊的第一部份210上藉由濺鍍法、電子束蒸鍍(e-gun evaporation)法或錫膏印刷(stencil printing)法形成焊料層106。在一實施例中，焊料層106可由Sn-Cu合金形成。從上視角度觀之，焊料層106的尺寸大抵上與導電墊的第一部份210的尺寸相當。接著，在後續步驟中將LED晶片設置在焊料層106上，焊料層106和導電墊的第一部份210的位置與晶片300的位置相同。

參閱第5E圖，晶片300例如為LED晶片，其設置在焊料層106上。在一實施例中，LED晶片300可以是垂直式發光二極體(vertical typed LED)晶片，在LED晶片300的底部表面上具有下接觸電極(未繪出)，並且在LED晶片300的頂部表面上具有上接觸電極302。上接觸電極302可以是p型接觸電極或n型接觸電極，其具有與下接觸電極相反的導電性。接著，形成導線304，電性連接LED晶片300的上接觸電極302至導電墊的第三部份230，因此，LED晶片300的上接觸電極302經由導電線304與導電墊的第三部份230電性連接至導通孔102，並且經由導通孔102更進一步地與外部電路電性連接。同時，LED晶片300的下接觸電極經由焊料層106、導電墊的第一部份210、連接部分240和241以及第二部份220，電性連接至導通孔102，並且經由導通孔102更進一步地與外部電路電性連接。

然後，經由焊料層106並藉由焊料回焊製程，將LED晶片300焊接在導電墊的第一部份210上，與基底100接合在一起。在本發明之實施例中，由於連接部分240和241的寬度小於導電墊的第一部份210的寬度，因此在焊料回焊製程期間可以阻止焊料層106溢流。另外，在導電墊的連接部分240和241之上，以及導電墊的第一部份210與第二部分220之間可以設置阻擋膜104，因此，在焊料回焊製程期間可以更進一步地遏制焊料層106的溢流。

依據上述實施例提供晶片封裝體，其經由導電墊的結構設計避免焊料溢流，因此可提升晶片封裝體的可靠度。此外，本發明之晶片封裝體可應用在具有導通孔在其中的基底上，因此可降低晶片封裝體的尺寸。

雖然本發明已揭露較佳實施例如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定為準。

100．．．基底

102．．．導通孔

104．．．阻擋膜

106．．．焊料層

108．．．貫穿孔

200．．．導電墊

210．．．導電墊的第一部份

220．．．導電墊的第二部份

230．．．導電墊的第三部份

240、241．．．導電墊的連接部份

300．．．晶片

302．．．上接觸電極

304．．．導線

第1A-1D圖顯示依據本發明之各種實施例，晶片封裝體的導電墊之平面示意圖。

第2圖顯示依據本發明之一實施例，沿著第1A圖的剖面線2-2’之晶片封裝體的剖面示意圖。

第3圖顯示依據本發明之一實施例，沿著第1D圖的剖面線3-3’之晶片封裝體的剖面示意圖。

第4圖顯示依據本發明之一實施例，沿著第1D圖的剖面線4-4’之晶片封裝體的剖面示意圖。

第5A-5E圖顯示依據本發明之一實施例，製造晶片封裝體的各階段之剖面示意圖。

100．．．基底

102．．．導通孔

104．．．阻擋膜

200．．．導電墊

210．．．導電墊的第一部份

220．．．導電墊的第二部份

230．．．導電墊的第三部份

240、241．．．導電墊的連接部份

Claims (10)

1. 一種晶片封裝體，包括：一焊料層，設置在一晶片與一基底之間；以及一導電墊，設置在該焊料層與該基底之間，其中該導電墊包括一第一部份，設置在該焊料層之下；一第二部分，與該第一部份隔開設置；一連接部分，設置在該第一部份與該第二部分之間，且其中沿著一第一方向，該連接部分的寬度小於該第一部份的寬度，該第一方向垂直於一第二方向，該第二方向由該第一部份向該連接部分延伸；以及一額外的連接部分，設置在該第一部份與該第二部分之間，其中沿著該第一方向，該額外的連接部分的寬度小於該第一部份的寬度。
2. 如申請專利範圍第1項所述之晶片封裝體，其中該連接部分的寬度介於100μm至200μm之間。
3. 如申請專利範圍第1項所述之晶片封裝體，更包括一阻擋膜，覆蓋該連接部分及該額外的連接部分，且設置在該第一部份與該第二部分之間，其中該阻擋膜的厚度介於3μm至50μm之間。
4. 如申請專利範圍第3項所述之晶片封裝體，其中該阻擋膜的材料包括氧化矽、氮化矽、氮氧化矽或一乾膜型光阻。
5. 如申請專利範圍第1項所述之晶片封裝體，其中該晶片包括一發光二極體晶片或一齊納(Zener)二極體晶片，且該導電墊更包括一第三部分，與該第一部份隔開，且與該第二部分對向設置。
6. 如申請專利範圍第5項所述之晶片封裝體，其中該晶片具有一下接觸電極與一上接觸電極，分別電性連接至該第二部分與該第三部分。
7. 一種晶片封裝體的製造方法，包括：在一基底上形成一導電墊；在該導電墊上形成一焊料層；以及在該焊料層上提供一晶片，其中該導電墊包括一第一部份，設置在該焊料層之下；一第二部分，與該第一部份隔開設置；一第三部分，與該第一部份隔開，且與該第二部分對向設置；一連接部分，設置在該第一部份與該第二部分之間，且其中沿著一第一方向，該連接部分的寬度小於該第一部份的寬度，該第一方向垂直於一第二方向，該第二方向由該第一部份向該連接部分延伸；以及一額外的連接部分，設置在該第一部份與該第二部分之間，其中沿著該第一方向，該額外的連接部分的寬度小於該第一部份的寬度。
8. 如申請專利範圍第7項所述之晶片封裝體的製造方法，更包括進行一焊料回焊製程，將該晶片焊接在該基底上，其中在該焊料回焊製程之後，該焊料層保持在該第一部份上。
9. 如申請專利範圍第7項所述之晶片封裝體的製造方法，更包括形成一阻擋膜，覆蓋該連接部份及該額外的連接部分，其中該阻擋膜形成於該第一部份與該第二部分之間，該阻擋膜的材料包括氧化矽、氮化矽、氮氧化矽或一乾膜型光阻，且形成該阻擋膜的步驟包括一微影與蝕刻製 程或一印刷製程。
10. 如申請專利範圍第7項所述之晶片封裝體的製造方法，其中該晶片包括一發光二極體晶片或一齊納(Zener)二極體晶片，且該晶片具有一下接觸電極與一上接觸電極，分別電性連接至該第二部分與該第三部分。