TWI469509B - 運算放大器裝置 - Google Patents

Description

運算放大器裝置

本發明係有關於一種運算放大器裝置，尤其關於一種可利用傳輸閘進行電容補償的運算放大器裝置。

一般來說，傳輸閘(Transmission Gate)係由一N型金氧半(metal oxide semiconductor，MOS)電晶體及一P型金氧半電晶體所組成。透過調整N型金氧半電晶體及P型金氧半電晶體之閘極電壓，可控制傳輸閘的導通與關閉，進而決定是否將傳輸閘所接收之電壓由一傳輸輸出端輸出至一外部負載，譬如將一運算放大器之輸出電壓傳輸至外部負載。

舉例來說，請參考第1A圖，第1A圖為一習知運算放大器裝置10之示意圖。如第1A圖所示，運算放大器裝置10包含有一運算放大器102及一傳輸閘104。運算放大器102包含有一輸入級106、一增益級108以及一輸出級110，而傳輸閘104包含有一N型金氧半電晶體MN0及一P型金氧半電晶體MP0。簡單來說，當輸入級106之一正訊號輸入端PSI_i 之一輸入電壓Vi之準位變換時，增益級108會對米勒電容Cc1及Cc2進行充電或放電，以抬升或降低輸出級110之一正訊號輸入端PSI_o 之一電壓V_PI 及一負訊號輸入端NSI_o 之一電壓V_NI ，並進一歩改變輸出級110之訊號輸出端SO所輸出之一輸出電壓Vo之準位。此外，由於輸出級110之一訊號輸出端SO與輸入級106之一負訊號輸入端NSI_i 耦接形成一負回授迴路，因此輸出電壓Vo之準位可維持等於輸入電壓Vi之準位。此外，可分別透過調整耦接於N型金氧半電晶體MN0及P型金氧半電晶體MP0之傳輸控制端TC_N0 、TC_P0 (譬如為閘極)之傳輸控制訊號SN及SP，進一歩控制耦接於訊號輸出端SO與一傳輸輸出端TO之間之傳輸閘104的導通與關閉，進而決定傳輸閘104是否將所接收之輸出電壓Vo，傳送至輸出端TO以提供一輸出電壓Vout至一外部負載。

詳細來說，請參考第1B圖，第1B圖為第1A圖中輸出級110之詳細示意圖。如第1B圖所示，輸出級110另包含有一N型金氧半電晶體MN1及一P型金氧半電晶體MP1。當輸入電壓Vi轉為高準位時，增益級108會對米勒電容Cc1及Cc2進行放電以降低電壓V_PI 及V_NI ，以導通P型金氧半電晶體MP1並關閉N型金氧半電晶體MN1，使得一系統電壓V_DD 對輸出電壓Vo充電，進而將輸出電壓Vo抬升至輸入電壓Vi之高準位。反之，當輸入電壓Vi轉為低準位時，增益級108會對米勒電容Cc1及Cc2進行充電以抬升電壓V_PI 及V_NI ，以導通N型金氧半電晶體MN1並關閉P型金氧半電晶體MP1，使得一接地端對輸出電壓Vo放電，進而將輸出電壓Vo降低至輸入電壓Vi之低準位。

另一方面，請參考第1C圖，第1C圖為第1A圖中輸入電壓Vi、輸出電壓Vo、Vout以及傳輸控制訊號SN及SP之示意圖。如第1C圖所示，在一充電期間T1中，輸入電壓Vi為高準位，傳輸控制訊號SN及SP分別為低準位及高準位，因此傳輸閘104之電晶體MN0及MP0皆關閉，結果傳輸輸出端之輸出電壓Vout為低準位(譬如為0)。此外，由於此時輸入電壓Vi為高準位，因此增益級108會如上述對米勒電容Cc1及Cc2進行放電以將輸出電壓Vo抬升至輸入電壓Vi之高準位。接著，在一正極性電壓傳輸期間T2中，傳輸控制訊號SN及SP分別轉換為高準位及低準位，因此傳輸閘104之電晶體MN0及MP0皆導通，傳輸輸出端TO之輸出電壓Vout會因接收高準位的輸出電壓Vo而抬升，而輸出電壓Vo則會因與輸出電壓Vout進行電荷共享(charge sharing)而降低。然而由於負回授，因此增益級108會再對米勒電容Cc1及Cc2進行放電以將輸出電壓Vo抬升至輸入電壓Vi之高準位，連帶傳輸輸出端TO之輸出電壓Vout亦會抬升至輸入電壓Vi之高準位。依此類推，在放電期間T3與負極性電壓傳輸期間T4中輸入電壓Vi為低準位的操作與上述相反，於此不再贅述。

然而，在習知技術中往往藉由增大米勒電容以增加運算放大器的穩定度，但此做法會使得運算放大器內部對米勒電容充電或放電的時間增加，亦即需較多的時間才能將輸出電壓Vo降低或抬升至輸入電壓Vi之準位。結果，若傳輸閘在米勒電容尚未完全充電或放電時開啟，運算放大器輸出級就無法完全開啟，導致輸出電壓Vo尚未到達輸入電壓Vi之準位，亦即對負載充電或放電速度變慢。有鑑於此，習知技術實有必要進行改進，以於不增加充電或放電的時間的情形下，增加運算放大器的穩定度。

因此，本發明之主要目的之一即在於提供一種運算放大器裝置，其可利用傳輸閘進行電容補償，因而可使用較小的米勒電容或甚至不使用米勒電容。

於一實施例中，揭露一種運算放大器裝置。該運算放大器裝置包含有一運算放大器，包含有一輸出級，該輸出級具有一第一訊號輸入端與一訊號輸出端，該輸出級於該訊號輸出端輸出一輸出電壓；一第一傳輸閘，其耦接於該訊號輸出端與一傳輸輸出端之間，並且具有一第一傳輸控制端；以及一第一開關模組，用於控制該第一訊號輸入端與該第一傳輸控制端之間之電性連接；其中，於一第一傳輸期間，該第一開關模組控制該第一傳輸控制端耦接於該第一訊號輸入端，藉以使該第一傳輸閘導通以傳輸該輸出電壓。

於另一實施例中，另揭露一種運算放大器裝置。該運算放大器裝置包含有一運算放大器，包含有一輸出級，該輸出級具有複數個訊號輸入端與一訊號輸出端，該訊號輸出端用來輸出一輸出電壓；複數個傳輸閘，並聯耦接於該訊號輸出端與一傳輸輸出端之間，並分別具有複數個傳輸控制端當中之一者；以及複數個開關模組，當中每一者用於控制該訊號輸入端與該複數個傳輸控制端當中之一對應者之間之電性連接；其中，於一傳輸期間內，該複數個開關模組當中至少一者係控制所對應的該至少一訊號輸入端電性分別連接至所對應的該至少一傳輸控制端，以使所對應的該至少一傳輸閘導通。

於更另一實施例中，另揭露一種運算放大器裝置。該運算放大器裝置包含有一運算放大器，包括一輸出級，其用於輸出一輸出電壓；一傳輸閘，其耦接至該輸出級以接收該輸出電壓；以及一開關模組，用於控制該傳輸閘之與該輸出級之電性連接；其中，於一傳輸期間，該開關模組控制該傳輸閘導通以傳送該輸出電壓，並作為一米勒電容以補償該輸出電壓。

請參考第2A圖，第2A圖為一實施例中一運算放大器裝置20之方塊架構圖。運算放大器裝置20包含有一運算放大器202、傳輸閘204、206以及開關模組208、210。運算放大器裝置20與運算放大器裝置10部分相似，因此作用與結構相似之元件與信號以相同符號表示。傳輸閘204與傳輸閘206譬如分別可實施為一N型電晶體MN0與一P型電晶體MP0’，且其閘極分別可作為傳輸控制端TC_N0 與TC_P0 。運算放大器裝置20與運算放大器裝置10之主要差異在於，運算放大器裝置20增加開關模組208、210，其可分別設置於負訊號輸入端NSI_o 與傳輸閘204之間以及正訊號輸入端PSI_o 與傳輸閘206之間，分別用於控制負訊號輸入端NSI_o 與傳輸控制端TC_N0’ 之間之電性連接以及正訊號輸入端PSI_o 與傳輸控制端TC_P0’ 之間之電性連接。以下將說明，開關模組208、210可適當地進行切換，以使在傳輸期間內，傳輸閘204、206分別不僅可傳輸輸出電壓Vo’，且更可用作米勒電容，從而增加傳輸速度與節省晶片面積。

詳細言之，於正極性電壓傳輸期間，亦即輸入電壓Vi及一輸出電壓Vo’為正極性時，開關模組208可控制傳輸閘204之傳輸控制端TC_N0’ 耦接於負訊號輸入端NSI_o 。由於輸出電壓Vo’維持等於正極性之輸入電壓Vi時，電壓V_NI 會接近系統電壓V_DD ，因此傳輸閘204會導通而傳送輸出電壓Vo’。於此同時，由於傳輸閘204之傳輸控制端TC_N0’ 耦接於負訊號輸入端NSI_o 且另一端耦接於訊號輸出端SO，因此可更用作一米勒電容。易言之，於正極性電壓傳輸期間，傳輸閘204可同時提供電壓傳輸與補償電容之雙重功能。

相似地，於負極性電壓傳輸期間，亦即輸入電壓Vi及輸出電壓Vo’為負極性時，開關模組210可控制傳輸閘206之傳輸控制端TC_P0’ 耦接於正訊號輸入端PSIo。由於輸出電壓Vo’維持等於輸入電壓Vi時電壓V_PI 會接近接地準位，因此傳輸閘206會導通而傳送輸出電壓Vo’。於此同時，由於傳輸閘204之傳輸控制端TC_N0’ 耦接於負訊號輸入端NSI_o 且另一端耦接於訊號輸出端SO，因此可更用作一米勒電容。於負極性電壓傳輸期間，傳輸閘206可同時提供電壓傳輸與補償電容功能。

結果，由於傳輸閘204、206可分別於正極性電壓及負極性電壓傳輸期間做為米勒電容，以增加運算放大器202的穩定性，因此相較於習知技術中運算放大器102之米勒電容Cc1及Cc2，運算放大器202可設置電容值較小的米勒電容Cc1’及Cc2’或甚至不包含米勒電容Cc1’及Cc2’，進而降低晶片面積。再者，由於可縮減甚至移除米勒電容Cc1’及Cc2’，在充電/放電期間以及傳輸期間，可進一歩增加充電或放電速度，或是降低運算放大器202功率消耗達到相同充電或放電速度。

第2A圖亦顯示一實施例中開關模組208之一細部結構。於此實施例中，開關模組208可包含一耦合開關SW3耦接於負訊號輸入端NSI_o 與控制傳輸控制端TC_N0’ 之間，以控制傳輸控制端TC_N0’ 與負訊號輸入端NSI_o 之電性連結。此外，開關模組208可更包含一控制開關SW1耦接於傳輸控制端TC_N0’ 與傳輸控制訊號SN之間，以控制傳輸控制端TC_N0’ 與傳輸控制訊號SN之間的電性連接。相似地，開關模組210可包含一耦合開關SW4耦接於正訊號輸入端PSI_o 與控制傳輸控制端TC_P0’ 之間，以控制傳輸控制端TC_P0’ 與正訊號輸入端PSI_o 之電性連結。此外，開關模組210可更包含一控制開關SW2耦接於傳輸控制端TC_P0’ 與傳輸控制訊號SP之間，以控制傳輸控制端TC_P0’ 與傳輸控制訊號SP之間的電性連接。

請參考第2B圖，第2B圖為第2A圖及第1A圖中輸入電壓Vi、輸出電壓Vo、Vo’、Vout、Vout’、傳輸控制訊號SN及SP以及開關SW1～SW4之信號之示意圖，用以說明第2A圖之開關模組208之操作原理。須注意，在第2B中，用於對控制開關SW1、SW2與耦合開關SW3、SW4進行控制之切換訊號(未顯示)，同樣以SW1、SW2與SW3、SW4來表示。

如第2B圖所示，在一充電期間T1’中，輸入電壓Vi為高準位，因此增益級108會將輸出電壓Vo’充電至輸入電壓Vi之高準位。此外，控制開關SW1、SW2之切換訊號皆設定高準位，及耦合開關SW3、SW4之切換訊號皆設定低準位。在切換訊號如此設定下，傳輸控制端TC_N0’ 及傳輸控制端TC_P0’ 分別耦接至低準位及高準位的傳輸控制訊號SN及SP，造成傳輸閘204、206(亦即電晶體MN0’及MP0’)皆關閉，因此傳輸輸出端之輸出電壓Vout’為低準位(譬如為0)。須注意，由於運算放大器202包含電容值較小的米勒電容Cc1’及Cc2’或甚至不包含米勒電容Cc1’及Cc2’，因此增益級108對輸出電壓Vo’充電較快。

接著，在正極性電壓傳輸期間T2’中，輸出電壓Vo’維持為高準位，然而傳輸控制訊號SN及SP分別可轉換為高準位與低準位。此外，控制開關SW1及耦合開關SW3之切換訊號分別設定為低準位及高準位，使得傳輸控制端TC_N0’ 耦接至負訊號輸入端NSI_o 而不耦接至高準位的傳輸控制訊號SN。由於輸出電壓Vo’維持於輸入電壓Vi，所以電壓V_NI 接近系統電壓V_DD ，傳輸閘204因此導通。導通的傳輸閘204不僅可傳送輸出電壓Vo’，且可更用作米勒電容以增加輸出電壓Vout’的穩定性。另一方面，控制開關SW2及耦合開關SW4之切換訊號分別設定為高準位及低準位，使得傳輸控制端TC_P0’ 耦接至具有低準位的傳輸控制訊號SP而不耦接至正訊號輸入端PSI_o ，因此傳輸閘206亦導通以傳輸輸出電壓Vo’。在傳輸閘204與206皆導通的情況下，傳輸輸出端TO之輸出電壓Vout’會因接收高準位的輸出電壓Vo’而充電，而輸出電壓Vo’則會因與輸出電壓Vout’進行電荷共享(charge sharing)而降低。接下來，負回授進行，因此增益級108會再將輸出電壓Vo’充電至輸入電壓Vi之高準位，連帶輸出電壓Vout’亦會充電至輸入電壓Vi之高準位。須注意，由於運算放大器202包含電容值較小的米勒電容Cc1’及Cc2’或甚至不包含米勒電容Cc1’及Cc2’，因此對輸出電壓Vo’、Vout’充電亦較快(即可對外部負載較快充電)。

相似地，在放電期間T3’中，輸入電壓Vi轉為低準位，因此增益級108會將輸出電壓Vo’放電至輸入電壓Vi之低準位。此外，傳輸控制訊號SN及SP分別可轉換為低準位與高準位。控制開關SW1、SW2之切換訊號可皆設定為高準位，而耦合開關SW3、SW4之切換訊號則皆可設定為低準位，使得傳輸控制端TC_N0’ 及傳輸控制端TC_P0’ 分別耦接至低準位及高準位的傳輸控制訊號SN及SP，造成傳輸閘204、206之電晶體MN0’及MP0’皆關閉，因此傳輸輸出端之輸出電壓Vout’往低準位(譬如0)下降。須注意，由於運算放大器202包含電容值較小的米勒電容Cc1’及Cc2’或甚至不包含米勒電容Cc1’及Cc2’，因此對輸出電壓Vo’放電較快。

接著，在負極性電壓傳輸期間T4’中，輸入電壓Vi維持為低準位，然而傳輸控制訊號SN及SP分別可轉換為低準位與高準位。此外，控制開關SW1及耦合開關SW3分別可設定為高準位及低準位，使得傳輸控制端TC_N0’ 耦接至具有高準位的傳輸控制訊號SN而不耦接至負訊號輸入端NSI_o ，因此可造成傳輸閘204導通以傳送輸出電壓Vo’。另一方面，控制開關SW2及耦合開關SW4分別可設定為低準位及高準位，使得傳輸控制端TC_P0’ 耦接至正訊號輸入端PSI_o 而不耦接至傳輸控制訊號SP。由於輸出電壓Vo’維持等於輸入電壓Vi所以電壓V_PI 接近接地準位，造成傳輸閘206導通。導通的傳輸閘206不僅可傳送輸出電壓Vo’，且可更用作米勒電容以增加輸出電壓Vout’的穩定性。在傳輸閘204與206皆導通的情況下，傳輸輸出端TO之輸出電壓Vout’會因接收低準位的輸出電壓Vo’而放電，而輸出電壓Vo’則會因與輸出電壓Vout’進行電荷共享而抬升。接下來進行負回授，因此增益級108會再將輸出電壓Vo’放電至輸入電壓Vi之低準位，連帶輸出電壓Vout’亦會放電至輸入電壓Vi之低準位。須注意，由於運算放大器202包含電容值較小的米勒電容Cc1’及Cc2’或甚至不包含米勒電容Cc1’及Cc2’，因此對輸出電壓Vo’、Vout’放電亦較快(即可對外部負載較快放電)。

綜合以上，由於於正極性電壓傳輸期間T1’開關模組208可用於耦接負訊號輸入端NSI_o 與傳輸閘204之傳輸控制端TC_N0’ ，因此高準位的電壓V_NI 可導致傳輸閘204導通，結果傳輸閘204不僅可傳送輸出電壓Vo’且更可用作米勒電容。類似地，於負極性電壓傳輸期間T3’，開關模組208可用於耦接正訊號輸入端PSIo與傳輸控制端TC_P0’ ，因此低準位的電壓V_PI 可導致傳輸閘206導通，結果傳輸閘204不僅可傳送輸出電壓Vo’且更可用作米勒電容。在傳輸閘204與傳輸閘206可充當米勒電容下，運算放大器202僅需另外設置電容值較小的米勒電容Cc1’及Cc2’或甚至不需另外設置任何米勒電容Cc1’及Cc2’。結果，晶片面積可減少、充電或放電速度可增加，或是運算放大器102功率消耗降低但達到相同充電或放電速度。

須注意，上述傳輸閘204及傳輸閘206分別以N型電晶體MN0’及P型電晶體MP0’來舉例說明。此電晶體除了可為金氧半場效(MOSFET)電晶體外，亦可為金屬半導體場效電晶體(MESFET)等其他具有開關及電容特性之電子元件。此外，開關模組208係以耦合開關SW3及控制開關SW1來分別控制傳輸控制端TC_N0’ 與負訊號輸入端NSI_o 及傳輸控制訊號SN之電性連接，而開關模組210係以耦合開關SW4及控制開關SW2來分別控制傳輸控制端TC_P0’ 與正訊號輸入端PSI_o 及傳輸控制訊號SN之電性連接。然而，實際上亦可採用其它配置，只要能於正極性電壓傳輸期間將傳輸控制端TC_N0’ 耦接負訊號輸入端NSI_o ，或更控制傳輸控制端TC_N0 不耦接於傳輸控制訊號SN，而於負極性電壓傳輸期間將傳輸控制端TC_P0’ 耦接正訊號輸入端NSI_o 或更控制傳輸控制端TC_P0 不耦接於傳輸控制訊號SP即可。

除此之外，在第2A圖中運算放大器裝置20係同時包含開關模組208、210，用以分別於正極性電壓傳輸期間及負極性電壓傳輸期間將傳輸閘204及傳輸閘206分別用作米勒電容。實際上，運算放大器裝置20亦可僅包含開關模組208、210當中一者，以僅於正極性電壓傳輸期間將傳輸閘204用作米勒電容，或僅於負極性電壓傳輸期間將傳輸閘206分別用作米勒電容。換句話說，開關模組之數量並不限於兩個而可僅為一個。而在其他具有更多輸入與輸出之運算放大器裝置中，可設置更多的開關模組。

舉例來說，運算放大器裝置20亦可包含具有複數個訊號輸入端的運算放大器202及相對應複數個傳輸閘與複數個開關模組，因此於一傳輸期間內，該複數個開關模組當中至少一者控制所對應的該至少一訊號輸入端電性分別連接至所對應的該至少一傳輸控制端，以使所對應的該至少一傳輸閘導通，使得該至少一傳輸控制端可傳送輸出電壓Vo’並同時用作米勒電容。此外，該複數個開關模組當中之另至少一開關模組則控制所對應的另至少一傳輸控制端分別耦接至至少一傳輸控制訊號，藉以使所對應的另至少一傳輸閘導通，使得該另至少一傳輸閘僅用可傳送輸出電壓Vo’。

綜上所述，在習知技術中往往增大米勒電容以增加運算放大器的穩定度，但卻會增加運算放大器內部對米勒電容充電或放電的時間，且運算放大器輸出級可能無法完全開啟，而造成對負載充電或放電速度變慢。相較之下，上述實施例於訊號輸入端與傳輸閘之間增加開關模組，以於傳輸期間控制傳輸閘導通，並同時將傳輸閘用作米勒電容，因此運算放大器可包含電容值較小的米勒電容或甚至不包含米勒電容，進而降低晶片面積且增加充電或放電速度，或降低運算放大器功率消耗達到相同充電或放電速度。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10、20．．．運算放大器裝置

102、202．．．運算放大器

104、204、206．．．傳輸閘

106．．．輸入級

108．．．增益級

110．．．輸出級

208、210．．．開關模組

MN0、MP0、MN1、MP1、MN0’、MP0’．．．電晶體

SO．．．訊號輸出端

NSI_i 、NSI_o ．．．負訊號輸入端

PSI_o 、PSI_o ．．．正訊號輸入端

Vo、Vout、Vo’、Vout’．．．輸出電壓

Cc1、Cc2、Cc1’、Cc2’．．．米勒電容

V_NI 、V_PI ．．．電壓

TC_N0 、TC_P0 、TC_N0’ 、TC_P0’ ．．．傳輸控制端

SN、SP．．．傳輸控制訊號

TO．．．傳輸輸出端

T1～T4、T1’～T4’．．．期間

SW1、SW2．．．控制開關

SW3、SW4．．．耦合開關

第1A圖為一習知運算放大器裝置之示意圖。

第1B圖為第1A圖中一輸出級之詳細示意圖。

第1C圖為第1A圖中一輸入電壓、輸出電壓以及傳輸控制訊號之示意圖。

第2A圖為一實施例中一運算放大器裝置之方塊架構圖。

第2B圖為第2A圖及第1A圖中一輸入電壓、輸出電壓、傳輸控制訊號以及開關之信號之示意圖。

20．．．運算放大器裝置

202．．．運算放大器

204、206．．．傳輸閘

106．．．輸入級

108．．．增益級

110．．．輸出級

208、210．．．開關模組

MN0’、MP0’．．．電晶體

SO．．．訊號輸出端

NSI_i 、NSI_o ．．．負訊號輸入端

PSI_o 、PSI_o ．．．正訊號輸入端

Vo’、Vout’．．．輸出電壓

Cc1’、Cc2’．．．米勒電容

V_NI 、V_P1 ．．．電壓

TC_N0’ 、TC_P0’ ．．．傳輸控制端

SN、SP．．．傳輸控制訊號

TO．．．傳輸輸出端

SW1、SW2．．．控制開關

SW3、SW4．．．耦合開關

Claims (19)

1. 一種運算放大器裝置，包含有：一運算放大器，包含有一輸出級，該輸出級具有一第一訊號輸入端與一訊號輸出端，該輸出級於該訊號輸出端輸出一輸出電壓；一第一傳輸閘，其耦接於該訊號輸出端與一傳輸輸出端之間，並且具有一第一傳輸控制端；以及一第一開關模組，用於控制該第一訊號輸入端與該第一傳輸控制端之間之電性連接；其中，於一第一傳輸期間，該第一開關模組控制該第一傳輸控制端耦接於該第一訊號輸入端，藉以使該第一傳輸閘導通以傳輸該輸出電壓。
2. 如請求項1所述運算放大器裝置，其中於該第一傳輸期間，該第一傳輸閘係更用作一米勒電容。
3. 如請求項1所述運算放大器裝置，其中該第一開關模組更控制該第一傳輸控制端與一第一傳輸控制訊號之間的電性連接。
4. 如請求項3所述運算放大器裝置，其中於該第一傳輸期間，該第一開關模組更控制該第一傳輸控制端不耦接至該第一傳輸控制訊號。
5. 如請求項1所述運算放大器裝置，其中該第一開關模組係包含一第一耦合開關，其耦接於該第一訊號輸入端與該第一傳輸控制端之間。
6. 如請求項5所述運算放大器裝置，其中該第一開關模組更包含一第一控制開關，其耦接於該第一傳輸控制端與一第一傳輸控制訊號之間。
7. 如請求項1所述運算放大器裝置，更包括：一第二傳輸閘，其耦接於該訊號輸出端與該傳輸輸出端之間，並且具有一第二傳輸控制端；以及一第二開關模組，用於控制該運算放大器之一第二訊號輸入端與該第二傳輸控制端之間之電性連接。
8. 如請求項7所述運算放大器裝置，其中於該第一傳輸期間內，該第二開關模組係控制該第二訊號輸入端不電性連接至該第二傳輸控制端。
9. 如請求項8所述運算放大器裝置，其中該第二開關模組更控制該第二傳輸控制端與一第二傳輸控制訊號之間的電性連接。
10. 如請求項9所述運算放大器裝置，其中於該第一傳輸期間，該第二開關模組係控制該第二傳輸控制端耦接至該第二傳輸控制 訊號，其中該第二傳輸控制訊號係控制該第二傳輸閘導通。
11. 如請求項7所述運算放大器裝置，其中該第二開關模組係包含一第二耦合開關，其耦接於該第二訊號輸入端與該第二傳輸控制端之間。
12. 如請求項11所述運算放大器裝置，其中該第二開關模組更包含一第二控制開關，其耦接於該第二傳輸控制端與一第二傳輸控制訊號之間。
13. 如請求項7所述運算放大器裝置，其中於一第二傳輸期間，該輸出電壓之準位與該第一傳輸期間內之準位不同，該第一開關模組控制該第一傳輸控制端不耦接於該第一訊號輸入端，該第二開關模組控制該第二傳輸控制端耦接於該第二訊號輸入端，藉以使該第二傳輸閘導通。
14. 如請求項13所述運算放大器裝置，其中於該第二傳輸期間，該第一開關模組係控制該第一傳輸控制端耦接至一第一傳輸控制訊號，其中該第一傳輸控制訊號係控制該第一傳輸閘導通，以及該第二開關模組係控制該第二傳輸控制端不耦接至一第二傳輸控制訊號。
15. 如請求項7所述運算放大器裝置，其中該第一與第二傳輸閘分 別包括一第一型電晶體與一第二型電晶體，每一者耦接於該傳輸輸入端與該傳輸輸出端之間，並具有一閘極作為該第一與第二傳輸控制端當中之一者。
16. 一種運算放大器裝置，包含有：一運算放大器，包含有一輸出級，該輸出級具有複數個訊號輸入端與一訊號輸出端，該訊號輸出端用來輸出一輸出電壓；複數個傳輸閘，並聯耦接於該訊號輸出端與一傳輸輸出端之間，並分別具有複數個傳輸控制端當中之一者；以及複數個開關模組，當中每一者用於控制該訊號輸入端與該複數個傳輸控制端當中之一對應者之間之電性連接；其中，於一傳輸期間內，該複數個開關模組當中至少一者係控制所對應的該至少一訊號輸入端電性分別連接至所對應的該至少一傳輸控制端，以使所對應的該至少一傳輸閘導通。
17. 如請求項16所述運算放大器裝置，其中於該傳輸期間，該複數個開關模組當中之另至少一開關模組更控制所對應的另至少一傳輸控制端分別耦接至至少一傳輸控制訊號，藉以使所對應的另至少一傳輸閘導通。
18. 一種運算放大器裝置，包含有：一運算放大器，包括一輸出級，其用於輸出一輸出電壓；一傳輸閘，其耦接至該輸出級以接收該輸出電壓；以及 一開關模組，用於控制該傳輸閘之與該輸出級之電性連接；其中，於一傳輸期間，該開關模組控制該傳輸閘導通以傳送該輸出電壓，並作為一米勒電容以補償該輸出電壓。
19. 如請求項18所述運算放大器裝置，其中該傳輸閘之一端係耦接至該輸出級之一訊號輸出端以接收該輸出電壓，以及於該傳輸期間，該傳輸閘之另一端係耦接至該輸出級之一訊號輸入端。