[go: up one dir, main page]

TWI469153B - 感測放大器及用以補償、重新偏移感測放大器之方法 - Google Patents

感測放大器及用以補償、重新偏移感測放大器之方法 Download PDF

Info

Publication number
TWI469153B
TWI469153B TW100110967A TW100110967A TWI469153B TW I469153 B TWI469153 B TW I469153B TW 100110967 A TW100110967 A TW 100110967A TW 100110967 A TW100110967 A TW 100110967A TW I469153 B TWI469153 B TW I469153B
Authority
TW
Taiwan
Prior art keywords
transistor
compensation
voltage
nmos
sense amplifier
Prior art date
Application number
TW100110967A
Other languages
English (en)
Other versions
TW201216291A (en
Inventor
Bharath Upputuri
Shreekanth Sampigethaya
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201216291A publication Critical patent/TW201216291A/zh
Application granted granted Critical
Publication of TWI469153B publication Critical patent/TWI469153B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/471—Indexing scheme relating to amplifiers the voltage being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Description

感測放大器及用以補償、重新偏移感測放大器之方法
本發明關於感測放大器，且特別是感測放大器的偏移補償。
一感測放大器(sense amplifier,SA)用以感測介於感測放大器之兩輸入端信號之間的差值，並放大此差值，或者一般來說，放大穿過輸入端的差動信號。為了正確地感測，需要最小差值介於兩信號之間之一感測邊界或最小差動信號。
在很多情況下，製程的變化造成在目前假設為相同的兩電晶體中(例如，放大器交互閂(cross latch)的兩個N型金氧半電晶體(NMOS))出現兩個不同的臨界電壓。在此情況下，感測放大器被稱作兩輸入端中有一由於兩電晶體不匹配所造成的偏移。因此，感測放大器有助於讀取相對其他邏輯狀態的一邏輯狀態，代替中立地提供感測資料。舉例來說，一些感測放大器，當感測穿過兩輸入端的差動信號時，有助於一高邏輯準位(例如，一高邏輯準位High)，而一些其他感測放大器有助於一低邏輯準位(例如，一低邏輯準位Low)。一有助於高邏輯準位High的感測放大器，當實際上感測為高邏輯準位High的資料時，可快速地提供在輸出端作為讀取資料的高邏輯準位High，但當實際上感測為低邏輯準位Low資料時，感測放大器緩慢地提供在輸出端作為讀取資料的低邏輯準位Low。同樣地，一有助於低邏輯準位Low的感測放大器，當實際上感測為低邏輯準位Low資料時，可快速地提供低邏輯準位Low，但當實際上感測為高邏輯準位High時，感測放大器緩慢地提供一高邏輯準位High。
實際上，因為製程的變化，不匹配顯示為一額外的偏移，其造成感測放大器需要一較大的感測邊界用以正確地感測資料。在針對許多感測放大器使用一感測邊界的應用中，利用感測邊界的一較大數值使感測放大器正確地運作以達到一非常高的百分比或全部。當使用一較大的感測邊界，差動信號所需的時間發展增加時，會使得全部的記憶體存取速度較為緩慢。
本揭露感測放大器及用以補償、重新偏移感測放大器之方法。
依據本發明一實施例揭露之一種感測放大器，包括一第一PMOS電晶體，具有一第一PMOS汲極，一第一PMOS閘極，及一第一PMOS源極；一第二PMOS電晶體，具有一第二PMOS汲極，一第二PMOS閘極，及一第二PMOS源極；一第一NMOS電晶體，具有一第一NMOS汲極，一第一NMOS閘極，及一第一NMOS源極；一第二NMOS電晶體，具有一第二NMOS汲極，一第二NMOS閘極，及一第二NMOS源極；一第一補償電晶體，具有一第一補償汲極，一第一補償閘極，一第一補償源極，及一第一補償基底；以及一第二補償電晶體，具有一第二補償汲極，一第二補償閘極，一第二補償源極，及一第二補償基底，其中該第二PMOS閘極，該第二NMOS閘極，及該第一NMOS汲極相耦接在一起，且作為該感測放大器的一第一資料輸入；該第一PMOS閘極，該第一NMOS閘極，及該第二NMOS汲極相耦接在一起，且作為該感測放大器的一第二資料輸入；該第一補償電晶體耦接介於一電源供應電壓節點和該第一PMOS電晶體之間或介於該第一PMOS電晶體和該第一NMOS電晶體之間或介於該第一NMOS電晶體和一第一節點之間；該第二補償電晶體耦接介於該電源供應電壓節點和該第二PMOS電晶體之間或介於該第二PMOS電晶體和該第二NMOS電晶體之間或介於該第二NMOS電晶體和該第一節點之間；以及該第一補償基底作為該感測放大器之一第一補償輸入及該第二補償基底作為該感測放大器之一第二補償輸入。
依據本發明另一實施例揭露之一種補償感測放大器之方法，包括開啟該感測放大器之一第一補償電晶體及一第二補償電晶體；以及用一補償電壓數值於該第一補償電晶體之一基底及該第二補償電晶體之一基底其中之一或其組合，若有一不匹配介於該感測放大器之一第一電晶體和該感測放大器之一第二電晶體之間；以及其中該第一補償電晶體電性耦接於該第一電晶體的一第一汲極或一第一源極；該第二補償電晶體電性耦接於該第二電晶體的一第二汲極或一第二源極；該感測放大器之一第四電晶體之一閘極及該第二電晶體之一閘極耦接在一起並組成該感測放大器之一第一資料輸入；以及該感測放大器之一第三電晶體之一閘極及該第一電晶體之一閘極耦接在一起並組成該感測放大器之一第二資料輸入；以及用該補償電壓數值造成一介於該第一補償電晶體之一第一臨界電壓和該第二補償電晶體之一第二臨界電壓之間有一電壓變化。
依據本發明另一實施例揭露之一種重新偏移複數個感測放大器之方法，包括根據在該複數個感測放大器之補償電晶體基底的一重新偏移數值來測試該複數個感測放大器；根據測試步驟之結果，確認該複數個感測放大器之第一感測放大器的一第一群組有助於讀取一第一邏輯準位及/或該複數個感測放大器之第二感測放大器的一第二群組有助於讀取不同於該第一邏輯準位之一第二邏輯準位；改變該重新偏移電壓數值至一新重新偏移電壓數值；根據該新重新偏移電壓數值，重新偏移該第一感測放大器之第一群組及/或該第二感測放大器之第二群組；以及重新測試該第一感測放大器之第一群組及該第二感測放大器之第二群組。
在圖中說明的實施例或範例將以明確的文字揭露如下。但仍可理解不能以實施例及範例限定本發明實施之範圍。在已揭露實施例中任何的更動與修改，以及任何更進一步揭露本發明原理的應用，將被任何熟知本領域技藝人士考量為正常的發生。參考數值可能會重複地出現在實施例中，但即使為相同的參考數值，並不需一實施例的特徵適用於另一實施例的特徵。
一些實施例可以有一或一組以下特徵及/或優點。提供重新偏移電壓給補償電晶體之基底可減少感測邊界。因此，記憶體存取時間將獲得改善。
[具有補償機制的示範感測放大器]
第1圖為依照本發明一些實施例之感測放大器(sense amplifier,SA)100。在一些實施例中，感測放大器100用於記憶體陣列中，但感測放大器100可用於小信號差值被放大的其他電路中，包括，舉例來說，一種輸出/入介面。在一些記憶體應用中，一列中多個記憶體單元共享相同的感測放大器。
當輸入端SAIN_H的電壓值大於輸入端SAIN_L的電壓值時，感測放大器100在輸出端Out(未圖示)會感測一高邏輯準位(例如，一高邏輯準位High)。同樣地，當輸入端SAIN_H的電壓值小於輸入端SAIN_L的電壓值時，感測放大器100在輸出端Out會感測一低邏輯準位(例如，一低邏輯準位Low)。電晶體N3運作為一開關，用以開啟/關閉一感測放大器的電流路徑。舉例來說，當信號SAE適用於一高邏輯準位High時，電晶體N3開啟，並提供一用以開啟感測放大器100的電流路徑。相反地，當信號SAE適用於一低邏輯準位Low時，電晶體N3關閉，且感測放大器100也會因沒有電流路徑而關閉。
在一些實施例中，對於不同的原因，包括裝置製程變化，電晶體N1及電晶體N2並不完全相同(例如，不匹配)。因此，電晶體N1有一臨界電壓(例如，臨界電壓Vthn1)不同於電晶體N2的臨界電壓(例如，臨界電壓Vthn2)，造成在輸入端SAIN_H及SAIN_L有一偏移值。因為電晶體之間的不匹配，或在輸入端SAIN_H及SAIN_L的偏移值，感測放大器100有助於讀取相對其他邏輯狀態之一邏輯狀態，代替中立地提供已感測的資料。舉例來說，若電壓Vthn1大於電壓Vthn2，當節點SAIN_H為一輸出端時，感測放大器100有助於讀取在節點SAIN_H的一低邏輯準位Low。若電壓Vthn1小於電壓Vthn2，當節點SAIN_H為一輸出端時，感測放大器100有助於讀取在節點SAIN_H的一高邏輯準位High。為了說明，電壓ΔVth表示為介於臨界電壓Vthn1和臨界電壓Vthn2之間的差值。若臨界電壓Vthn1大於臨界電壓Vthn2，則電壓ΔVth為正值；若臨界電壓Vthn1小於臨界電壓Vthn2，則電壓ΔVth為負值。此外，電壓ΔInput表示為輸入端SAIN_H及SAIN_L對應電壓ΔVth的偏移量。在一些實施例中，若干機制被提供用以補償(例如，降低、取消、重新偏移(re-offset)等)臨界電壓偏移ΔVth的影響(例如，電壓差值)，以及在臨界電壓偏移ΔVth為重新偏移之後，降低或取消(例如，重新偏移)由臨界偏移所造成輸入電壓的偏移。簡單來說，降低或重新偏移本發明所描述的偏移量可完全取消此偏移。
P型金氧半電晶體(PMOS)PO1與PO2通常稱為補償電晶體(compensation transistor)，並用以重新偏移(例如，取消、降低、補償等)由於電晶體N1和N2之間不匹配所造成的偏移量。當要求補償時，一或一組可補償不匹配之基底重新偏移電壓(例如，描述如下的Vrob、Vrob1、Vrob2)被提供給補償電晶體PO1及PO2其中之一或其組合之基底(bulk)。或者說，基底重新偏移電壓取消對應輸入端SAIN_H及/或SAIN_L的輸入偏移量。在一些實施例中，補償電晶體PO1及PO2的閘極相耦接及接地(一低邏輯準位Low)以至於補償電晶體PO1及PO2為了重新偏移而開啟。在以下的實施例中，為了便於討論，當提供一重新位移電壓至一PMOS電晶體(例如，補償電晶體PO2)之基底時，其他PMOS電晶體(例如，補償電晶體PO1)維持相同(例如，在電壓Vdd處)。
在一些實施例中，若臨界電壓Vthn1大於臨界電壓Vthn2(例如，電壓ΔVth為正值，感測放大器100有助於讀取一低邏輯準位Low)，一負基底重新偏移電壓Vrob提供至補償電晶體PO2之基底，其中補償電晶體PO2的基底可取消對應臨界電壓差值ΔVth在輸入端SAIN_L及SAIN_H的偏移量。但若電壓Vthn1小於電壓Vthn2(例如，電壓ΔVth為負值，感測放大器100有助於讀取一高邏輯準位High)，一負基底重新偏移電壓Vrob提供至補償電晶體PO1之基底，其中補償電晶體PO2的基底也可取消對應臨界電壓差值ΔVth在輸入端SAIN_L及SAIN_H的偏移量。一旦電壓Vrob提供至補償電晶體PO2或補償電晶體PO1之基底，所對應電晶體的臨界電壓(例如，電壓Vthp2或電壓Vthp1)將會改變，其臨界電壓重新偏移由介於電晶體N1及N2之間不匹配(例如，臨界電壓的差值)所造成之偏移量。
在一些實施例中，在製造感測放大器100之後，造成偏移量的電晶體N1及N2之間不匹配的存在，並藉由蒙地卡羅模擬法(Monte Carlo Simulation)確認臨界電壓ΔVth的差值。基於已確認的ΔVth，重新偏壓電壓Vrob被確定及提供至所對應補償電晶體PO1或PO2的基底。
在一些實施例中，複數個感測放大器(例如，感測放大器100)用在一電路(例如，在一記憶體陣列)中，且複數個感測放大器的最小感測邊界(例如，Smin)為已知。舉例來說，最小感測邊界Smin為所有感測放大器的感測邊界加上三個sigma的平均值。感測放大器配置用以感測一些根據已知(例如，預定(pre-determined))感測邊界的已知資料。在一些與一記憶體陣列相關的實施例中，內建自我測試(built-in self test,BIST)被用來測試使用在記憶體陣列中的感測放大器。舉例來說，對於每一感測放大器而言，最小讀取邊界針對感測放大器來設定，對於感測放大器所引起的內建自我測試，用以測試使用一特定資料本身(例如，一低邏輯準位Low或一高邏輯準位High)。該等感測放大器被分類成一有助於讀取一高邏輯準位High之感測放大器群組(例如，群組I)及/或另一有助於讀取一低邏輯準位Low之感測放大器群組(例如，群組II)，而該等感測放大器的測試結果將與所預期的測試資料相比較。
舉例來說，假設感測放大器在感測後應提供一低邏輯準位Low，但提供已失敗資料，其顯示感測放大器偏好讀取一高邏輯準位High，因此歸類在群組I。同樣地，假設感測放大器在感測後應提供一高邏輯準位High，但提供已失敗資料的感測放大器，其顯示這些感測放大器偏好讀取一低邏輯準位Low並歸類在群組II。對於在群組I的每一感測放大器，一對應正基底重新偏移電壓Vrob提供至補償電晶體PO2之基底，實際上，為提供輸入重新偏移至輸入端SAIN_L。同一時間，在群組I的每一補償電晶體PO2的基底，例如，在電壓Vdd處，維持相同。同樣地，對於在群組II的每一感測放大器，一對應基底重新偏移電壓Vrob提供至補償電晶體PO1之基底，實際上，為提供輸入重新偏移至輸入端SAIN_H。同一時間，在群組II的每一補償電晶體PO1的基底，例如，在電壓Vdd處，維持相同。
在一些實施例中，重新偏移電壓Vrob根據電晶體N1臨界電壓(例如，Vthn1)以及電晶體N2臨界電壓(例如，Vthn2)的差值來計算，例如，電壓ΔVt。若電壓ΔVt為0，則偏移量為0，且偏移電壓Vrob為0 V。但倘若電壓ΔVt不為0，電壓ΔVt用以產生補償電晶體PO1及PO2臨界電壓的差值(例如，ΔVtp)，例如藉由改變電晶體N1及N2其中之一或其組合之臨界電壓，以重新偏移電晶體N1及N2的電壓差值ΔVt。舉例來說，若ΔVt為100mV，當補償電晶體PO2之臨界電壓(例如，電壓Vthpo2)維持不變時，則補償電晶體PO1的偏移電壓(例如，電壓Vthpo1)被配置為改變了100mV，或當補償電晶體PO1之臨界電壓(例如，電壓Vthpo1)維持不變時補償電晶體PO2的電壓Vthpo2被配置為改變了-100mV。此外，電壓Vthpo1被配置為改變了40mV、50mV或60mV，以及電壓Vthpo2可被配置為分別改變了-60mV、-50mV或-40mV等。為了說明，補償電晶體PO2的臨界電壓可被調整。換句話說，臨界電壓Vthpo2被更改了-ΔVtp，其中ΔVtp=ΔVt。在一些實施例中，藉由提供負電壓Vrob至補償電晶體PO2之基底來產生ΔVtp。再者，電壓Vrob可依下列方程式來計算：
其中VTN 為當基板偏壓存在時補償電晶體PO2的臨界電壓，VSB 為源極至基板的基板偏壓(例如，Vrob)，2Φ F 為表面電位，VT0 為針對零基板偏壓(zero substrate bias)的臨界電壓以及γ為基板效應參數。
第1圖說明補償電晶體PO1耦接於電晶體P1及N1之間，以及補償電晶體PO2耦接於電晶體P2及N2之間。不同的實施例將不受限於此。補償電晶體PO1能被耦接於電壓Vdd和電晶體P1之間，而補償電晶體PO2能被耦接於電壓Vdd和電晶體P2之間。然而，重新偏移電壓Vrob的符號相對應地改變，此為熟知本領域技藝者所認可。舉例來說，當電壓Vthn1大於電壓Vthn2(例如，電壓ΔVt為正值)時，一對應的正重新偏移電壓Vrob用於補償電晶體PO2的基底，且當電壓Vthn1小於電壓Vthn2(例如，電壓ΔVt為負值)時，一對應的正重新偏移電壓Vrob用於補償電晶體PO1的基底等。
[示範的偏壓電路]
依照本發明之一些實施例，第2圖為一電路200之電路圖，說明感測放大器100的偏移補償。在此說明中，一電晶體之基底(例如，補償電晶體PO1或PO2)保持相同(例如，在電壓Vdd處)，而基底重新偏移電壓Vrob提供至其他電晶體之基底。在一些實施例中，不具有一重新偏移的PMOS之基底設置於電壓Vdd處，以及提供電壓Vdd+Vrob至接收偏移量的電晶體之基底，用以提供重新偏移電壓Vrob。舉例來說，若重新偏移為補償電晶體PO2之重新偏移，則提供Vdd+Vrob至補償電晶體PO2之基底，而補償電晶體PO1在電壓Vdd處維持相同。相同地，若重新偏移為補償電晶體PO1之重新偏移，則提供Vdd+Vrob至補償電晶體PO1之基底，而補償電晶體PO2在電壓Vdd處維持相同。在一些實施例中，重新偏移至具有一重新偏移電壓Vrob的補償電晶體PO2之基底造成在輸入端SAIN_L有一相應電壓值Vroi的重新偏移量。相同地，重新偏移至具有一重新偏移電壓Vrob的補償電晶體PO1之基底造成在輸入端SAIN_H有一相應電壓值Vroi的重新偏移量。
在第2圖中，當信號SET被驅動時(例如，用於一高邏輯準位High)，NMOS電晶體N21開啟，將節點NO21拉至接地(例如，一低邏輯準位Low)，且節點NO21為NMOS電晶體N21之汲極。因此，電晶體PPG1被開啟，電壓Vdd+Vrob通過電晶體PPG1至補償電晶體PO2之基底。實際上，提供一重新偏壓電壓值Vrob至補償電晶體PO2之基底。被拉低的節點NO21也造成電晶體P22開啟，其中開啟的電晶體P22轉移在電晶體P22源極的電壓Vdd至電晶體P22之汲極或至補償電晶體 PO1之基底。
相同地，當信號RESET被驅動時(例如，用於一高邏輯準位High)，NMOS電晶體N22開啟，將節點NO22拉至接地(例如，一低邏輯準位Low)，且節點NO22為電晶體N22之汲極。因此，電晶體PPG2被開啟，電壓Vdd+Vrob通過電晶體PPG2至補償電晶體PO1之基底。實際上，提供一重新偏壓電壓值Vrob至補償電晶體PO1之基底。低邏輯準位Low的節點NO22也造成電晶體P21開啟，其中開啟的電晶體P21轉移在電晶體P21源極的電壓Vdd至電晶體P22之汲極或至補償電晶體PO2之基底。
閂Ltch分別儲存通過電晶體PPG1及PPG2在節點NO21及NO22之數值。
在上述說明中，一電晶體(例如，補償電晶體PO1或PO2)之基底重新偏移且其他電晶體之基底維持相同。在一些實施例中，補償電晶體PO1及PO2之基底皆重新偏移。第3圖為一電路300之電路圖，說明重新偏移補償電晶體PO1及PO2之基底。在此說明中，藉由一子電路300A，補償電晶體PO1之基底重新偏移具有一第一數值，例如，電壓Vrob1，以及藉由一子電路300B，補償電晶體PO2之基底重新偏移具有一第二數值，例如，電壓Vrob2。子電路300A和子電路300B包含相同的元件並以相同的方式運作，除了子電路300A被用以重新偏移補償電晶體PO1之基底，而電路300B被用以重新偏移補償電晶體PO2之基底。此外，一子電路300A或300B運作實質上與電路200相同。簡單來說，僅有一電路，例如，所描述的子電路300A，以及其他電路的運作，例如，子電路300B，可被熟知本領域技藝者所了解。當沒有補償或重新偏移時，信號SET1被驅動，電晶體PPG1被開啟且電壓Vdd可通過補償電晶體PO1之基底。但當一重新偏移值時，例如，所需電壓Vrob1，信號RESET1被驅動，電晶體PPG2被驅動，且電壓Vdd+Vrob1通過至補償電晶體PO1之基底。事實上，具有電壓Vrob1的補償電晶體PO1之基底被重新偏移。
在電路300中，電壓Vrob1或電壓Vrob2為負值或正值，且由電壓Vrob1至補償電晶體PO1之基底和電壓Vrob2至補償電晶體PO2之基底的總偏移可用以減少介於電晶體N1和N2之間的不匹配效應。
[重新偏移複數個感測放大器的示範方法]
依照本發明之一些實施例，第4圖為一流程圖，說明重新偏移一用於一記憶體陣列的複數個感測放大器之一方法400。然而，方法400可被用於感測放大器的其它電路中。
在步驟405中，重新偏移電壓Vrob設定為0 V。
在步驟408中，重新偏移電壓Vrob應用於所有感測放大器中。
在步驟410中，援引內建自我測試給感測放大器，用以感測及證明感測放大器的感測結果。
在步驟415中，若所有感測放大器通過，在步驟417中確認所應用的電壓Vrob為所需的重新偏移電壓。然而，在步驟418中，若任一感測放大器通過失敗，則聚集失敗的感測放大器為一有助於讀取一高邏輯準位High之第一群組(例如，群組I)及/或一有助於讀取一低邏輯準位Low之第二群組(例如，群組II)。
在步驟420中，將依照已確認的群組，改變重新偏移電壓Vrob(例如，減少，舉例來說，在一些實施例中，-100mV)，以及在步驟410中所應用的新重新偏移電壓(例如，電壓Vrobn)。舉例來說，對於群組I中的感測放大器，電壓Vrobn應用於補償電晶體PO1之基底；對於群組II中的感測放大器，電壓Vrobn應用於補償電晶體PO2之基底。當所有感測放大器通過(例如，步驟415)時，在步驟417中，一第一重新偏移電壓(例如，電壓VrobI)確認為群組I，而第二重新偏移電壓(例如，電壓VrobII)確認為群組II。
在流程圖400中，用一連續的搜尋(例如，電壓Vrobn持續減少)來說明。然而，其他搜尋，包括一二位元搜尋也在不同實施例的範疇中。
[具有補償機制的示範感測放大器-更進一步地一些實施例]
依照本發明更進一步的一些實施例，第5圖為一具有偏移補償電路的感測放大器(SA)500。與感測放大器100相比，感測放大器500包括分別取代PMOS補償電晶體PO1跟PO2的兩個NMOS補償電晶體NO1跟NO2。然而，電晶體NO1及NO2之閘極耦接於電壓Vdd(例如，一高電壓準位High)加上Vthn，因補償電晶體NO1及NO2之臨界電壓，造成開啟補償電晶體NO1及NO2用以重新偏移。此外，補償電晶體NO1及NO2之汲極分別耦接於電晶體P1及P2之汲極，且補償電晶體NO1及NO2之源極分別耦接於電晶體N1及N2之汲極。
補償電晶體NO1及NO2的重新偏移實質上與補償電晶體PO1及PO2相同。舉例來說，當電壓Vthn1大於電壓Vthn2時(例如，電壓ΔVth為正值)，一對應的正重新偏移電壓Vrob用於補償電晶體NO2之基底，且當電壓Vthn1小於電壓Vthn2時(例如，電壓ΔVth為負值)，一對應的正重新偏移電壓Vrob用於補償電晶體NO1之基底等。應用於感測放大器100的不同技術(例如，有一或二重新偏移電壓，負及/或正重新偏移電壓等)可用於感測放大器500為熟知本領域技藝人士所認可。
第5圖說明補償電晶體NO1耦接於電晶體P1和N1之間，且補償電晶體NO2耦接於電晶體P2和N2之間。不同的實施例將不受限於此。補償電晶體NO1能耦接於電晶體N1及電晶體N3之間，而補償電晶體NO2能耦接於電晶體N2及電晶體N3之間。然而，重新偏移電壓Vrob之符號相對應地改變，此為熟知本領域技藝人士所認可。舉例來說，當電壓Vthn1大於電壓Vthn2時(例如，電壓ΔVth為正值)，一對應的負重新偏移電壓Vrob用於補償電晶體NO2之基底，且當電壓Vthn1小於電壓Vthn2時(例如，電壓ΔVth為負值)，一對應的負重新偏移電壓Vrob用於補償電晶體NO1之基底等。
在上述說明中(例如，第1圖及第5圖)，使用一對電晶體(例如，一對補償電晶體PO1及PO2或一對補償電晶體NO1或NO2)。此對電晶體之組合在不同實施例之範圍內，為熟知本領域技藝人士所認可。舉例來說，一對NMOS補償電晶體NO1及NO2可加入至電路100中，藉由將補償電晶體NO1耦接於補償電晶體PO1及電晶體N1之間或耦接於電晶體N1及電晶體N3之間，以及將補償電晶體NO2耦接於補償電晶體PO1及電晶體N2之間或耦接於電晶體N2及電晶體N3之間。同樣地，一對PMOS補償電晶體PO1及PO2可加入至電路500中，藉由將補償電晶體PO1耦接於電晶體P1及電壓Vdd節點之間，以及將補償電晶體PO2耦接於電晶體P2及電壓Vdd節點之間。
本發明的一些的實施例已被描述。然而仍可了解在不脫離本發明之精神和範圍內可作不同的修改。舉例來說，不同的電晶體被表示為一特殊摻質型態(例如，NMOS電晶體及PMOS電晶體)用以說明用途，本揭露之實施例不限於一特殊型態，但此針對一特殊電晶體所選擇的摻質型態為一設計選擇且在不同實施例的範圍內。用在上述描述中不同信號的邏輯準位(例如，低邏輯準位或高邏輯準位)也用以說明用途，當一信號被驅動及/或停止驅動時，不同實施例不限於一特殊準位，但是，確切來說，選擇一準位為設計選擇的一個方法。在一些實施例中，一源極/汲極被用以當作一電晶體的源極或是汲極。
一些已被描述具有一基底重新偏移電壓之實施例，其基底重新偏移電壓用於一補償電晶體PO1或PO2之基底，以及一些已被描述具有兩個基底重新偏移電壓之實施例，其基底重新偏移電壓用於補償電晶體PO1及PO2兩者之基底。此發明的不同實施例不受限於藉由使用一或兩個基底重新偏移電壓重新偏移的一特殊機制。選擇一或兩個基底重新偏移電壓為一設計選擇，且包含在不同實施例的範圍內。在不同實施例中，當使用一重新偏移時，此重新偏移值為正值或是負值，以及能用於所對應的電晶體。舉例來說，在上述說明中，當電壓Vthn1大於電壓Vthn2時，則一負重新偏移電壓Vrob用於補償電晶體PO2之基底。此外，一有相同數值的正重新偏移電壓可用於補償電晶體PO1之基底。不同的實施例不受限於一正值或負值，也不受限於一特殊電晶體。舉例來說，當一對應於電壓ΔVth的基底重新偏移電壓被確認時，此重新偏移電壓可用於一特殊電晶體，或相同負偏移量可用於其他電晶體，或基底重新偏移量可分為兩個且用於兩個電晶體。舉例來說，基底重新偏移電壓確認為Vrob，其中Vrob可用於一電晶體之基底(例如，補償電晶體PO1)以及Vrob可用於其他電晶體之基底(例如，補償電晶體PO2)等。
一些關於放大器之實施例，其放大器由一具有一第一PMOS汲極、一第一PMOS閘極，以及一第一PMOS源極之第一PMOS電晶體；一具有一第二PMOS汲極、一第二PMOS閘極，以及一第二PMOS源極之第二PMOS電晶體；一具有一第一NMOS汲極、一第一NMOS閘極，以及一第一NMOS源極之第一NMOS電晶體；一具有一第二NMOS汲極、一第二NMOS閘極，以及一第二NMOS源極之第二NMOS電晶體；一具有一第一補償汲極、一第一補償閘極、一第一補償源極，以及一第一補償基底之第一補償電晶體；一具有一第二補償汲極、一第二補償閘極、一第二補償源極，以及一第二補償基底之第二補償電晶體所組成。此第一補償電晶體耦接於第一PMOS汲極及第一NMOS汲極。此第二補償電晶體相耦於第二PMOS汲極及第二NMOS汲極。第二PMOS閘極、第二NMOS閘極及第一NMOS汲極相耦接於一起，用以提供一感測放大器的第一資料輸入。第一PMOS閘極、第一NMOS閘極及第二NMOS汲極相耦接於一起，用以提供一感測放大器的第二資料輸入。第一補償電晶體基底提供一感測放大器的第一補償輸入，以及第二補償電晶體基底提供一感測放大器的第二補償輸入。
一些關於補償一感測放大器之方法的實施例。其方法包括下列步驟：決定是否有一不匹配介於感測放大器的第一電晶體N1和放大器的第二電晶體N2之間；以及用一補償電壓值於一或一感測放大器的一第一補償電晶體PO1之一第一基底及一放大器的第二補償電晶體PO2之一第一基底的組合，若有一不匹配而第一補償電晶體及第二補償電晶體便會開啟。第一補償電晶體PO1耦接於第一電晶體N1及放大器的一第三電晶體P1之間。第二補償電晶體PO2耦接於第二電晶體N2及放大器的一第四電晶體P2之間。第二電晶體之閘極與第四電晶體之閘極耦接在一起，組成放大器的第一資料輸入。第三電晶體之閘極與第一電晶體之閘極耦接在一起，組成放大器的第二資料輸入。用於補償電壓值可造成一介於第一電晶體的第一臨界電壓和第二電晶體的第二臨界電壓之間的電壓差減小。
一些關於重新偏移複數個感測放大器之方法的實施例。此方法包括根據在複數個感測放大器之補償電晶體基底的一重新偏移值來測試複數個感測放大器；根據此測試步驟的結果，確認一有助於讀取第一邏輯準位之複數個感測放大器之第一放大器的第一群組，及/或一有助於讀取不同於第一邏輯準位之第二邏輯準位之複數個感測放大器之第二放大器的第二群組；改變重新偏移值至一新重新偏移值；根據此新重新偏移值重新偏移第一放大器之第一群組及/或第二放大器之第二群組；及重新測試第一放大器之第一群組和第二放大器之第二群組。
上述方法顯示示範步驟，但並非顯示執行的順序。步驟可依已揭露實施例之精神和範圍被增加、取代、改變順序，及/或適當的刪除。
Ltch、Ltch1、Ltch2．．．閂
N1、N2、N3．．．NMOS電晶體
N21、N22．．．NMOS電晶體
NO1、NO2．．．NMOS補償電晶體
NO21、NO22．．．節點
P1、P2．．．PMOS電晶體
P21、P22．．．PMOS電晶體
PO1、PO2．．．PMOS補償電晶體
PPG1、PPG2．．．電晶體
RESET、RESET1、RESET2．．．信號
SAE．．．信號
SAIN_H、SAIN_L．．．信號
SET、SET1、SET2．．．信號
Vdd‧‧‧電壓
Vrob、Vrob1、Vrob2‧‧‧電壓
第1圖所示為依照一些實施例，具有補償電路之感測放大器的電路圖。
第2圖所示為依照一些實施例，說明用以補償在第1圖中感測放大器偏移的一第一機械裝置電路圖。
第3圖所示為依照一些實施例，說明用以補償在第1圖中感測放大器偏移的一第二機械裝置電路圖。
第4圖所示為依照一些實施例，說明補償針對用於一記憶體中複數個感測放大器偏移之方法流程圖。
第5圖所示為依照一些更進一步的實施例之具有補償電路的感測放大器電路圖。
100．．．感測放大器
N1、N2、N3．．．NMOS電晶體
P1、P2．．．PMOS電晶體
PO1、PO2．．．補償電晶體
SAE．．．信號
SAIN_H、SAIN_L．．．信號
Vdd．．．電壓

Claims (14)

  1. 一種感測放大器，包括：一第一PMOS電晶體，具有一第一PMOS汲極，一第一PMOS閘極，及一第一PMOS源極；一第二PMOS電晶體，具有一第二PMOS汲極，一第二PMOS閘極，及一第二PMOS源極；一第一NMOS電晶體，具有一第一NMOS汲極，一第一NMOS閘極，及一第一NMOS源極；一第二NMOS電晶體，具有一第二NMOS汲極，一第二NMOS閘極，及一第二NMOS源極；一第一補償電晶體，具有一第一補償汲極，一第一補償閘極，一第一補償源極，及一第一補償基底；以及一第二補償電晶體，具有一第二補償汲極，一第二補償閘極，一第二補償源極，及一第二補償基底；其中該第二PMOS閘極，該第二NMOS閘極，及該第一NMOS汲極相耦接在一起，且作為該感測放大器的一第一資料輸入；該第一PMOS閘極，該第一NMOS閘極，及該第二NMOS汲極相耦接在一起，且作為該感測放大器的一第二資料輸入；該第一補償電晶體耦接介於一電源供應電壓節點和該第一PMOS電晶體之間或介於該第一PMOS電晶體和該第一NMOS電晶體之間或介於該第一NMOS電晶體和一第一節點之間；該第二補償電晶體耦接介於該電源供應電壓節點和 該第二PMOS電晶體之間或介於該第二PMOS電晶體和該第二NMOS電晶體之間或介於該第二NMOS電晶體和該第一節點之間；該第一補償基底作為該感測放大器之一第一補償輸入及該第二補償基底作為該感測放大器之一第二補償輸入；以及一補償電壓數值係用於該第一補償基底及該第二補償基底其中之一或其組合，其造成介於該第一補償電晶體之一第一臨界電壓和該第二補償電晶體之一第二臨界電壓之間有一電壓變化。
  2. 如申請專利範圍第1項所述之感測放大器，其中：該第一補償電晶體及該第二補償電晶體為PMOS電晶體；該第一補償電晶體耦接介於該電源供應電壓節點和該第一PMOS電晶體之間或介於該第一PMOS電晶體和該第一NMOS電晶體之間；以及該第二補償電晶體耦接介於該電源供應電壓節點和該第二PMOS電晶體之間或介於該第二PMOS電晶體和該第二NMOS電晶體之間。
  3. 如申請專利範圍第1項所述之感測放大器，其中：該第一補償電晶體及該第二補償電晶體為NMOS電晶體；該第一補償電晶體耦接介於該第一PMOS電晶體和該第一NMOS電晶體之間或介於該第一NMOS電晶體和該第一節點之間；以及 該第二補償電晶體耦接介於該第二PMOS電晶體和該第二NMOS電晶體之間或介於該第二NMOS電晶體和該第一節點之間。
  4. 如申請專利範圍第1項所述之感測放大器，其中，根據一第一電壓差值、一第二電壓差值和第一資料之一或其組合，該第一補償輸入配置用以接收一第一補償數值及該第二補償輸入配置用以接收一第二補償數值；其中該第一電壓差值，介於該第一NMOS電晶體之一第一NMOS臨界電壓和該第二NMOS電晶體之一第二NMOS臨界電壓之間；該第二電壓差值，介於該感測放大器之第一資料輸入和該感測放大器之第二資料輸入之間；以及該第一資料，由該感測放大器根據接收到的一第二資料而進行感測。
  5. 如申請專利範圍第1項所述之感測放大器，配置用以滿足至少下列一種情況：當該第一NMOS電晶體之一第一NMOS臨界電壓大於該第二NMOS電晶體之一第二NMOS臨界電壓，該第二補償輸入配置用以接收一負補償電壓；當該第一NMOS電晶體之該第一NMOS臨界電壓小於該第二NMOS電晶體之該第二NMOS臨界電壓，該第一補償輸入配置用以接收一負補償電壓；當該第一NMOS電晶體之一第一NMOS臨界電壓大於該第二NMOS電晶體之一第二NMOS臨界電壓，該第 一補償輸入配置用以接收一正補償電壓；以及當該第一NMOS電晶體之該第一NMOS臨界電壓小於該第二NMOS電晶體之該第二NMOS臨界電壓，該第二補償輸入配置用以接收一正補償電壓。
  6. 如申請專利範圍第1項所述之感測放大器，其中該第一補償輸入及該第二補償輸入其中之一或其組合，配置用以接收一補償電壓，以減少一介於該第一NMOS電晶體之一第一臨界電壓和該第二NMOS電晶體之一第二臨界電壓之間的電壓差值。
  7. 一種補償感測放大器之方法，包括：開啟該感測放大器之一第一補償電晶體及一第二補償電晶體；以及用一補償電壓數值於該第一補償電晶體之一基底及該第二補償電晶體之一基底其中之一或其組合，若有一不匹配介於該感測放大器之一第一電晶體和該感測放大器之一第二電晶體之間；以及其中：該第一補償電晶體電性耦接於該第一電晶體的一第一汲極或一第一源極；該第二補償電晶體電性耦接於該第二電晶體的一第二汲極或一第二源極；該感測放大器之一第四電晶體之一閘極及該第二電晶體之一閘極耦接在一起並組成該感測放大器之一第一資料輸入；以及該感測放大器之一第三電晶體之一閘極及該第一電 晶體之一閘極耦接在一起並組成該感測放大器之一第二資料輸入；以及用該補償電壓數值造成一介於該第一補償電晶體之一第一臨界電壓和該第二補償電晶體之一第二臨界電壓之間有一電壓變化。
  8. 如申請專利範圍第7項所述之補償感測放大器之方法，其中若該感測放大器根據被饋送至該感測放大器之一第二資料而提供的一第一感測資料，及該第一感測資料不同於被饋送之該第二資料，則有一不匹配。
  9. 如申請專利範圍第7項所述之補償感測放大器之方法，其中藉由用一內建自我測試決定是否該感測放大器提供已預期的資料或藉由決定是否有介於該第一臨界電壓和該第二臨界電壓之間的一電壓差值，來決定是否有該不匹配。
  10. 如申請專利範圍第7項所述之補償感測放大器之方法，其中用一補償電壓數值於該第一基底及該第二基底其中之一或其組合，包括：若該第一電晶體的一臨界電壓大於該第二電晶體的一臨界電壓，則用一正補償電壓數值於該第二基底而維持該第一基底在一相同第一基底電壓準位或用一負補償電壓數值於該第二基底而維持該第二基底在一相同第二基底電壓準位；或若該第一電晶體的該臨界電壓小於該第二電晶體的該臨界電壓，則用一正補償電壓數值於該第一基底而維持該第二基底在該相同第二基底電壓準位或用一負補償 電壓數值於該第二基底而維持該第一基底在該相同第一基底電壓準位。
  11. 如申請專利範圍第7項所述之補償感測放大器之方法，其中：該第一電晶體及該第二電晶體為NMOS電晶體；該第三電晶體及該第四電晶體為PMOS電晶體；以及該第一補償電晶體及第二補償電晶體為NMOS電晶體或PMOS電晶體。
  12. 一種重新偏移複數個感測放大器之方法，包括：根據在該複數個感測放大器之補償電晶體基底的一重新偏移數值來測試該複數個感測放大器；根據測試步驟之結果，確認該複數個感測放大器之第一感測放大器的一第一群組有助於讀取一第一邏輯準位及/或該複數個感測放大器之第二感測放大器的一第二群組有助於讀取不同於該第一邏輯準位之一第二邏輯準位；改變該重新偏移電壓數值至一新重新偏移電壓數值；根據該新重新偏移電壓數值，重新偏移該第一感測放大器之第一群組及/或該第二感測放大器之第二群組；以及重新測試該第一感測放大器之第一群組及該第二感測放大器之第二群組。
  13. 如申請專利範圍第12項所述之重新偏移複數個感測放大器之方法，其中： 重新偏移該第一感測放大器之第一群組，包括：對於在該第一感測放大器之第一群組的每一第一感測放大器，改變在該每一第一感測放大器之至少一第一補償電晶體的至少一第一基底的至少一第一電壓；以及重新偏移該第二感測放大器之第二群組包括，對於在該第二感測放大器之第二群組的每一第二感測放大器，改變在該每一第二感測放大器之至少一第二補償電晶體的至少一第二基底的至少一第二電壓。
  14. 如申請專利範圍第12項所述之重新偏移複數個感測放大器之方法，其中：確認該第一感測放大器之第一群組，包括：提供一第一資料至該第一感測放大器及確認該第一感測放大器為失敗；確認該第二感測放大器之第二群組包括提供一第二資料至該第二感測放大器及確認該第二感測放大器為失敗；以及該第一資料與該第二資料為反相的邏輯準位。
TW100110967A 2010-10-13 2011-03-30 感測放大器及用以補償、重新偏移感測放大器之方法 TWI469153B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/903,652 US8362807B2 (en) 2010-10-13 2010-10-13 Offset compensation for sense amplifiers

Publications (2)

Publication Number Publication Date
TW201216291A TW201216291A (en) 2012-04-16
TWI469153B true TWI469153B (zh) 2015-01-11

Family

ID=43971345

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100110967A TWI469153B (zh) 2010-10-13 2011-03-30 感測放大器及用以補償、重新偏移感測放大器之方法

Country Status (4)

Country Link
US (3) US8362807B2 (zh)
EP (2) EP2631911B1 (zh)
CN (1) CN102446537B (zh)
TW (1) TWI469153B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542551B2 (en) 2011-07-29 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for reducing leakage current
US8912825B2 (en) * 2013-02-18 2014-12-16 Macronix International Co., Ltd. Sense amplifier system and sensing method thereof
WO2015033491A1 (ja) * 2013-09-09 2015-03-12 パナソニック株式会社 半導体記憶装置およびセンスアンプ回路
US9384791B1 (en) 2014-12-30 2016-07-05 Altera Corporation Apparatus and method for sense amplifier offset cancellation
CN105070310B (zh) * 2015-08-11 2018-03-09 深圳芯邦科技股份有限公司 一种带失调校正的灵敏放大器
US10199334B2 (en) * 2015-10-20 2019-02-05 Infineon Technologies Ag Digital circuit and method for manufacturing a digital circuit
US9799395B2 (en) * 2015-11-30 2017-10-24 Texas Instruments Incorporated Sense amplifier in low power and high performance SRAM
US9825636B1 (en) * 2016-10-20 2017-11-21 Arm Limited Apparatus and method for reduced latency signal synchronization
US10921839B2 (en) 2017-08-30 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Switchable power supply
DE102019123555B4 (de) 2019-09-03 2022-12-01 Infineon Technologies Ag Physisch obfuskierter schaltkreis
EP4042422B1 (en) 2020-02-06 2024-07-10 Changxin Memory Technologies, Inc. Sense amplifier circuit, memory device, and operation method thereof
US10943644B1 (en) * 2020-02-19 2021-03-09 Micron Technology, Inc. Apparatuses including threshold voltage compensated sense amplifiers and methods for compensating same
CN111913027A (zh) * 2020-08-05 2020-11-10 青岛鼎信通讯股份有限公司 一种应用于电力电子变压器的高压宽频的电压检测电路
CN111863054B (zh) * 2020-08-13 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
US11887655B2 (en) 2020-08-13 2024-01-30 Anhui University Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches
US11862285B2 (en) 2020-09-01 2024-01-02 Anhui University Sense amplifier, memory and control method of sense amplifier
US11929111B2 (en) 2020-09-01 2024-03-12 Anhui University Sense amplifier, memory and method for controlling sense amplifier
CN111933195B (zh) * 2020-09-01 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
TWI762317B (zh) * 2021-05-17 2022-04-21 力晶積成電子製造股份有限公司 感測電路以及測試裝置
KR20240041626A (ko) 2022-09-23 2024-04-01 삼성전자주식회사 감지 증폭기, 이의 동작 방법 및 이를 포함하는 휘발성 메모리 장치
CN118072786A (zh) * 2022-11-23 2024-05-24 兆易创新科技集团股份有限公司 一种随机存储器及其灵敏放大补偿电路
US12469533B2 (en) 2023-09-27 2025-11-11 Macronix International Co., Ltd. Calibration apparatus and calibration method of memory device with strong-arm comparator
TWI875215B (zh) * 2023-09-27 2025-03-01 旺宏電子股份有限公司 記憶體裝置的校準設備及其校準方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181621B1 (en) * 1999-12-10 2001-01-30 Cypress Semiconductor Corp. Threshold voltage mismatch compensated sense amplifier for SRAM memory arrays
US7020035B1 (en) * 2003-10-10 2006-03-28 Sun Microsystems, Inc. Measuring and correcting sense amplifier and memory mismatches using NBTI
US7164612B1 (en) * 2003-10-10 2007-01-16 Sun Microsystems, Inc. Test circuit for measuring sense amplifier and memory mismatches
TW200926170A (en) * 2007-12-07 2009-06-16 Etron Technology Inc A new method to improve the write speed for memory products
US20100090725A1 (en) * 2008-10-10 2010-04-15 Kabushiki Kaisha Toshiba Sense-amplifier control circuit and controlling method of sense amplifier

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053996A (en) * 1991-02-26 1991-10-01 Sgs-Thomson Microelectronics, Inc. Dual state memory storage cell with improved data transfer circuitry
US5424985A (en) * 1993-06-30 1995-06-13 Sgs-Thomson Microelectronics, Inc. Compensating delay element for clock generation in a memory device
US6262625B1 (en) * 1999-10-29 2001-07-17 Hewlett-Packard Co Operational amplifier with digital offset calibration
US6584026B2 (en) * 2000-06-28 2003-06-24 Kabushiki Kaisha Toshiba Semiconductor integrated circuit capable of adjusting input offset voltage
US7227798B2 (en) * 2002-10-07 2007-06-05 Stmicroelectronics Pvt. Ltd. Latch-type sense amplifier
US7466613B2 (en) * 2005-04-15 2008-12-16 Atmel Corporation Sense amplifier for flash memory device
US7372746B2 (en) * 2005-08-17 2008-05-13 Micron Technology, Inc. Low voltage sensing scheme having reduced active power down standby current
US7405988B2 (en) * 2005-09-26 2008-07-29 Silicon Storage Technology, Inc. Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation
JP4744325B2 (ja) * 2006-03-02 2011-08-10 ルネサスエレクトロニクス株式会社 信号増幅器
KR100752669B1 (ko) * 2006-08-22 2007-08-29 삼성전자주식회사 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트라인 센스 앰프
JP5197241B2 (ja) * 2008-09-01 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置
JP5142906B2 (ja) * 2008-09-18 2013-02-13 ルネサスエレクトロニクス株式会社 センスアンプ、およびそのセンスアンプを搭載した半導体記憶装置
CN101807422B (zh) * 2010-03-26 2013-03-20 上海宏力半导体制造有限公司 读出放大电路
JP6143752B2 (ja) * 2012-07-06 2017-06-07 アルプス電気株式会社 電流センサの製造方法及び電流センサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181621B1 (en) * 1999-12-10 2001-01-30 Cypress Semiconductor Corp. Threshold voltage mismatch compensated sense amplifier for SRAM memory arrays
US7020035B1 (en) * 2003-10-10 2006-03-28 Sun Microsystems, Inc. Measuring and correcting sense amplifier and memory mismatches using NBTI
US7164612B1 (en) * 2003-10-10 2007-01-16 Sun Microsystems, Inc. Test circuit for measuring sense amplifier and memory mismatches
TW200926170A (en) * 2007-12-07 2009-06-16 Etron Technology Inc A new method to improve the write speed for memory products
US20100090725A1 (en) * 2008-10-10 2010-04-15 Kabushiki Kaisha Toshiba Sense-amplifier control circuit and controlling method of sense amplifier

Also Published As

Publication number Publication date
EP2442311A1 (en) 2012-04-18
EP2631911A1 (en) 2013-08-28
CN102446537A (zh) 2012-05-09
US8362807B2 (en) 2013-01-29
US20130113552A1 (en) 2013-05-09
EP2631911B1 (en) 2017-02-01
TW201216291A (en) 2012-04-16
CN102446537B (zh) 2014-03-12
EP2442311B1 (en) 2015-08-12
US9322859B2 (en) 2016-04-26
US20160118945A1 (en) 2016-04-28
US9509255B2 (en) 2016-11-29
US20120092072A1 (en) 2012-04-19

Similar Documents

Publication Publication Date Title
TWI469153B (zh) 感測放大器及用以補償、重新偏移感測放大器之方法
JP5988348B2 (ja) 負バイアス温度不安定性に耐性のあるラッチングセンスアンプを有するメモリおよび関連する方法
US7382674B2 (en) Static random access memory (SRAM) with clamped source potential in standby mode
US7724565B2 (en) Apparatus and method for small signal sensing in an SRAM cell utilizing PFET access devices
TWI409824B (zh) 使用動態參考電壓之單端感應放大器及其運作方法
US9257995B2 (en) Apparatuses and methods for mitigating uneven circuit degradation of delay circuits
JP4349813B2 (ja) センスアンプ
US10224101B2 (en) Data holding device, nonvolatile data holding device, and data reading method
Wicht et al. A yield-optimized latch-type SRAM sense amplifier
Matakias et al. A circuit for concurrent detection of soft and timing errors in digital CMOS ICs
US20210183436A1 (en) Voltage Retention Techniques
JP2010187047A (ja) テスト回路、及びテスト方法
US7590010B2 (en) Data output circuit in semiconductor memory device
US9007851B2 (en) Memory read techniques using Miller capacitance decoupling circuit
WO2003079362A3 (de) Schaltungsanordnung zum auslesen, bewerten und wiedereinlesen eines ladungszustandes in eine speicherzelle
US20090190426A1 (en) Circuits, methods and design structures for adaptive repair of sram arrays
US9570157B1 (en) Dynamic capacitance balancing
KR100851999B1 (ko) 입출력 센스 앰프
JP2011159331A (ja) 半導体記憶装置
JP2022146070A (ja) 判定回路
KR20080042994A (ko) 전압 검출 장치 및 이를 포함하는 내부 전압 발생 장치
JP2011008874A (ja) 半導体記憶装置の試験方法及び半導体記憶装置
JP2007206029A (ja) 半導体装置
KR20090110683A (ko) 오프셋 전압 측정 장치 및 그 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees