[go: up one dir, main page]

TWI468066B - 行動業界處理器介面之實體層接收器 - Google Patents

行動業界處理器介面之實體層接收器 Download PDF

Info

Publication number
TWI468066B
TWI468066B TW101136295A TW101136295A TWI468066B TW I468066 B TWI468066 B TW I468066B TW 101136295 A TW101136295 A TW 101136295A TW 101136295 A TW101136295 A TW 101136295A TW I468066 B TWI468066 B TW I468066B
Authority
TW
Taiwan
Prior art keywords
signal
circuit
data receiving
receiver
output signal
Prior art date
Application number
TW101136295A
Other languages
English (en)
Other versions
TW201415941A (zh
Inventor
余儒育
張凱斐
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Priority to TW101136295A priority Critical patent/TWI468066B/zh
Priority to US14/044,058 priority patent/US9350403B2/en
Publication of TW201415941A publication Critical patent/TW201415941A/zh
Application granted granted Critical
Publication of TWI468066B publication Critical patent/TWI468066B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Description

行動業界處理器介面之實體層接收器
本發明與資料傳輸技術相關，尤其與行動業界處理器介面(mobile industry processor interface,MIPI)之實體層(D-PHY)中的接收器相關。
行動業界處理器介面(MIPI)是一種近幾年來發展日益蓬勃的通訊軟體/硬體介面標準，主要應用在行動電子裝置、數位相機、顯示器、平板電腦和筆記型電腦等產品中。MIPI協定中通稱為D-PHY的實體層序列介面提供了電子裝置中各元件之間進行溝通所需的高速序列介面方案。D-PHY方案可以低耗功的方式擴展傳輸介面的頻寬。
針對資料傳輸，MIPI D-PHY標準定義有高速(HS)狀態和低功率(LP)兩種狀態。實務上，MIPI D-PHY接收端的高速資料接收電路和低功率資料接收電路是共用同一組差動傳輸線自MIPI傳送端接收訊息。圖一為該組差動傳輸線中之信號由低功率狀態轉換至高速狀態的時序圖；DP代表差動傳輸線中的正端，DN代表差動傳輸線中的負端。在低功率狀態中(例如時段T0)，DP信號和DN信號皆具有高電壓準位(1.2伏特)。當MIPI傳送端欲離開低功率狀態、進入高速狀態開始傳送資料至接收端前，會有一段時間(T1)首先將DP信號調降至低電壓準位，隨後再有一段時間(T2)將DN信號也調降至低電壓準 位。在時段T3中，傳送端必須透過該組差動傳輸線送出高速狀態的差動信號0，也就是令DN信號高於DP信號200毫伏。在時段T4中，傳送端送出供接收端參考的同步信號。時段T4結束後，傳送端便開始傳遞真正的資料內容。
依照MIPI D-PHY的規定，接收端在時段T2就必須進入高速接收模式，也就是令其高速資料接收電路開始運作。由於對高速資料接收電路來說，時段T2之內的等電位DP/DN信號是無法辨認的無效信號，MIPI標準亦規定，接收端必須自行忽略、遮蔽在時段T2內收到的資料。時段T3可被視為這段遮蔽期間的緩衝區；更明確地說，接收端至少要將整個時段T2中的接收資料遮蔽，遮蔽範圍可涵蓋部分或全部的時段T3，但至長不可包含時段T4中的同步信號。
前述遮蔽期間的長度之下限為85ns+6＊ UI，上限則是145ns+10＊ UI，其中的ns代表毫微秒，UI代表高速狀態採用的時脈信號之週期。於實際應用中，該時脈信號的頻率會隨著不同的設定而改變，UI的範圍在1毫微秒到12.5毫微秒之間。若欲正確決定遮蔽期間的長度，MIPI接收端就必須得知UI的數值大小。現行做法大多是利用軟體在傳送端和接收端間進行信號交換(hand shaking)來傳遞UI資訊。這種方式的缺點在於須耗用相當程度的軟體資源，並且無法應付不符合MIPI D-PHY規範的意外狀況(例如傳送端採用的UI長度超過12.5毫微秒)。
為解決上述問題，本發明提出一種新的MIPI D-PHY接收器，利用DP/DN信號本身在狀態轉換間的電壓特性來判定應於何時開始、結束遮蔽期間，不需要偵測或向傳送端詢問時脈信號之週期，因此可省去以軟體進行信號交換的麻煩，亦可應付傳送端採用之信號頻率不符合MIPI D-PHY規範的意外狀況。
根據本發明之一具體實施例為一種接收器，其中包含控制模組、資料接收電路和遮蔽電路。控制模組係用以根據一傳送器提供之一組差動信號產生一致能信號。受該致能信號驅動後，資料接收電路開始根據該組差動信號產生一輸出信號。受該致能信號驅動後，遮蔽電路開始遮蔽該輸出信號。控制模組於該致能信號產生後開始提供一偏壓至該組差動信號，使該輸出信號具有一第一狀態。傳送器將調整該組差動信號使該輸出信號自該第一狀態進入一第二狀態。偵測到該輸出信號進入該第二狀態後，控制模組停止提供該偏壓並產生一禁能信號，令遮蔽電路停止遮蔽該輸出信號。
關於本發明的優點與精神可以藉由以下發明詳述及所附圖式得到進一步的瞭解。
根據本發明之一具體實施例為圖二所示之行動業界處理 器介面(mobile industry processor interface,MIPI)D-PHY接收器200，其中包含低速資料接收電路21、高速資料接收電路22、遮蔽電路23、偏壓電路24和高速資料偵測電路25。實務上，接收器200可被整合在各種電子裝置(例如智慧型手機、個人數位助理、筆記型電腦、遊戲機台或平板電腦)中，亦可獨立存在。
如圖二所示，差動信號DP/DN被分別提供至低速資料接收電路21和高速資料接收電路22。低速資料接收電路21會根據DP信號及/或DN信號決定產生一致能信號EN的時間點。致能信號EN係用以指示高速資料接收電路22開始運作，並且指示遮蔽電路23開始遮蔽高速資料接收電路22產生的輸出信號R。在遮蔽期間，遮蔽電路23可將其輸出信號V固定為不受信號R影響的特定電壓。
請參考圖一中的時序圖。舉例而言，低速資料接收電路21可在偵測到DP信號出現降緣(亦即時段T1的起始處)或是DN信號出現降緣(亦即時段T1的結束處)時產生致能信號EN。或者，低速資料接收電路21可被設計為在偵測到DP信號和DN信號之間出現高於一門檻值之壓差時產生致能信號EN。
除了高速資料接收電路22及遮蔽電路23之外，致能信號EN也被提供至偏壓電路24。致能信號EN指示偏壓電路24 開始提供一偏壓給高速資料接收電路22中的DP信號線。舉例而言，該偏壓的大小可以是50毫伏或100毫伏(也就是令DP信號線上的電壓被提高50毫伏或100毫伏)，但不以此為限。如先前所述，傳送端在時段T2中提供的DP信號和DN信號皆為低電壓準位。此偏壓的作用在於令DP信號高於DN信號，進而使負責偵測高速資料接收電路22之輸出信號R的高速資料偵測電路25在時段T2內會偵測到輸出信號R固定等於邏輯“1”。
如先前所述，在時段T3中，傳送端會令DN信號高於DP信號200毫伏。因此，進入時段T3之後，即使有該偏壓的存在，DN信號仍然會變為高於DP信號，使得高速資料偵測電路25偵測到輸出信號R由邏輯“1”轉變為邏輯“0”。此一轉變發生後，高速資料偵測電路25便會產生一禁能信號D，分別提供給遮蔽電路23和偏壓電路24。禁能信號D係用以指示遮蔽電路23停止遮蔽輸出信號R，並且使偏壓電路24停止提供偏壓至高速資料接收電路22。請注意的是，禁能信號D的操作區間並非相反於前述的致能信號EN。
禁能信號D出現後，高速資料接收電路22的輸出信號R即回到不受偏壓影響的狀態，並且遮蔽電路23可直接以輸出信號R做為輸出信號V，提供至後續電路。
實務上，上述偏壓的上限可根據DP/DN信號在高速狀態 中的電壓振幅決定。更明確地說，該偏壓至高不可使傳送端加諸200毫伏於DN信號後，高速資料偵測電路25之判斷結果仍無法由邏輯“1”轉變為邏輯“0”。另一方面，該偏壓的下限為必須使偏壓電路24將該偏壓加諸於DP信號後，高速資料偵測電路25之判斷結果為邏輯“1”。
於此實施例中，遮蔽期間的開始時間點係由低速資料接收電路21決定，遮蔽期間的結束時間點則是由高速資料偵測電路25決定。上述做法顯然能有效遮蔽時段T2內之輸出信號R並且在時段T4開始前停止遮蔽輸出信號R。於一實施例中，低速資料接收電路21被設計為在DN信號出現降緣時產生致能信號EN，並且高速資料偵測電路25被設計為在偵測到輸出信號R由邏輯“1”轉變為邏輯“0”時立即發出禁能信號D。如此一來，偏壓電路24運作的時間可被盡量縮短，以節省其耗電量。
須說明的是，上述偏壓不一定要被直接提供至DP信號線，舉例而言，也可以是提供至高速資料接收電路22中的某些電路節點。只要該偏壓能夠使高速資料接收電路22之輸出信號R在時段T2內為邏輯“1”並且在時段T3內受傳送端影響後轉為邏輯“0”，便能達到前述效果。
如圖三所示，於另一實施例中，前述低速資料接收電路21、偏壓電路24和高速資料偵測電路25的功能可被整合於一 控制模組26中。本發明所屬技術領域中具有通常知識者可理解，根據DP/DN信號產生致能信號EN的工作亦可由其他偵測電路負責，不一定要利用MIPI接收器中的低速資料接收電路來實現。
由以上說明可看出，MIPI接收器200係利用DP/DN信號本身在狀態轉換間的電壓特性來判定應於何時開始、結束遮蔽期間，不需要偵測或向傳送端詢問時脈信號之週期(亦即UI的數值大小)，因此可省去以軟體進行信號交換的麻煩，亦可應付傳送端採用之信號頻率不符合MIPI規範的意外狀況。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
DP‧‧‧差動信號正端
DN‧‧‧差動信號負端
200‧‧‧MIPI接收器
21‧‧‧低速資料接收電路
22‧‧‧高速資料接收電路
23‧‧‧遮蔽電路
24‧‧‧偏壓電路
25‧‧‧高速資料偵測電路
26‧‧‧控制模組
圖一為MIPI差動信號由低功率狀態轉換至高速狀態的時序圖。
圖二為根據本發明之一具體實施例中的接收器方塊圖。
圖三為根據本發明之另一具體實施例中的接收器方塊圖。
200‧‧‧MIPI接收器
21‧‧‧低速資料接收電路
22‧‧‧高速資料接收電路
23‧‧‧遮蔽電路
24‧‧‧偏壓電路
25‧‧‧高速資料偵測電路

Claims (4)

  1. 一種接收器，供接收一傳送器提供之一組差動信號，該接收器包含：一控制模組，當該組差動信號出現一預設變化時，該控制模組產生一致能信號並提供一偏壓；一資料接收電路，受該致能信號驅動後開始根據該組差動信號以及該偏壓產生一輸出信號；以及一遮蔽電路，受該致能信號驅動後開始遮蔽該輸出信號；其中當該控制模組開始提供該偏壓時，該輸出信號係處於一第一狀態；偵測到該輸出信號因受該傳送器影響而自該第一狀態進入一第二狀態後，該控制模組停止提供該偏壓並產生一禁能信號至該遮蔽電路，令該遮蔽電路停止遮蔽該輸出信號。
  2. 如申請專利範圍第1項所述之接收器，其中該組差動信號包含一正端信號與一負端信號，該控制模組係將該偏壓提供至該正端信號。
  3. 如申請專利範圍第1項所述之接收器，其中該控制模組係將該偏壓提供至該資料接收電路。
  4. 如申請專利範圍第1項所述之接收器，其中該資料接收電路為一高速資料接收電路，並且該控制模組包含：一低速資料接收電路，用以根據該組差動信號產生該致能信號；一偏壓電路，受該致能信號驅動後開始提供該偏壓；以及一偵測電路，用以偵測該輸出信號，並於該輸出信號進入該第二狀態後產生該禁能信號。
TW101136295A 2012-10-02 2012-10-02 行動業界處理器介面之實體層接收器 TWI468066B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101136295A TWI468066B (zh) 2012-10-02 2012-10-02 行動業界處理器介面之實體層接收器
US14/044,058 US9350403B2 (en) 2012-10-02 2013-10-02 Receiver in physical layer of mobile industry processor interface (MIPI-PHY)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101136295A TWI468066B (zh) 2012-10-02 2012-10-02 行動業界處理器介面之實體層接收器

Publications (2)

Publication Number Publication Date
TW201415941A TW201415941A (zh) 2014-04-16
TWI468066B true TWI468066B (zh) 2015-01-01

Family

ID=50385650

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101136295A TWI468066B (zh) 2012-10-02 2012-10-02 行動業界處理器介面之實體層接收器

Country Status (2)

Country Link
US (1) US9350403B2 (zh)
TW (1) TWI468066B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9697792B2 (en) * 2014-09-18 2017-07-04 Intel Corporation Multi-protocol support for display devices
CN108073539A (zh) * 2017-12-27 2018-05-25 上海集成电路研发中心有限公司 一种mipi接口的d-phy电路
US10649946B1 (en) * 2019-01-15 2020-05-12 Nxp Usa, Inc. Fast link turnaround using MIPI D-PHY
KR20210046885A (ko) 2019-10-18 2021-04-29 삼성전자주식회사 이미지 센서, 카메라 모듈, 및 전자 기기
US11175689B2 (en) 2020-03-17 2021-11-16 Nxp Usa, Inc. System and method of early turnaround indication for a D-PHY communication interface

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432754B2 (en) * 2006-07-27 2008-10-07 Freescale Semiconductor, Inc. Voltage control circuit having a power switch
US20100091921A1 (en) * 2007-03-17 2010-04-15 Nxp, B.V. Fast powering-up of data commuication system
US20100232304A1 (en) * 2006-09-18 2010-09-16 Den Besten Gerrit W Mode switching of a data communications link

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7472301B2 (en) * 2005-05-27 2008-12-30 Codman Neuro Sciences Sárl Circuitry for optimization of power consumption in a system employing multiple electronic components, one of which is always powered on
JP4404122B2 (ja) * 2007-09-07 2010-01-27 セイコーエプソン株式会社 高速シリアルインターフェース回路及び電子機器
JP2009118665A (ja) * 2007-11-07 2009-05-28 Panasonic Corp 駆動回路、電圧変換装置、音声システム
TWI369652B (en) * 2008-04-25 2012-08-01 Novatek Microelectronics Corp Data transformation method and related device for a testing system
KR20110012804A (ko) * 2009-07-31 2011-02-09 삼성전자주식회사 데이터 마스크 시스템 및 데이터 마스크 방법
US8548070B2 (en) * 2009-11-13 2013-10-01 Panasonic Corporation Driver circuit, receiver circuit, and method of controlling a communications system including the circuits
JP5494207B2 (ja) * 2010-05-11 2014-05-14 富士通セミコンダクター株式会社 入出力回路及びシステム
KR20120068620A (ko) * 2010-12-17 2012-06-27 삼성전자주식회사 반도체 메모리 장치 및 그 테스트 방법
US9020418B2 (en) * 2012-02-29 2015-04-28 Fairchild Semiconductor Corporation Methods and apparatus related to a repeater

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432754B2 (en) * 2006-07-27 2008-10-07 Freescale Semiconductor, Inc. Voltage control circuit having a power switch
US20100232304A1 (en) * 2006-09-18 2010-09-16 Den Besten Gerrit W Mode switching of a data communications link
US20100091921A1 (en) * 2007-03-17 2010-04-15 Nxp, B.V. Fast powering-up of data commuication system

Also Published As

Publication number Publication date
US20140094128A1 (en) 2014-04-03
US9350403B2 (en) 2016-05-24
TW201415941A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
KR102108831B1 (ko) 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
TWI468066B (zh) 行動業界處理器介面之實體層接收器
CN107818058B (zh) 接收差分信号的半导体装置和存储器控制器
JP5645272B2 (ja) ドライバ回路、レシーバ回路及びそれらを含む通信システムの制御方法
CN107688550B (zh) 设备连接检测
JP3651411B2 (ja) 信号受信回路、データ転送制御装置及び電子機器
KR20110131129A (ko) 저전력 대역 외 통신 방법 및 장치
CN102650904B (zh) 低功耗电路以及降低功率消耗的方法
US9436647B2 (en) IIC bus start-stop detection circuit
CN115996100A (zh) 通信装置和通信方法
CN109669524B (zh) 芯片的上电复位电路
CN101650592B (zh) 主机装置、通用串行总线的接口模块与其电源管理方法
JP2005092480A (ja) インターフェース回路及び電子機器
KR20190002371A (ko) 파워 게이팅 스킴을 구비한 반도체 장치
US6941526B2 (en) Low power buffer implementation
US20200285602A1 (en) eUSB2 to USB 2.0 Data Transmission with Surplus Sync Bits
CN103780270B (zh) 移动业界处理器介面的实体层接收器
WO2021232950A1 (zh) 一种通信装置
US7830166B2 (en) Pulse shift modulation for reducing cross-talk of single ended I/O interconnects
JP2024524022A (ja) パワードメイン間の電気信号の低レイテンシ通信のインタフェースモジュール
TW202024843A (zh) 電子裝置以及供電方法
CN106533419B (zh) Esd保护电路以及mipi接口的时钟通路
KR102712156B1 (ko) 이퀄라이징 회로를 포함하는 전자 장치 및 그 동작 방법
CN101944900A (zh) 用于信号传输的电路、装置以及方法
US11177856B2 (en) Crosstalk amelioration systems and methods in a radio frequency front end (RFFE) communication system

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees