TWI464833B - 經熱增強之薄型半導體封裝件 - Google Patents
經熱增強之薄型半導體封裝件 Download PDFInfo
- Publication number
- TWI464833B TWI464833B TW097130802A TW97130802A TWI464833B TW I464833 B TWI464833 B TW I464833B TW 097130802 A TW097130802 A TW 097130802A TW 97130802 A TW97130802 A TW 97130802A TW I464833 B TWI464833 B TW I464833B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor die
- lead frame
- molding material
- die package
- fixture
- Prior art date
Links
Classifications
-
- H10W72/30—
-
- H10W72/00—
-
- H10W40/778—
-
- H10W70/466—
-
- H10W70/481—
-
- H10W72/60—
-
- H10W46/00—
-
- H10W46/401—
-
- H10W46/601—
-
- H10W72/01225—
-
- H10W72/072—
-
- H10W72/07234—
-
- H10W72/07236—
-
- H10W72/07336—
-
- H10W72/07636—
-
- H10W72/241—
-
- H10W72/252—
-
- H10W72/354—
-
- H10W72/622—
-
- H10W72/652—
-
- H10W72/877—
-
- H10W72/926—
-
- H10W74/00—
-
- H10W74/127—
-
- H10W90/726—
-
- H10W90/736—
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Description
本發明係與半導體晶粒封裝件、用於製造半導體晶粒封裝件之方法,以及使用此等半導體晶粒封裝件之總成和系統有關。
無可適用之相關應用。
在半導體工業中,半導體晶粒封裝件係為已知的,但是其可以被加以改良。舉例來說,例如無線電話和類似物之電子裝置已變得越來越小。製造更薄之半導體晶粒封裝件係為所欲的,以使得其等可以與此等電子裝置結合。針對傳統半導體晶粒封裝件之散熱特性的改良也是所欲的。
在此等半導體晶粒封裝件的形成中仍存在有其他的技術挑戰。在一典型半導體晶粒封裝件中,一夾具與一引線框架可以將一半導體晶粒夾合。如果該夾具與該引線框架未被適當地彼此並與該半導體晶粒對齊的話,那麼所製造之半導體晶粒封裝件可能就會具有缺陷,而可能需要重新製作。
本發明之具體例係個別地且同時地克服這些與其他的問題。
本發明之具體例係與半導體晶粒封裝件、用於製造半導體晶粒封裝件之方法,以及使用此等半導體晶粒封裝件之總成和系統有關。
本發明之一具體例係與一半導體晶粒封裝件有關。該半導體晶粒封裝件包括有一包含有一位於第一頂端半導體晶粒表面之輸入端,以及一位於第二底端半導體晶粒表面之輸出端的半導體晶粒。一具有一第一引線框架表面以及一相對於該第一引線框架表面之第二引線框架表面的引線框架,係位在該半導體晶粒封裝件中並且係被連接至該第一頂端半導體晶粒表面。一具有一第一夾合表面以及一第二夾合表面之夾具,係被連結至該第二底端半導體晶粒表面。一具有外部模製材料表面的模製材料覆蓋至少一部分的引線框架、該夾具以及該半導體晶粒。該第一引線框架表面以及該第一夾合表面係被該模製材料所暴露,並且該第一引線框架表面、該第一夾合表面以及該模製材料的外部模製材料表面會形成該半導體晶粒封裝件之外部表面。
本發明之另一具體例係與一種用於形成一半導體晶粒封裝件的方法有關。該方法包含取得一包含有一位於第一頂端半導體晶粒表面之輸入端,以及一位於第二底端半導體晶粒表面之輸出端的半導體晶粒,並將一具有一第一引線框架表面以及一相對於該第一引線框架表面之第二引線框架表面的引線框架附接至該半導體晶粒。該第二引
線框架表面係被連接至該第一頂端半導體晶粒表面。一夾具係被附接至該第二底端半導體晶粒表面。該夾具具有一第一夾合表面以及一第二夾合表面。一模製材料係至少圍繞著該引線框架的一部分、該夾具與該半導體晶粒而進行模製。在模製成型之後,該第一引線框架表面以及該第一夾合表面係被該模製材料所暴露。該第一引線框架表面、該第一夾合表面以及該模製材料的外部模製材料表面會形成該半導體晶粒封裝件之外部表面。
本發明的這些與其他具體例係在下文中被進一步地描述。
第1圖顯示依據本發明之一具體例的半導體晶粒封裝件之頂端透視圖。
第2圖顯示在第1圖中之半導體晶粒封裝件的底端透視圖。
第3圖顯示依據本發明之一具體例的半導體晶粒封裝件之頂端透視圖,而該模製材料係被概要地顯示。
第4圖顯示依據本發明之一具體例的半導體晶粒封裝件的底端透視圖,而該模製材料係被概要地顯示。
第5圖顯示依據本發明之一具體例的半導體晶粒封裝件的頂端透視圖,而一部分的該模製材料係被移除。
第6圖顯示依據本發明之一具體例的半導體晶粒封裝件的底端透視圖,而一部分的該模製材料係被移除。
第7圖顯示依據本發明之一具體例的半導體晶粒
封裝件的側視剖面圖。
第8圖顯示依據本發明之一具體例的半導體晶粒封裝件的前視剖面圖。
第9圖顯示依據本發明之一具體例的半導體晶粒封裝件的分解圖。
第10圖顯示依據本發明之一具體例的半導體晶粒封裝件的頂視圖。
第11圖顯示附接至一框架的引線框架結構之頂視圖。
第12圖顯示一熱排流夾具之底端透視圖。
第13圖顯示一內部框架晶粒的附接墊區域之底端透視圖。
第14圖顯示一具有經附接的熱排流夾具之經組裝的框架之底端透視圖。
第15圖顯示一具有經附接的熱排流夾具之經組裝的框架之頂端透視圖。
第16圖係為一在模製成型後的具有經附接的熱排流夾具之經組裝的框架之頂端透視圖。
第17圖係為一在模製成型後的具有經附接的熱排流夾具之經組裝的框架之底端透視圖。
第18圖係為經組裝與模製成型後之本發明的具體例之側視剖面圖。
第19(a)和19(b)圖顯示晶粒之接點與佈局。
第20(a)-20(k)圖顯示正在形成之半導體晶粒封裝
件的部分件。
第21圖顯示一包含有一具有具溝渠之閘極的垂直MOSFET之半導體晶粒。
在該等圖式中,類似的元件標號係被用來指示類似的元件,而類似元件之描述可能不會在一些例證中重複。
本發明之一具體例係與一半導體晶粒封裝件有關。該半導體晶粒封裝件包括有一包含有一位於第一頂端半導體晶粒表面之輸入端(例如,一源極區域),以及一位於第二底端半導體晶粒表面之輸出端(例如,一汲極區域)的半導體晶粒。一具有一第一引線框架表面以及一相對於該第一引線框架表面之第二引線框架表面的引線框架,係位在該半導體晶粒封裝件中並且係被連接至該第一頂端半導體晶粒表面。一具有一第一夾合表面以及一第二夾合表面之夾具(例如,一熱排流夾具),係被連結至該第二底端半導體晶粒表面。一具有外部模製材料表面的模製材料覆蓋至少一部分的該引線框架、該夾具以及該半導體晶粒。該第一引線框架表面以及該第一夾合表面係被該模製材料所暴露,並且該第一引線框架表面、該第一夾合表面以及該模製材料的外部模製材料表面會形成該半導體晶粒封裝件之外部表面。
第1圖顯示依據本發明之一具體例的半導體晶粒封裝件10之頂端透視圖。該半導體晶粒封裝件10包含有
一引線框架214,其包含有一源極引線結構214(a)以及閘極引線結構214(b)。該源極引線結構214(a)包含有一源極墊14、一暴露源極表面14(a)(其可以是第一引線框架表面的至少一部份之具體例)以及源極引線12。該引線框架214也可以包含有一包含閘極引線11之閘極引線結構。其也顯示出一暴露的熱夾具15,並且將在下文中參照第2圖而進一步詳細描述。一模製材料13可以形成至少在一部分的該引線框架214、該夾具215以及一位在該引線框架214與該夾具15之間的半導體晶粒(未顯示)上。該模製材料13可以使用包括有一以環氧基樹脂為基礎的模製材料之任何適當材料來形成。如果有需要話,一散熱器(未顯示)可以被設置在該表面14(a)的頂端上以改良散熱特性。
如第1圖所示,該半導體晶粒封裝件10的該模製材料13之頂端外部表面,係實質上與該暴露的源極墊表面14(a)共平面並可以使其暴露。在此一具體例中通至該等源極引線12(以及閘極引線11)之延伸部份也會由模製材料13所暴露。因此,該封裝件之最上端表面可以至少部份地由該經暴露的源極表面14(a)以及該模製材料13之頂端外部表面所形成。此一特定結構可以產生一具有良好的散熱特性之非常薄的半導體晶粒封裝件。熱能可以經過該閘極引線11、該源極引線12以及該暴露的熱夾具15而消散。
第2圖顯示在第1圖中之半導體晶粒封裝件10的底端透視圖。如其所顯示的,該熱夾具15之一底端夾合表面15(a)(其可以是第一夾合表面之一具體例)可以由模製材
料13所暴露。該底端夾合表面15(a)可以實質上與該模製材料13之底端表面共平面。該等引線11,12的末端也可以是實質上與該底端夾合表面15(a)共平面,以使得該半導體晶粒封裝件10可以被安裝至一印刷電路板或類似物上。
在第2圖所顯示之具體例中,引線11,12可以自該半導體晶粒封裝件10的一端延伸超出該模製材料13,而該夾具15的一部分可以自該半導體晶粒封裝件10的相對末端延伸超出該模製材料13。因此,在第2圖中所顯示之該封裝件10係為一具引線的封裝件。然而,在本發明的其他具體例中也可以生產"無引線"封裝件。一無引線封裝件仍可以包括有引線,但是其等完全未延伸超過該模製材料13的側表面或是未達到可以察覺程度。
第3圖係為在第1圖中所顯示之該半導體晶粒封裝件的頂端透視圖,而該模製材料之概要係以虛線來顯示。第4圖係為在第1圖中所顯示之該半導體晶粒封裝件的底端透視圖,而該模製材料之概要係以虛線來顯示。第3和4圖更清楚地顯示一包含有閘極引線結構11與源極引線結構12之引線框架。該閘極引線結構11,以及該源極引線結構12係彼此電氣地分離。
一半導體(舉例來說,矽)晶粒32係被夾合於該引線框架與一熱排流夾具15之間。該熱夾具15與該引線框架可以被電氣地連接至在半導體晶粒封裝件10的半導體晶粒32中之一輸出區域。
該引線框架214與該熱排流夾具15可以由包括有
銅、鋁、貴金屬以及其等之合金的任何適當之導電性材料所形成。該引線框架以及該熱排流夾具15也可以被鍍上焊接層(例如,焊點底部金屬層)。
在依據本發明之較佳具體例的該半導體封裝件中所使用之半導體晶粒係包括有垂直功率電晶體。垂直功率電晶體包括有VDMOS電晶體,VDMOS電晶體係為一具有以擴散作用來形成之二或者更多半導體區域之MOSFET。其具有一源極區域、一汲極區域以及一閘極區域。該裝置係為垂直的,而其中該源極區域與汲極區域係位在半導體晶粒的相對表面。該閘極區域可以是具有溝渠之閘極結構或是平面閘極結構,並且係與源極區域形成於同一表面上。該具有溝渠之閘極結構係為較佳的,因為具有溝渠之閘極結構係比較窄並且會佔有比平面閘極結構更少之空間。在運作期間,在一VDMOS裝置中自該源極區域流至該汲極區域之電流,係實質上垂直於該晶粒表面。一包含具有溝渠之閘極的垂直MOSFET之半導體晶粒800的具體例係被顯示在第21圖中。其他可能存在於一半導體晶粒中之裝置可以包括有二極體、BJT(雙極接面電晶體)以及其他類型之電氣裝置。
再次參照第3圖,該引線框架214的一部份可以被蝕刻以允許該模製材料13可以鎖固引線框架。如第3圖所示,該閘極引線結構11具有一閘極墊31以及一用於鎖固作用之部份蝕刻區域31(a)。該源極引線結構214(a)具有一經暴露的源極墊,其具有一經暴露的源極墊14表面14(a)。
該源極墊表面14(a)也係由一用於模製鎖固作用之部份蝕刻區域34所界定。該源極墊表面14(a)可以是自該源極墊14的其他部分所凸出之一凸出區域的一部份。
如第4圖所示,該熱排流夾具15也可以被部份地蝕刻,並且可以具有一部份蝕刻區域311以允許模製材料13將熱排流夾具15鎖固。該汲極墊表面15(a)可以是自該源極墊的其他部分所凸出之一凸出區域的一部份。
任何的適當蝕刻製程都可以被用來蝕刻該引線框架及/或該夾具15,並且該蝕刻作用可以進行至任何適當之深度。適當的蝕刻製程可以包括有濕式或乾式蝕刻製程。在一些具體例中,該引線框架可以被蝕刻穿入該引線框架之厚度的大約一半處。該經被蝕刻的引線框架可以特別地在此等環境下被加以半蝕刻。
第5圖顯示該半導體晶粒封裝件10的頂端透視圖,而一部分的該模製材料係被移除。如其所示,該模製材料13可以包覆形成該引線框架214之該部份蝕刻區域31(a),34的突出部分,而不會覆蓋該源極墊表面14(a)。該模製材料13之頂端外部表面可以是實質上與該源極墊表面14(a)共平面。如第1圖中所示,該模製材料13可以覆蓋該閘極墊31之頂端表面31(b)。然而,在本發明的其他具體例中,閘極墊31的頂端表面31(b)可以被暴露出來。
第6圖顯示該半導體晶粒封裝件之一底端透視圖,而一部分的該模製材料13係被移除。第6圖更清楚地顯示該夾具15之部份蝕刻區域311。該模製材料13可以覆
蓋該部份蝕刻區域311之表面,但是未覆蓋該汲極表面15(a)。該汲極表面15(a)可以是實質上與該模製材料13的底端外部表面共平面。如其所示,該夾具15也具有可以改良該模製材料13鎖固至夾具15的作用溝槽127。
第7圖係為該半導體晶粒封裝件之剖面圖。第7圖更清楚地顯示將該半導體晶粒32之一第一表面32(a)連接至該源極墊14的焊接凸點76。焊膏99可以與該等焊接凸點76與該源極墊14接觸。該半導體晶粒32也可以包含一被連接至該熱排流夾具15之第二表面32(b)。焊料也可以被用來將該熱排流夾具15之該第二表面32(b)連接至一該半導體晶粒32的一第二表面15(b)。該模製材料13並未覆蓋該源極墊14的頂端第一表面14(a)以及該夾具15之底端表面,並進一步填滿該部份蝕刻區域311以是得該模製材料13可以鎖固至該熱排流夾具15。如第7圖所示,該夾具15之底端表面15(a)也係與該模製材料13之底端表面實質上共平面的。在此一具體例中,源極引線12係自半導體晶粒封裝件的一側延伸,而該熱排流夾具15係自該半導體晶粒封裝件的相對側邊延伸。
該等焊接凸點76以及焊膏99在本發明的一些具體例中可以具有不同的熔化溫度,而任何包括有以Pb為基礎之焊料以及無鉛焊料之適當的焊料都可以使用。例如導電性環氧基樹脂之其他類型的導電性膠黏劑,也可以被用來將在該封裝件10中之元件電氣地與機械地連接在一起。
第8圖顯示在第7圖中之該半導體晶粒封裝件10
的前視剖面圖。第8圖另外顯示該源極墊14之一部份蝕刻區域34,而該模製材料13會填充在該部份蝕刻區域34中以提供模製鎖固作用。
第9圖顯示前述之引線框架214、模製材料13、半導體晶粒32以及夾具15的分解圖。
第10圖顯示該半導體晶粒封裝件10之頂視圖。
現在將描述一種用於形成該上述半導體晶粒封裝件的方法。在一具體例中該方法可以包含取得一包含有一位於第一頂端半導體晶粒表面之輸入端,以及一位於第二底端半導體晶粒表面之輸出端的半導體晶粒,並將一具有一第一引線框架表面以及一相對於該第一引線框架表面之第二引線框架表面的引線框架附接至該半導體晶粒。該第二引線框架表面係被連接至該第一頂端半導體晶粒表面。一具有一第一夾合表面以及一第二夾合表面之夾具,係在該半導體晶粒附接至該第二引線框架表面之前或之後被附接至該第二底端半導體晶粒。無論如何,該第二夾合表面係被連接至該第二底端半導體晶粒表面,而一模製材料係至少圍繞著該引線框架的一部分、該夾具與該半導體晶粒而進行模製,其中在模製成型之後,該第一引線框架表面以及該第一夾合表面係被該模製材料所暴露。該第一引線框架表面以及該第一夾合表面係被模製材料所暴露,且其中該第一引線框架表面、該第一夾合表面以及該模製材料的外部模製材料表面會形成該半導體晶粒封裝件之外部表面。
引線框架可以自任何適當的前驅結構取得,其可以由包括衝壓、蝕刻或是此等製程之任何適當組合的任何適當製程所形成。第11圖顯示依據本發明的一具體例之引線框架前驅結構111的頂端透視圖。其在該引線框架前驅結構111的第一末端包括有一附接至一框架112之抬升平台113。該框架112可以界定一框架窗口1111。該平台113的上表面可以位在一不同的平面中,並且可以是相對於該框架112的上表面的下方。一水平槽孔1112係與該平台113的方位平行,而兩個垂直槽孔1113係位在該水平槽孔1112的相對末端上。該等垂直槽孔1113將被用於熱排流夾具鉤之定位作用中。
該引線框架前驅結構1111也包括有一包含源極墊14與整合源極引線12之源極引線結構,以及一包含閘極墊31與整合閘極引線11之閘極引線結構,其等係藉由位在相對於該第一末端之一第二末端的繫接桿118而附接至該框架112。如同在前面的圖式中,部份蝕刻區域34與31(a)係被分別地顯示於源極墊14與閘極墊31中。
第12圖顯示該熱排流夾具15之透視圖。其包括有一熱排流夾合表面15(a)與用於模製鎖固之具溝槽區域127,以及一用於在單切製程中被加以切割之釋放槽孔126。其也包括有一自該熱熱夾具墊124延伸的夾具定位鉤125。該熱排流夾具15可以由包括蝕刻與衝壓作用之任何適當的製程來形成。
第13圖顯示該經翻轉的引線框架前驅物結構
111。第13圖顯示在該平台113上之該夾具15的一支持區域1216。焊膏1215係位在該支持區域1216上。焊膏99也會被設置於該閘極墊與該源極墊的內部表面上。一平坦框架表面1213也會出現在該引線框架前驅結構111中。
第14圖顯示一具有經附接的熱排流夾具之經組裝的框架之底端透視圖。第15圖顯示一具有經附接的熱排流夾具之經組裝的框架之頂端透視圖。第15圖也顯示一熱晶粒附加夾具墊159。第18圖係為經組裝與模製成型後之本發明的具體例之側視剖面圖。第18圖顯示在第16-17圖中所顯示之該總成之剖面圖。第18圖另外顯示一將該晶粒32與該熱排流夾具15連接之導電性膠黏劑(舉例來說,焊料)186,以及一位在該夾具15與該平台113之間的一固定點1710。
如第14圖所示,該夾具15可以被設置於該源極與閘極墊上以使得該定位鉤125可以被安置於該水平槽孔1112內。界定該等垂直槽孔1113之相對邊緣會侷限該定位鉤125之側向運動,藉此相對於該源極與閘極墊14,31(參見第15圖),而穩定該夾具15的側向與垂直定位作用。如在之前圖式中所顯示的,一半導體晶粒32係被夾合於該等源極和閘極墊14,31與該熱排流夾具15之間。該半導體晶粒32使用傳統的焊料沈積製程而以焊料來形成凸點。
如第16和17圖所示,在將一半導體晶粒32附接至該前驅結構111與該夾具15之後,一個模製材料113可以被形成以使得其會至少覆蓋一部分的該半導體晶粒32、
在該前驅結構111中之框架214以及夾具15。如第16圖中所示,該源極墊14的頂端表面、閘極引線11以及源極引線12係被模製材料13所暴露,並且可以是與該模製材料13之頂端外部表面為實質上共平面的。如第17圖所示,該熱排流夾具15之該底部表面係實質上與該模製材料13的底部表面共平面。該模製材料13係位在一由該引線框架前驅結構111所形成之框架窗口179裡面。
模製作用可以使用任何的適當模製工具或模製製程來進行。在一典型的具體例中,該模製工具可以具有兩個模製模具,其中該模製模具的表面會與該引線框架與該夾具的表面接觸,因而在該模製製程期間其等並不會被模製材料所覆蓋。任何的適當模製溫度與壓力都可以被用於本發明之具體例中。
參照第16-17圖,在模製成型之後,該等引線11,12以及該具有槽孔124的夾具15部分,可以一線鋸或類似物來加以切割。該等引線11,12然後可以被彎曲(如果其等並非已經是彎曲的)以形成該半導體晶粒封裝件。
雖然在此顯示了一半導體晶粒封裝件,但是該半導體晶粒封裝件可以被形成為一陣列。
第19(a)-19(b)圖顯示如那些在第16-18圖中所顯示之總成的頂端平面圖,其等具有二個不同之晶粒尺寸。第19(a)圖顯示一係為2.66毫米x3.66毫米之晶粒尺寸。第19(b)圖顯示一係為4毫米x4毫米之晶粒尺寸。因此,如第19(a)-19(b)圖所示,本發明的具體例可以與任何適當的晶粒
尺寸或晶粒型態組合。
第20(a)-20(k)圖顯示正在形成之半導體晶粒封裝件的部件。在第20(a)-20(k)圖中之許多步驟已經被描述上文中,而該等說明係可應用在此處。
第20(a)-20(k)圖顯示下列情況:第20(a)圖顯示一熱排流夾具15;第20(b)圖顯示使用一軟質焊料與一晶粒附接製程(使用回流作用)而連接至該熱排流夾具15的一晶粒32;第20(c)-20(d)圖顯示一在單切作用以及後來將該夾具15與晶粒32之組合設置於一引線框架前驅結構111上的安置作用(藉由翻轉)之後所形成的結構;第20(e)圖顯示在進行回流製程之後所形成之結構,其中該晶粒32、該夾具15以及該前驅物111係被連接在一起;第20(f)圖顯示在進行一薄膜輔助模製製程之後所形成的結構,藉此一模製材料13係被形成在封裝件的選定部份周圍;第20(g)圖顯示在進行水力噴射去膠渣製程之後所形成之結構;第20(h)圖顯示在進行雷射標記製程之後所形成之結構,藉此該晶粒封裝件可以為了辨識之目的而加以雷射標示;第20(i)圖顯示在進行單切製程序被之後所形成之結構,藉此該封裝件可以在一陣列中之其他封裝件分離;第20(j)圖顯示在進行一單元測試步驟被之後所形成之結構;並且第20(k)圖顯示在一個包裝與運送步驟之前所形成之結構。
本發明的具體例具有一些優點。本發明的具體例可以具能一些下列優點、全無或全部的下列優點。首先,藉著將該引線框架和夾具的一部分通過模製材料而暴露,該
封裝件係為相當薄的並且可以被用於無線電話、PDA等等之薄型裝置中。第二,因為其暴露較大之該夾具與該引線框架的表面,熱能將可以輕易地從依據本發明之具體例的半導體晶粒封裝件裡面之半導體晶粒中消散。第三,較大的晶粒尺寸也可以使用相同的接觸面積來安裝。第四的,如上所述,夾具可以使用一定位鉤而適當地與一晶粒和引線框架對齊,藉此可以在製造期間減少可能之校準誤差。第五的,如果其使用一預先電鍍框架的話,那麼就不需要去膠渣製程與電鍍製程。第六的,本發明的具體例是具有彈性並且也可以使用銅接線柱球銲以及無電鍍NiAu凸塊技術。此等凸塊可以出現於先前所描述之晶粒上。第七的,本發明的具體例係為強韌而可以應用於例如汽車的應用中。第八,由於該封裝件的兩個側邊可以與模製腔室的表面形成金屬與金屬的接觸,其不需要使用一薄膜輔助模製製程。
如在此所使用的"頂端"和"底端"表面係在本文中相對於一電路板而運用,其中依據本發明的具體例之該半導體晶粒封裝件係被安裝於其上。此等位置術語可以是或者可以不是指此等封裝件的絕對位置。
上述的半導體晶粒封裝件可以被用於包括有其上設置有該封裝件之電路板的電氣總成中。其等也可以被用於例如電話、電腦,等等之系統中。
除非有明確地相對指明,任何的"一"、"一個"以及"該"之術與都是代表一或更多個。
在此所使用之術語與表現方式僅係用於描述說明而並非限制,並且在此等術語與表現方式的運用中並不想要排除該等所顯示與描述的特徵之等效物,可以瞭解的是在本發明所請求的範圍裡面可以有各種不同的修改。
此外,本發明之一或更多具體例的一或更多特徵,都可以與本發明之其他具體例的一或更多特徵組合而不會背離本發明之範圍。
上方所描述之所有專利、專利應用、文獻均係在此基於所有之目的而全部被併入以供參考。沒有任何一件係被認為是習知技藝。
10‧‧‧半導體晶粒封裝件
11‧‧‧閘極引線
12‧‧‧源極引線
13‧‧‧模製材料
14‧‧‧源極墊
14(a)‧‧‧暴露源極表面
15‧‧‧夾具
15(a)‧‧‧底端夾合表面
31‧‧‧閘極墊
31(a)‧‧‧蝕刻區域
31(b)‧‧‧閘極墊頂端表面
32‧‧‧半導體晶粒
32(a)‧‧‧第一表面
32(b)‧‧‧第二表面
34‧‧‧部份蝕刻區域
76‧‧‧焊接凸點
99‧‧‧焊膏
111‧‧‧引線框架前驅結構
112‧‧‧框架
113‧‧‧抬升平台
118‧‧‧繫接桿
125‧‧‧定位鉤
126‧‧‧釋放槽孔
127‧‧‧具溝槽區域
179‧‧‧框架窗口
186‧‧‧導電性膠黏劑
214‧‧‧引線框架
214(a)‧‧‧源極引線結構
214(b)‧‧‧閘極引線結構
215‧‧‧夾具
311‧‧‧部份蝕刻區域
800‧‧‧半導體晶粒
1111‧‧‧框架窗口
1112‧‧‧水平槽孔
1113‧‧‧垂直槽孔
1213‧‧‧框架表面
1215‧‧‧焊膏
1216‧‧‧支持區域
1710‧‧‧固定點
第1圖顯示依據本發明之一具體例的半導體晶粒封裝件之頂端透視圖。
第2圖顯示在第1圖中之半導體晶粒封裝件的底端透視圖。
第3圖顯示依據本發明之一具體例的半導體晶粒封裝件之頂端透視圖,而該模製材料係被概要地顯示。
第4圖顯示依據本發明之一具體例的半導體晶粒封裝件的底端透視圖,而該模製材料係被概要地顯示。
第5圖顯示依據本發明之一具體例的半導體晶粒封裝件的頂端透視圖,而一部分的該模製材料係被移除。
第6圖顯示依據本發明之一具體例的半導體晶粒封裝件的底端透視圖,而一部分的該模製材料係被移除。
第7圖顯示依據本發明之一具體例的半導體晶粒封裝
件的側視剖面圖。
第8圖顯示依據本發明之一具體例的半導體晶粒封裝件的前視剖面圖。
第9圖顯示依據本發明之一具體例的半導體晶粒封裝件的分解圖。
第10圖顯示依據本發明之一具體例的半導體晶粒封裝件的頂視圖。
第11圖顯示附接至一框架的引線框架結構之頂視圖。
第12圖顯示一熱排流夾具之底端透視圖。
第13圖顯示一內部框架晶粒的附接墊區域之底端透視圖。
第14圖顯示一具有經附接的熱排流夾具之經組裝的框架之底端透視圖。
第15圖顯示一具有經附接的熱排流夾具之經組裝的框架之頂端透視圖。
第16圖係為一在模製成型後的具有經附接的熱排流夾具之經組裝的框架之頂端透視圖。
第17圖係為一在模製成型後的具有經附接的熱排流夾具之經組裝的框架之底端透視圖。
第18圖係為經組裝與模製成型後之本發明的具體例之側視剖面圖。
第19(a)和19(b)圖顯示晶粒之接點與佈局。
第20(a)-20(k)圖顯示正在形成之半導體晶粒封裝件的部分件。
第21圖顯示一包含有一具有具溝渠之閘極的垂直MOSFET之半導體晶粒。
10‧‧‧半導體晶粒封裝件
11‧‧‧閘極引線
12‧‧‧源極引線
13‧‧‧模製材料
14‧‧‧源極墊
14(a)‧‧‧暴露源極表面
15‧‧‧夾具
214‧‧‧引線框架
214(a)‧‧‧源極引線結構
214(b)‧‧‧閘極引線結構
Claims (35)
- 一種半導體晶粒封裝件,其包含:一半導體晶粒、在該晶粒之一側上的一引線框架、在該晶粒之另一側上的一夾具及具有外部上與下表面及邊緣且覆蓋該半導體晶粒、該引線框架及該夾具之至少部分的模製材料;該半導體晶粒具有位於一第一頂端半導體晶粒表面之一輸入端,以及位於一第二底端半導體晶粒表面之一輸出端;該引線框架具有一第一引線框架表面以及一相對於該第一引線框架表面之第二引線框架表面,其中該第二引線框架表面係使用一可回流焊料耦合至該第一頂端半導體晶粒表面,該引線框架進一步具有一部分與該模製材料之該外部下表面共平面之至少一引線;該夾具具有一第一夾合表面以及一第二夾合表面,其中該第二夾合表面係耦合至該第二底端半導體晶粒表面,且該第一夾合表面係為暴露且與該模製材料之該外部下表面共平面;其中該第一引線框架表面以及該第一夾合表面係由該模製材料暴露;其中該第一引線框架表面、該第一夾合表面以及該模製材料的外部模製材料表面形成該半導體晶粒封裝件之外部表面;及其中該夾具界定延伸於一第一方向超出該半導體 晶粒之一邊緣之一第一凸出夾合部分,而該引線框架界定延伸於一與該第一方向相對之方向且超出該半導體晶粒之該邊緣的一第一凸出引線框架部分。
- 如請求項1之半導體晶粒封裝件,其中該第一凸出引線框架夾合部分係較該夾具之該第一凸出部分長。
- 如請求項2之半導體晶粒封裝件,其中該夾具之該第一凸出部分及該引線框架之該第一凸出部分延伸超出該模製材料。
- 如請求項1之半導體晶粒封裝件,其中該夾具界定一延伸於一第二方向超出該半導體晶粒之一邊緣之第二凸出夾合部分,而該引線框架界定一延伸於相同的該第二方向且超出該半導體晶粒之該邊緣之第二凸出引線框架部分。
- 如請求項4之半導體晶粒封裝件,其中於該第二方向之該凸出夾合部分之長度係較於該第二方向之該凸出引線框架部分之長度長。
- 如請求項5之半導體晶粒封裝件,其中該夾具之該第二凸出部分及該引線框架之該第二凸出部分均無延伸超出該模製材料。
- 如請求項1之半導體晶粒封裝件,其中該半導體晶粒包含一垂直裝置。
- 如請求項1之半導體晶粒封裝件,其中該第一引線框架表面界定該引線框架之一凸出引線框架部分。
- 如請求項8之半導體晶粒封裝件,其中該夾具之該凸出 部分延伸至或超出該模製材料之一邊緣。
- 如請求項9之半導體晶粒封裝件,其中該模製材料的外部表面係大體上與該第一夾合表面以及該第一引線框架表面共平面,且其中該模製材料覆蓋該凸出引線框架部分以及該凸出夾合部分之邊緣。
- 如請求項1之半導體晶粒封裝件,其中該焊料包含一高溫焊料材料以及一低溫焊料材料。
- 如請求項1之半導體晶粒封裝件,其中該半導體晶粒包含一具有溝渠之閘極。
- 如請求項1之半導體晶粒封裝件,其中該引線框架包含銅或是一銅合金。
- 一種系統,其包含如請求項1之半導體晶粒封裝件。
- 如請求項1之半導體晶粒封裝件,其中該夾具係為平坦。
- 如請求項1之半導體晶粒封裝件,其中該夾具包含一邊緣,其在該第一夾合表面具有自該邊緣移除的一區域。
- 如請求項16之半導體晶粒封裝件,其中該模製材料之一部分係設置在經移除的該區域。
- 如請求項1之半導體晶粒封裝件,其中該可回流焊料係由一金屬合金組成。
- 如請求項1之半導體晶粒封裝件,其中該引線框架及該夾具係鍍以焊點底部金屬層(under-bump metallurgy layers)。
- 如請求項1之半導體晶粒封裝件,其中該引線框架之至少一引線自該半導體晶粒封裝件之一第一端延伸出該模製材料,而該半導體晶粒封裝件之端處係與該第一夾合表面共平面,且其中該夾具之一部分自相對於該半導體晶粒封裝件之該第一端的該半導體晶粒封裝件之一第二端延伸出該模製材料。
- 一種形成半導體晶粒封裝件的方法,該方法包含:取得一半導體晶粒,其包含位於一第一頂端半導體晶粒表面之一輸入端,以及位於一第二底端半導體晶粒表面之一輸出端;使用可回流焊料將一引線框架附接至該半導體晶粒,該引線框架具有一第一引線框架表面以及相對於該第一引線框架表面之一第二引線框架表面,其中該第二引線框架表面係耦合至該第一頂端半導體晶粒表面;部分地蝕刻該夾具以形成於一第一方向延伸超出該半導體晶粒之一邊緣的一第一凸出夾合部分,而該引線框架界定在相對於該第一方向的一方向延伸且超出該半導體晶粒之該邊緣的一第一凸出引線框架部分;將具有一第一夾合表面以及一第二夾合表面之一夾具加以附接,其中該第二夾合表面係耦合至該第二底端半導體晶粒表面;及將一模製材料圍繞著該引線框架、該夾具與該半 導體晶粒的至少一部分來進行模製以形成外部上及下表面與邊緣,且覆蓋該半導體晶粒、該引線框架及該夾具之至少部分,其中在模製之後,該第一引線框架表面以及該第一夾合表面係由該模製材料暴露,其中該第二底端半導體晶粒表面面向該模製材料的該外部下表面,而該第一頂端半導體晶粒表面面向該模製材料的該上表面,其中該引線框架之至少一引線具有與該模製材料之該外部下表面共平面的一部分,及其中該夾具係與該模製材料之該外部下表面共平面。
- 如請求項21之方法,其中該第一凸出引線框架夾合部分係較該夾具之該凸出部分長。
- 如請求項22之方法,其中該夾具之該第一凸出部分及該引線框架之該第一凸出部分延伸超出該模製材料。
- 如請求項21之方法,其中該夾具界定於一第二方向延伸超出該半導體晶粒之一邊緣的一第二凸出夾合部分,而該引線框架界定在相對於該第二方向之方向延伸且超出該半導體晶粒之該邊緣的一第二凸出引線框架部分。
- 如請求項24之方法,其中在該第二方向之該凸出夾合部分之長度係較在該第二方向之該凸出引線框架部分的長度長。
- 如請求項25之方法,其中該夾具之該第二凸出部分及該引線框架之該第二凸出部分均無延伸超出該模製材料。
- 如請求項21之方法,其中將該夾具附接至半導體晶粒包含使用焊料來將該夾具附接至該半導體晶粒。
- 如請求項21之方法,其中該夾具之該凸出部分延伸至或超出該模製材料之一邊緣。
- 如請求項28之方法,其進一步包含在將該夾具附接至半導體晶粒之前,將該夾具部份地蝕刻以形成包含該第一夾合表面之一凸出部分。
- 如請求項28之方法,其中模製步驟包含使用具有與該夾具與該引線框架的表面接觸之模製晶粒的一模製工具。
- 如請求項28之方法,其中該半導體晶粒包含一垂直MOSFET。
- 如請求項28之方法,其中該引線框架包含銅。
- 如請求項28之方法,其中在將該夾具附接至該半導體晶粒之後,將該引線框架附接至該半導體晶粒。
- 如請求項28之方法,其中在該半導體晶粒封裝件形成時,該半導體晶粒封裝件係位在一半導體晶粒封裝件陣列中。
- 如請求項21之方法,其中該引線框架係由具有一溝槽的一引線框架前驅結構提供,其中該夾具進一步包含一定位鉤,且其中附接該夾具包含將該定位鉤適配於該溝槽。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/845,560 US20090057852A1 (en) | 2007-08-27 | 2007-08-27 | Thermally enhanced thin semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200915498A TW200915498A (en) | 2009-04-01 |
| TWI464833B true TWI464833B (zh) | 2014-12-11 |
Family
ID=40387695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097130802A TWI464833B (zh) | 2007-08-27 | 2008-08-13 | 經熱增強之薄型半導體封裝件 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US20090057852A1 (zh) |
| KR (1) | KR101539250B1 (zh) |
| CN (1) | CN101796637B (zh) |
| DE (1) | DE112008002338T5 (zh) |
| TW (1) | TWI464833B (zh) |
| WO (1) | WO2009029397A1 (zh) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791084B2 (en) * | 2008-01-09 | 2010-09-07 | Fairchild Semiconductor Corporation | Package with overlapping devices |
| US8193618B2 (en) * | 2008-12-12 | 2012-06-05 | Fairchild Semiconductor Corporation | Semiconductor die package with clip interconnection |
| US7973393B2 (en) * | 2009-02-04 | 2011-07-05 | Fairchild Semiconductor Corporation | Stacked micro optocouplers and methods of making the same |
| US8354303B2 (en) * | 2009-09-29 | 2013-01-15 | Texas Instruments Incorporated | Thermally enhanced low parasitic power semiconductor package |
| CN102473653B (zh) * | 2010-02-01 | 2016-05-04 | 丰田自动车株式会社 | 半导体装置的制造方法以及半导体装置 |
| US8324025B2 (en) * | 2010-04-22 | 2012-12-04 | Team Pacific Corporation | Power semiconductor device packaging |
| TWI453831B (zh) | 2010-09-09 | 2014-09-21 | 台灣捷康綜合有限公司 | 半導體封裝結構及其製造方法 |
| JP5921072B2 (ja) * | 2011-03-05 | 2016-05-24 | 新電元工業株式会社 | 樹脂封止型半導体装置 |
| CN103035631B (zh) * | 2011-09-28 | 2015-07-29 | 万国半导体(开曼)股份有限公司 | 联合封装高端和低端芯片的半导体器件及其制造方法 |
| US9478484B2 (en) * | 2012-10-19 | 2016-10-25 | Infineon Technologies Austria Ag | Semiconductor packages and methods of formation thereof |
| US9966330B2 (en) | 2013-03-14 | 2018-05-08 | Vishay-Siliconix | Stack die package |
| US9589929B2 (en) | 2013-03-14 | 2017-03-07 | Vishay-Siliconix | Method for fabricating stack die package |
| US20150060123A1 (en) * | 2013-09-04 | 2015-03-05 | Texas Instruments Incorporated | Locking dual leadframe for flip chip on leadframe packages |
| KR102153041B1 (ko) * | 2013-12-04 | 2020-09-07 | 삼성전자주식회사 | 반도체소자 패키지 및 그 제조방법 |
| JP2015142072A (ja) * | 2014-01-30 | 2015-08-03 | 株式会社東芝 | 半導体装置 |
| EP4148779A1 (en) * | 2021-09-14 | 2023-03-15 | Nexperia B.V. | A semiconductor device and a method of manufacture |
| US9673097B2 (en) * | 2015-05-11 | 2017-06-06 | Texas Instruments Incorporated | Integrated clip and lead and method of making a circuit |
| US10256207B2 (en) * | 2016-01-19 | 2019-04-09 | Jmj Korea Co., Ltd. | Clip-bonded semiconductor chip package using metal bumps and method for manufacturing the package |
| US9892997B2 (en) * | 2016-04-19 | 2018-02-13 | Infineon Technologies Americas Corp. | Adaptable molded leadframe package and related method |
| DE102016107792B4 (de) | 2016-04-27 | 2022-01-27 | Infineon Technologies Ag | Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen |
| CN106449578A (zh) * | 2016-09-21 | 2017-02-22 | 无锡罗姆半导体科技有限公司 | 半导体封装件及其封装方法 |
| TWI608583B (zh) * | 2016-12-14 | 2017-12-11 | 台灣半導體股份有限公司 | 共源極式封裝結構 |
| US10121742B2 (en) * | 2017-03-15 | 2018-11-06 | Amkor Technology, Inc. | Method of forming a packaged semiconductor device using ganged conductive connective assembly and structure |
| EP3462482A1 (en) * | 2017-09-27 | 2019-04-03 | Nexperia B.V. | Surface mount semiconductor device and method of manufacture |
| EP3584832A1 (en) | 2018-06-20 | 2019-12-25 | Nexperia B.V. | A lead frame assembly for a semiconductor device |
| CN111261596A (zh) * | 2018-12-03 | 2020-06-09 | 杰米捷韩国株式会社 | 利用多个夹件结构的半导体封装及其制造方法 |
| US20200194347A1 (en) * | 2018-12-18 | 2020-06-18 | Alpha And Omega Semiconductor (Cayman) Ltd. | Semiconductor package and method of making the same |
| EP3761359B1 (en) * | 2019-07-03 | 2025-04-30 | Nexperia B.V. | A lead frame assembly for a semiconductor device |
| US11302615B2 (en) | 2019-12-30 | 2022-04-12 | Texas Instruments Incorporated | Semiconductor package with isolated heat spreader |
| US11600498B2 (en) * | 2019-12-31 | 2023-03-07 | Texas Instruments Incorporated | Semiconductor package with flip chip solder joint capsules |
| CN111524868B (zh) * | 2020-03-25 | 2024-03-12 | 长电科技(宿迁)有限公司 | 一种引线框架和金属夹片的组合结构及铆接装片工艺 |
| US11750089B2 (en) | 2021-10-28 | 2023-09-05 | Alpha And Omega Semiconductor International Lp | Power converter for high power density |
| EP4270476A1 (en) * | 2022-04-29 | 2023-11-01 | Infineon Technologies Austria AG | Semiconductor package and method for marking a semiconductor package |
| KR102856976B1 (ko) * | 2022-12-27 | 2025-09-09 | 하나 마이크로일렉트로닉스 (자싱) 씨오., 엘티디. | 반도체 장치 |
| US12464669B2 (en) | 2023-02-24 | 2025-11-04 | Amkor Technology Singapore Holding Pte. Ltd. | Electronic devices and methods of manufacturing electronic devices |
| EP4672329A1 (en) * | 2024-06-25 | 2025-12-31 | Nexperia B.V. | SEMICONDUCTOR HOUSING |
| EP4672331A1 (en) * | 2024-06-27 | 2025-12-31 | Nexperia B.V. | SEMICONDUCTOR DEVICE WITH PLATED ATTACHMENT AND INVERTED CHIP INTERCONNECTION ON CONNECTION GRID |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050023670A1 (en) * | 2003-07-31 | 2005-02-03 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| US20070161151A1 (en) * | 2005-12-30 | 2007-07-12 | Madrid Ruben P | Packaged semiconductor device with dual exposed surfaces and method of manufacturing |
| TWM423084U (en) * | 2011-05-26 | 2012-02-21 | Vp Components Co Ltd | Bicycle upper baffle structure |
Family Cites Families (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3956821A (en) * | 1975-04-28 | 1976-05-18 | Fairchild Camera And Instrument Corporation | Method of attaching semiconductor die to package substrates |
| US4058899A (en) * | 1976-08-23 | 1977-11-22 | Fairchild Camera And Instrument Corporation | Device for forming reference axes on an image sensor array package |
| US4680613A (en) * | 1983-12-01 | 1987-07-14 | Fairchild Semiconductor Corporation | Low impedance package for integrated circuit die |
| US4751199A (en) * | 1983-12-06 | 1988-06-14 | Fairchild Semiconductor Corporation | Process of forming a compliant lead frame for array-type semiconductor packages |
| US4772935A (en) * | 1984-12-19 | 1988-09-20 | Fairchild Semiconductor Corporation | Die bonding process |
| US4890153A (en) * | 1986-04-04 | 1989-12-26 | Fairchild Semiconductor Corporation | Single bonding shelf, multi-row wire-bond finger layout for integrated circuit package |
| US4720396A (en) * | 1986-06-25 | 1988-01-19 | Fairchild Semiconductor Corporation | Solder finishing integrated circuit package leads |
| US4791473A (en) * | 1986-12-17 | 1988-12-13 | Fairchild Semiconductor Corporation | Plastic package for high frequency semiconductor devices |
| US4839717A (en) * | 1986-12-19 | 1989-06-13 | Fairchild Semiconductor Corporation | Ceramic package for high frequency semiconductor devices |
| US4731701A (en) * | 1987-05-12 | 1988-03-15 | Fairchild Semiconductor Corporation | Integrated circuit package with thermal path layers incorporating staggered thermal vias |
| US4796080A (en) * | 1987-07-23 | 1989-01-03 | Fairchild Camera And Instrument Corporation | Semiconductor chip package configuration and method for facilitating its testing and mounting on a substrate |
| US5327325A (en) * | 1993-02-08 | 1994-07-05 | Fairchild Space And Defense Corporation | Three-dimensional integrated circuit package |
| US5646446A (en) * | 1995-12-22 | 1997-07-08 | Fairchild Space And Defense Corporation | Three-dimensional flexible assembly of integrated circuits |
| US6133634A (en) * | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
| US6040626A (en) * | 1998-09-25 | 2000-03-21 | International Rectifier Corp. | Semiconductor package |
| US6424035B1 (en) * | 1998-11-05 | 2002-07-23 | Fairchild Semiconductor Corporation | Semiconductor bilateral switch |
| US6307755B1 (en) * | 1999-05-27 | 2001-10-23 | Richard K. Williams | Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die |
| KR100335480B1 (ko) * | 1999-08-24 | 2002-05-04 | 김덕중 | 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지 |
| KR100335481B1 (ko) * | 1999-09-13 | 2002-05-04 | 김덕중 | 멀티 칩 패키지 구조의 전력소자 |
| US6720642B1 (en) * | 1999-12-16 | 2004-04-13 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package and method of manufacture thereof |
| US6989588B2 (en) * | 2000-04-13 | 2006-01-24 | Fairchild Semiconductor Corporation | Semiconductor device including molded wireless exposed drain packaging |
| US6556750B2 (en) * | 2000-05-26 | 2003-04-29 | Fairchild Semiconductor Corporation | Bi-directional optical coupler |
| KR100370231B1 (ko) * | 2000-06-13 | 2003-01-29 | 페어차일드코리아반도체 주식회사 | 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지 |
| KR100403608B1 (ko) * | 2000-11-10 | 2003-11-01 | 페어차일드코리아반도체 주식회사 | 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법 |
| KR100374629B1 (ko) * | 2000-12-19 | 2003-03-04 | 페어차일드코리아반도체 주식회사 | 얇고 작은 크기의 전력용 반도체 패키지 |
| US6469384B2 (en) * | 2001-02-01 | 2002-10-22 | Fairchild Semiconductor Corporation | Unmolded package for a semiconductor device |
| US6777786B2 (en) * | 2001-03-12 | 2004-08-17 | Fairchild Semiconductor Corporation | Semiconductor device including stacked dies mounted on a leadframe |
| US6891257B2 (en) * | 2001-03-30 | 2005-05-10 | Fairchild Semiconductor Corporation | Packaging system for die-up connection of a die-down oriented integrated circuit |
| US6645791B2 (en) * | 2001-04-23 | 2003-11-11 | Fairchild Semiconductor | Semiconductor die package including carrier with mask |
| US6893901B2 (en) * | 2001-05-14 | 2005-05-17 | Fairchild Semiconductor Corporation | Carrier with metal bumps for semiconductor die packages |
| US7061080B2 (en) * | 2001-06-11 | 2006-06-13 | Fairchild Korea Semiconductor Ltd. | Power module package having improved heat dissipating capability |
| US6683375B2 (en) * | 2001-06-15 | 2004-01-27 | Fairchild Semiconductor Corporation | Semiconductor die including conductive columns |
| US6449174B1 (en) * | 2001-08-06 | 2002-09-10 | Fairchild Semiconductor Corporation | Current sharing in a multi-phase power supply by phase temperature control |
| US6633030B2 (en) * | 2001-08-31 | 2003-10-14 | Fiarchild Semiconductor | Surface mountable optocoupler package |
| US6774465B2 (en) * | 2001-10-05 | 2004-08-10 | Fairchild Korea Semiconductor, Ltd. | Semiconductor power package module |
| US6891256B2 (en) * | 2001-10-22 | 2005-05-10 | Fairchild Semiconductor Corporation | Thin, thermally enhanced flip chip in a leaded molded package |
| US6674157B2 (en) * | 2001-11-02 | 2004-01-06 | Fairchild Semiconductor Corporation | Semiconductor package comprising vertical power transistor |
| US6566749B1 (en) * | 2002-01-15 | 2003-05-20 | Fairchild Semiconductor Corporation | Semiconductor die package with improved thermal and electrical performance |
| US6830959B2 (en) * | 2002-01-22 | 2004-12-14 | Fairchild Semiconductor Corporation | Semiconductor die package with semiconductor die having side electrical connection |
| US6867489B1 (en) * | 2002-01-22 | 2005-03-15 | Fairchild Semiconductor Corporation | Semiconductor die package processable at the wafer level |
| AU2003218085A1 (en) * | 2002-03-12 | 2003-09-29 | Fairchild Semiconductor Corporation | Wafer-level coated copper stud bumps |
| US7122884B2 (en) * | 2002-04-16 | 2006-10-17 | Fairchild Semiconductor Corporation | Robust leaded molded packages and methods for forming the same |
| US6836023B2 (en) * | 2002-04-17 | 2004-12-28 | Fairchild Semiconductor Corporation | Structure of integrated trace of chip package |
| KR100843737B1 (ko) * | 2002-05-10 | 2008-07-04 | 페어차일드코리아반도체 주식회사 | 솔더 조인트의 신뢰성이 개선된 반도체 패키지 |
| US7061077B2 (en) * | 2002-08-30 | 2006-06-13 | Fairchild Semiconductor Corporation | Substrate based unmolded package including lead frame structure and semiconductor die |
| US6777800B2 (en) * | 2002-09-30 | 2004-08-17 | Fairchild Semiconductor Corporation | Semiconductor die package including drain clip |
| US6943434B2 (en) * | 2002-10-03 | 2005-09-13 | Fairchild Semiconductor Corporation | Method for maintaining solder thickness in flipchip attach packaging processes |
| US6806580B2 (en) * | 2002-12-26 | 2004-10-19 | Fairchild Semiconductor Corporation | Multichip module including substrate with an array of interconnect structures |
| KR100958422B1 (ko) * | 2003-01-21 | 2010-05-18 | 페어차일드코리아반도체 주식회사 | 고전압 응용에 적합한 구조를 갖는 반도체 패키지 |
| US7217594B2 (en) * | 2003-02-11 | 2007-05-15 | Fairchild Semiconductor Corporation | Alternative flip chip in leaded molded package design and method for manufacture |
| JP4173751B2 (ja) * | 2003-02-28 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置 |
| US7271497B2 (en) * | 2003-03-10 | 2007-09-18 | Fairchild Semiconductor Corporation | Dual metal stud bumping for flip chip applications |
| US6867481B2 (en) * | 2003-04-11 | 2005-03-15 | Fairchild Semiconductor Corporation | Lead frame structure with aperture or groove for flip chip in a leaded molded package |
| JP3759131B2 (ja) * | 2003-07-31 | 2006-03-22 | Necエレクトロニクス株式会社 | リードレスパッケージ型半導体装置とその製造方法 |
| US7196313B2 (en) * | 2004-04-02 | 2007-03-27 | Fairchild Semiconductor Corporation | Surface mount multi-channel optocoupler |
| US7242076B2 (en) * | 2004-05-18 | 2007-07-10 | Fairchild Semiconductor Corporation | Packaged integrated circuit with MLP leadframe and method of making same |
| US7256479B2 (en) * | 2005-01-13 | 2007-08-14 | Fairchild Semiconductor Corporation | Method to manufacture a universal footprint for a package with exposed chip |
| US7371616B2 (en) * | 2006-01-05 | 2008-05-13 | Fairchild Semiconductor Corporation | Clipless and wireless semiconductor die package and method for making the same |
-
2007
- 2007-08-27 US US11/845,560 patent/US20090057852A1/en not_active Abandoned
-
2008
- 2008-08-05 WO PCT/US2008/072207 patent/WO2009029397A1/en not_active Ceased
- 2008-08-05 CN CN200880105612XA patent/CN101796637B/zh active Active
- 2008-08-05 KR KR1020107006496A patent/KR101539250B1/ko active Active
- 2008-08-05 DE DE112008002338T patent/DE112008002338T5/de not_active Withdrawn
- 2008-08-13 TW TW097130802A patent/TWI464833B/zh active
-
2010
- 2010-03-03 US US12/717,012 patent/US8193622B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050023670A1 (en) * | 2003-07-31 | 2005-02-03 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| US20070161151A1 (en) * | 2005-12-30 | 2007-07-12 | Madrid Ruben P | Packaged semiconductor device with dual exposed surfaces and method of manufacturing |
| TWM423084U (en) * | 2011-05-26 | 2012-02-21 | Vp Components Co Ltd | Bicycle upper baffle structure |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112008002338T5 (de) | 2010-07-08 |
| US8193622B2 (en) | 2012-06-05 |
| KR20100061700A (ko) | 2010-06-08 |
| US20090057852A1 (en) | 2009-03-05 |
| CN101796637B (zh) | 2012-05-30 |
| CN101796637A (zh) | 2010-08-04 |
| KR101539250B1 (ko) | 2015-07-24 |
| TW200915498A (en) | 2009-04-01 |
| WO2009029397A1 (en) | 2009-03-05 |
| US20100155913A1 (en) | 2010-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI464833B (zh) | 經熱增強之薄型半導體封裝件 | |
| CN101681897B (zh) | 双侧冷却集成功率装置封装和模块及其制造方法 | |
| TWI495055B (zh) | 半導體晶片封裝體及其製造方法 | |
| TWI447876B (zh) | 利用引導框及晶片之半導體晶粒封裝及其製造方法 | |
| TWI441299B (zh) | 預模鑄夾具結構 | |
| US8963321B2 (en) | Semiconductor device including cladded base plate | |
| KR101520997B1 (ko) | 클래딩된 베이스 플레이트를 포함하는 반도체 디바이스 | |
| CN102272920B (zh) | 包括低应力配置的半导体管芯封装 | |
| US8097959B2 (en) | Semiconductor device including first and second carriers | |
| JP2009518875A (ja) | 頂部及び底部露出化パッケージ化半導体デバイス及び組立方法 | |
| JP2011097090A (ja) | ドレインクリップを備えた半導体ダイパッケージ | |
| CN115605991A (zh) | 包含具有暴露背侧金属的下安装式裸片的半导体封装 | |
| CN111244041A (zh) | 包括两种不同导电材料的芯片接触元件的封装 | |
| US8945992B2 (en) | Power device package comprising metal tab die attach paddle (DAP) and method of fabricating the package | |
| TW200836307A (en) | Thermally enhanced quad flat no leads (QFN) IC package and method | |
| CN106449435A (zh) | 热沉极薄四方扁平无引线(hvqfn)封装 | |
| CN112786456B (zh) | 半导体封装件以及相关方法 | |
| US20240222234A1 (en) | Package with low-warpage carrier |