TWI464581B - 非揮發性記憶體模組、非揮發性記憶體處理系統、與相關非揮發性記憶體管理方法 - Google Patents

Description

非揮發性記憶體模組、非揮發性記憶體處理系統、與相關非揮發性記憶體管理方法

本發明揭露一種非揮發性記憶體模組、非揮發性記憶體處理系統、與相關非揮發性記憶體管理方法，尤指一種使原本以非揮發性記憶體模組處理之各種程序得以更有效率的被執行之非揮發性記憶體模組、非揮發性記憶體處理系統、與相關非揮發性記憶體管理方法。

一般非揮發性記憶體模組在連接於一主機端，以使該主機端得以存取該非揮發性記憶體模組內儲存之資料時，該非揮發性記憶體模組內包含之一控制器會用來處理該非揮發性記憶體模組所需之硬體程序與韌體程序。該些硬體程序包含有一錯誤校正碼(Error correction code)產生程序及一資料攪和(Data scrambling)程序，而該些韌體程序包含有一資料修復程序、一由邏輯位址至實體位址之位址轉換程序、及一耗損平均(Wear leveling)程序。

然而，隨著非揮發性記憶體模組在功能上需求的增加，上述由非揮發性記憶體模組本身所包含之控制器所負責執行之程序除了會越趨進步與複雜外，控制器所需之資源需求也會隨之增加，使得控制器在處理上述程序的能力與資源上也變得更捉襟見肘，反而會影響到非揮發性記憶體模組在維持其本身儲存資料之正確與否的能力。

本發明揭露一種非揮發性記憶體處理系統。該非揮發性記憶體處理系統包含一非揮發性記憶體模組及一處理器。該非揮發性記憶體模組包含一記憶體及一控制器。該控制器耦接於該記憶體，用以傳遞該記憶體之資料。該處理器經由一傳輸介面耦接於該控制器，用來對經由該控制器存取該記憶體之資料進行一錯誤校正碼產生程序、一資料攪和程序、一資料修復程序、一由邏輯位址至實體位址之位址轉換程序、及一耗損平均程序中至少其中之一程序。

本發明揭露一種非揮發性記憶體模組。該非揮發性記憶體模組包含一記憶體及一控制器。該控制器耦接於該記憶體，用以傳遞該記憶體之資料。一外部之處理器經由一傳輸介面耦接於該控制器，且該外部之處理器用來對該記憶體經由該控制器傳來之資料進行一錯誤校正碼產生程序、一資料攪和程序、一資料修復程序、一由邏輯位址至實體位址之位址轉換程序、及一耗損平均程序中至少其中之一程序。

本發明揭露一種非揮發性記憶體管理方法。該方法包含一外部之處理器對一非揮發性記憶體模組包含之一記憶體經由該非揮發性記憶體模組包含之一控制器傳來之資料進行一錯誤校正碼產生程序、一資料攪和程序、一資料修復程序、由邏輯位址至實體位址之一位址轉換程序、及一耗損平均程序中至少其中之一程序。

本發明揭露一種非揮發性記憶體管理方法。該方法包含一外部之處理器對一非揮發性記憶體模組包含之一記憶體經由該非揮發性記憶體模組包含之一控制器傳來之資料進行一錯誤校正碼產生程序。

藉由本發明揭露之非揮發性記憶體模組、非揮發性記憶體處理系統、與非揮發性記憶體管理方法，上述一般非揮發性記憶體模組無法應付更趨複雜之程序的問題將獲得解決。

請參閱第1圖，其為本發明揭露之一非揮發性記憶體處理系統300的示意圖。如第1圖所示，非揮發性記憶體處理系統300包含一非揮發性記憶體模組200與一主機端100。主機端100內包含一處理器110，而非揮發性記憶體模組200包含一控制器210與一記憶體220。

在非揮發性記憶體模組200中，控制器210耦接於記憶體220，並用來傳遞記憶體220之資料或是處理操作記憶體220之指令，這些操作包含上述存取或寫入資料等資料存取操作。

處理器110經由一傳輸介面耦接於控制器210，使得控制器210可根據處理器110所使用之一作業系統，將記憶體220中儲存之至少一個裝置驅動程式載入於處理器110，其中該傳輸介面可為一USB介面、一SATA介面或其他傳輸介面。如此一來，處理器110可安裝該至少一個裝置驅動程式，並以模擬一光碟唯讀記憶體裝置(CD-ROM device)的方式來執行被載入之該至少一個裝置驅動程式。該至少一個裝置驅動程式即為用來進行錯誤校正碼產生程序、資料攪和程序、資料修復程序、位址轉換程序、及耗損平均程序中至少其中之一程序的媒介。

該錯誤校正碼產生程序是用來在該主機端寫入資料於記憶體220時，將錯誤校正碼加入於寫入之資料中，以使得日後讀取被寫入於記憶體220之資料時，可以藉由被加入之錯誤校正碼來確認被讀取之資料中是否存在有錯誤，並藉由將被加入之錯誤校正碼濾除來還原原本被寫入之資料。

該資料攪和程序是用來將寫入於記憶體220之資料進行一定程度的分散，以使得資料更易於儲存。

該資料修復程序包含將上述之錯誤校正碼濾除於原本被寫入於記憶體220之資料以還原該些資料之程序，並包含當記憶體220碰到斷電等易於影響資料正確性的突發狀況時，用來修復遇到該些突發狀況時正在被存取之資料的程序。

該位址轉換程序是用來在由該主機端寫入資料至記憶體220時，將該主機端對該筆資料設定之邏輯位址轉換為記憶體220中之實體位址，以使得日後欲存取記憶體220時，可依循該邏輯位置與該實體位址之間的對應關係，順利的存取到被寫入於記憶體220之該筆資料。

該耗損平均程序主要是用來避免記憶體220之存取過分集中於某些實體位址，以致於該些實體位址所在之記憶體較其他位於較少被存取之實體位址的記憶體提早毀損，並使記憶體220整體的生命週期(Life Cycle)縮短的現象。該耗損平均程序主要是藉由在上述之邏輯位址轉換為實體位址的過程中，平均分擔記憶體220中各實體位址被邏輯位址參照到的頻率來實現避免特定實體位址之記憶體提早毀損的效果。

藉由處理器110分擔原本由控制器210處理的至少一部分程序，控制器210可運用本身的資源更佳的處理這些變的進步與複雜的程序，而解決了先前技術中這些程序之進步給非揮發性記憶體模組帶來的問題。

在本發明之一實施例中，如第1圖所示，非揮發性記憶體模組200可另包含一殼體201，記憶體220及控制器210安裝於殼體201內；且非揮發性記憶體處理系統300可另包含一外殼101，並使處理器110安裝於外殼101內。

在本發明之一實施例中，記憶體220在儲存單一資料時，可先行將該資料拷貝出複數個複製資料，並將該複數個複製資料儲存於記憶體220之複數個最低有效位元頁面(Least significant bit page，LSB page)；在稍後存取該筆資料時，處理器110可先行對該複數個資料進行一錯誤校正碼修復程序，並根據該複數個複製資料中不同數值之出現次數來決定該複數個複製資料之正確性。該實施例的做法除了可藉由最低有效位元頁面較佳的資料保持(Data Retention)特性來確保該些複製資料在稍後被存取時的資料正確性以外，在當該複數個資料保存於記憶體220的過程中發生非預期之資料錯誤時，藉由檢查該複數個複製資料中不同數值的出現次數，可決定該複數個複製資料之正確性。舉例來說，當記憶體220所儲存之資料的數值為二進位0時，所複製之複數個資料的數值應亦為二進位0；當非預期之資料錯誤發生並改寫一部份複製資料的值為二進位1時，只要比對該複數個資料的值，就可以發現數值為二進位0的複製資料遠多於數值為二進位1的複製資料，並可據此判斷原始資料之值應為二進位0，因而確保該原始資料之值被讀取時的正確性。

請參閱第2圖，其為根據本發明之一實施例與第1圖之敘述所揭露之非揮發性記憶體管理方法之流程圖。該非揮發性記憶體管理方法主要包含步驟如下：步驟302：處理器110對非揮發性記憶體模組200包含之記憶體220經由非揮發性記憶體模組200包含之控制器210傳來之資料進行一錯誤校正碼產生程序、一資料攪和程序、一資料修復程序、由邏輯位址至實體位址之一位址轉換程序、及一耗損平均程序中至少其中之一程序。

請注意，將第2圖所示步驟加上本發明提及之各種限制條件所衍生之實施例，仍應視為本發明之實施例。

本發明揭露一種非揮發性記憶體處理系統、應用該非揮發性記憶體處理系統之一非揮發性記憶體模組、以及該非揮發性記憶體處理系統所應用之一非揮發性記憶體管理方法。藉由本發明所揭露之技術特徵，非揮發性記憶體模組所包含之控制器可運用本身的資源更佳的處理變的進步與複雜的錯誤校正碼產生程序、資料攪和程序、資料修復程序、位址轉換程序、或耗損平均程序，而解決了先前技術中這些程序之進步給非揮發性記憶體模組帶來的問題。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100．．．主機端

101．．．外殼

110．．．處理器

200．．．非揮發性記憶體模組

201．．．殼體

210．．．控制器

220．．．記憶體

300．．．非揮發性記憶體處理系統

302．．．步驟

第1圖為本發明揭露之一非揮發性記憶體處理系統的示意圖。

第2圖為根據本發明之一實施例與第1圖之敘述所揭露之非揮發性記憶體管理方法之流程圖。

100．．．主機端

101．．．外殼

110．．．處理器

200．．．非揮發性記憶體模組

201．．．殼體

210．．．控制器

220．．．記憶體

300．．．非揮發性記憶體處理系統

Claims (17)

1. 一種非揮發性記憶體處理系統，包含：一非揮發性記憶體模組，包含：一記憶體；及一控制器，耦接於該記憶體，用以傳遞該記憶體之資料；及一處理器，位於該非揮發性記憶體模組外，且經由一傳輸介面耦接於該控制器，其中該控制器根據該處理器所使用的作業系統，將該記憶體中所儲存的至少一裝置驅動程式載入於該處理器，以及該處理器是利用該至少一裝置驅動程式對經由該控制器存取該記憶體之資料進行一錯誤校正碼(Error correction code)產生程序、一資料攪和(Data scrambling)程序、一資料修復程序、一由邏輯位址至實體位址之位址轉換程序及一耗損平均(Wear leveling)程序的一組合。
2. 如請求項1所述之非揮發性記憶體處理系統，其中該控制器另用來處理操作該記憶體之指令。
3. 如請求項1所述之非揮發性記憶體處理系統，其中該記憶體儲存一資料之複數個複製資料於該記憶體之複數個最低有效位元頁面(Least significant bit page，LSB page)。
4. 如請求項3所述之非揮發性記憶體處理系統，其中該控制器將該複數個複製資料載入於該處理器；及其中該處理器對該複數個複製資料進行一錯誤校正碼修復程序，並根據該複數個複製資料中不同數值之出現次數來決定該複數個複製資料之正確性。
5. 如請求項4所述之非揮發性記憶體處理系統，其中該處理器將該複數個複製資料中出現次數最多的數值當作該複數個複製資料之正確數值。
6. 一種非揮發性記憶體模組，包含：一記憶體；及一控制器，耦接於該記憶體，用以傳遞該記憶體之資料；其中在該非揮發性記憶體模組外的一處理器經由一傳輸介面耦接於該控制器，其中該控制器根據該處理器所使用的作業系統，將該記憶體中所儲存的至少一裝置驅動程式載入於該處理器，且該處理器是利用該至少一裝置驅動程式對該記憶體經由該控制器傳來之資料進行一錯誤校正碼產生程序、一資料攪和程序、一資料修復程序、一由邏輯位址至實體位址之位址轉換程序及一耗損平均程序的一組合。
7. 如請求項6所述之非揮發性記憶體模組，其中該控制器另用來處理操作該記憶體之指令。
8. 如請求項6所述之非揮發性記憶體模組，其中該記憶體儲存一資料之複數個複製資料於該記憶體之複數個最低有效位元頁面。
9. 如請求項8所述之非揮發性記憶體模組，其中該控制器係將該複數個複製資料載入於該處理器；及其中該處理器係對該複數個複製資料進行一錯誤校正碼修正程序，並根據該複數個複製資料中不同數值之出現次數來決定該複數個複製資料之正確性。
10. 如請求項9所述之非揮發性記憶體模組，其中該處理器係將該複數個複製資料中出現次數最多的數值當作該複數個複製資料之正確數值。
11. 一種非揮發性記憶體管理方法，其中一應用於該非揮發性記憶體管理方法的非揮發性記憶體模組包含一記憶體和一控制器，該非揮發性記憶體管理方法包含：透過一傳輸介面耦接在該非揮發性記憶體模組外的一處理器於該控制器；該控制器根據該處理器所使用的一作業系統，將該記憶體內所儲存之至少一個裝置驅動程式載入於該處理器；及該處理器利用該至少一個裝置驅動程式對該記憶體經由該控制 器傳來之資料進行一錯誤校正碼產生程序、一資料攪和程序、一資料修復程序、由邏輯位址至實體位址之一位址轉換程序及一耗損平均程序的一組合。
12. 如請求項11所述之非揮發性記憶體管理方法，另包含該控制器處理操作該記憶體之指令。
13. 如請求項11所述之非揮發性記憶體管理方法，另包含：該記憶體儲存一資料之複數個複製資料於該記憶體之複數個最低有效位元頁面。
14. 如請求項13所述之非揮發性記憶體管理方法，另包含：該控制器將該複數個複製資料載入於該處理器；該處理器對該複數個複製資料進行一錯誤校正碼修復程序；及該處理器根據該複數個複製資料中不同數值之出現次數來決定該複數個複製資料之正確性。
15. 如請求項14所述之非揮發性記憶體管理方法，其中該處理器根據該複數個複製資料中不同數值之出現次數來決定該複數個複製資料之正確性包含：該處理器將該複數個複製資料中出現次數最多的數值當作該複數個複製資料之正確數值。
16. 一種非揮發性記憶體管理方法，其中一應用於該非揮發性記憶體管理方法的非揮發性記憶體模組包含一記憶體和一控制器，該非揮發性記憶體管理方法包含：透過一傳輸介面耦接在該非揮發性記憶體模組外的一處理器於該控制器；該控制器根據該處理器所使用的一作業系統，將該記憶體內所儲存之至少一個裝置驅動程式載入於該處理器；及該處理器利用該至少一個裝置驅動程式對該記憶體經由該控制器傳來之資料進行一錯誤校正碼產生程序。
17. 如請求項16所述之非揮發性記憶體管理方法，另包含：該處理器對該資料進行一資料攪和程序、一資料修復程序、由邏輯位址至實體位址之一位址轉換程序及一耗損平均程序的一組合。