[go: up one dir, main page]

TWI463407B - 包含動態合併實體分割之資訊處置系統 - Google Patents

包含動態合併實體分割之資訊處置系統 Download PDF

Info

Publication number
TWI463407B
TWI463407B TW098121242A TW98121242A TWI463407B TW I463407 B TWI463407 B TW I463407B TW 098121242 A TW098121242 A TW 098121242A TW 98121242 A TW98121242 A TW 98121242A TW I463407 B TWI463407 B TW I463407B
Authority
TW
Taiwan
Prior art keywords
node
partition
hardware resource
hardware
hardware resources
Prior art date
Application number
TW098121242A
Other languages
English (en)
Other versions
TW201020927A (en
Inventor
Benjiman Lee Goodman
Milton Devon Ii Miller
Naresh Nayar
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW201020927A publication Critical patent/TW201020927A/zh
Application granted granted Critical
Publication of TWI463407B publication Critical patent/TWI463407B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)

Description

包含動態合併實體分割之資訊處置系統
本文中之揭示內容大體上係關於資訊處置系統，且更具體而言係關於使用多個處理器的資訊處置系統。
現代資訊處置系統(IHS)時常使用多個處理器來處置現今複雜且富有特徵之應用程式軟體的沉重工作負荷。當代IHS實際上可同時處置若干應用程式。
IHS可包含硬體資源，諸如，多個處理器或中央處理單元(CPU)、多個記憶體及多個I/O配接器。IHS可使用管理程序來分配此等CPU、記憶體及I/O硬體資源給多個不同邏輯分割(LPAR)。管理程序為硬體資源與邏輯分割之間的軟體抽象層。每一邏輯分割將執行或運轉可僅存取管理程序界定用於彼特定邏輯分割的資源之唯一作業系統。每一作業系統可執行多個軟體應用程式。以此方式，現代IHS可同時處置若干不同軟體應用程式之沉重工作負荷。
因此，在一實施例中，揭示一種用於操作資訊處置系統(IHS)之方法。該方法包含提供彼此在實體上經分割之第一節點及第二節點，該第一節點及該第二節點係處於一合併前狀態。該方法亦包含在該第一節點展現該合併前狀態時組態該第一節點以在一第一預定位址範圍中操作。該方法進一步包含在該第二節點展現該合併前狀態時組態該第二節點以在相對於該第一預定位址範圍不重疊的一第二預定位址範圍中操作。該方法又進一步包含回應於一合併命令而啟動該第一節點與該第二節點之間的一通信匯流排以合併該第一節點與該第二節點從而形成處於一合併後狀態的一合併之實體分割。該第一節點可經由該第二節點之該第二預定位址範圍而經由該通信匯流排與該第二節點通信。該第二節點可經由該第一節點之該第一預定位址範圍而經由該通信匯流排與該第一節點通信。
在另一實例中，揭示一種資訊處置系統(IHS)。該IHS包含彼此在實體上經分割之第一節點及第二節點，該第一節點及該第二節點係處於一合併前狀態，其中該第一節點在一第一預定位址範圍中操作且該第二節點在相對於該第一預定位址範圍不重疊之一第二預定位址範圍中操作。該IHS亦包含位於該第一節點與該第二節點之間的一通信匯流排，在該合併前狀態期間在邏輯上停用該通信匯流排，該通信匯流排回應於一合併命令而合併該第一節點與該第二節點從而形成處於一合併後狀態的一合併之實體分割，其中該第一節點可經由該第二節點之該第二預定位址範圍而經由該通信匯流排與該第二節點通信，且進一步其中該第二節點可經由該第一節點之該第一預定位址範圍而經由該通信匯流排與該第一節點通信。
附加圖式說明本發明之僅例示性實施例，且因此並不限制本發明之範疇，此係因為發明性概念自身適於其他同等有效之實施例。
圖1展示一包含資訊處理節點10及20之資訊處置系統(IHS)100。節點10及20彼此在實體上分離或在實體上經分割。圖1展示實體分割1內之節點10，且進一步展示實體分割2內之節點20。如以下更詳細描述，節點10及20包含諸如多個處理器或CPU、多個記憶體及多個I/O配接器的硬體資源。如以下更詳細描述，在使用者或其他實體判定之某一時間點處，實體分割1之節點10及實體分割2之節點20可併入至合併之分割中。在圖1之實施例中，實體分割1及2可合併以形成合併之分割。分割可包含多個節點。
實體分割1之節點10包含具有處理器或CPU 21A、22A、23A及24A之處理器群組20。內部連貫性匯流排CB1、CB2、CB3、CB4、CB5及CB6在處理器群組20內將CPU 21A、22A、23A及24A耦接在一起，以使此等CPU或處理器能夠彼此通信。CPU 21A、22A、23A及24A分別耦接至記憶體21B、22B、23B及24B。CPU 21A、22A、23A及24A亦分別耦接至I/O配接器21C、22C、23C及24C。I/O配接器中之一或多者(諸如，I/O配接器22C)耦接至非揮發性儲存器25及網路配接器30。網路配接器30使節點10能夠藉由線或以無線方式連接至網路及其他資訊處置系統。在一實施例中，設計者可以對稱多處理器(SMP)配置來組態處理器21A至24A，使得每一處理器或CPU可存取記憶體21B至24B中之任一者及I/O配接器21C至24C中的任一者。
非揮發性儲存器25可提供對諸如管理程序35、作業系統40及軟體應用程式(APPS)45之軟體的儲存。在實體分割1之節點10內，管理程序35提供一或多個邏輯分割(未圖示)與諸如CPU 21A至24A、記憶體21B至24B及I/O配接器21C至24C之硬體資源之間的硬體抽象層。相同或不同作業系統40可對每一邏輯分割進行操作。一或多個軟體應用程式(APPS)45在每一作業系統40上執行以提供待處理之工作負荷給節點10。
分割2之節點20包含具有處理器或CPU 51A、52A、53A及54A之處理器群組50。內部連貫性匯流排CB1'、CB2'、CB3'、CB4'、CB5'及CB6'在處理器群組50內將CPU 51A、52A、53A及54A耦接在一起，以使此等CPU或處理器能夠彼此通信。CPU 51A、52A、53A及54A分別耦接至記憶體51B、52B、53B及54B。CPU 51A、52A、53A及54A亦分別耦接至I/O配接器51C、52C、53C及54C。I/O配接器中之一或多者(諸如，I/O配接器52C)耦接至非揮發性儲存器55及網路配接器60。網路配接器60使節點20能夠藉由線或以無線方式連接至網路及其他資訊處置系統。在一實施例中，設計者可以對稱多處理器(SMP)配置來組態處理器51A至54A，使得每一處理器可存取記憶體51B至54B中之任一者及I/O配接器51C至54C中的任一者。
以類似於以上關於節點10所論述之非揮發性儲存器25的方式，節點20之非揮發性儲存器55可提供對諸如管理程序65、作業系統70及軟體應用程式(APPS)75之軟體的儲存。在實體分割2之節點20內，管理程序65提供一或多個邏輯分割(未圖示)與諸如CPU 51A至54A、記憶體51B至54B及I/O配接器51C至54C之硬體資源之間的硬體抽象層。相同或不同作業系統70可對每一邏輯分割進行操作。一或多個軟體應用程式(APPS)75在每一作業系統70上執行以提供待處理之工作負荷給節點20。
IHS 100亦包含一節點間連貫性匯流排80，亦即，耦接於分割1之節點10與分割2之節點20之間的通信匯流排。在合併實體分割1及2之前，系統100使連貫性匯流排80維持於停用狀態，使得分割1及分割2為有效之在實體上分離的分割。然而，如下更詳細描述，當IHS 100接收到合併實體分割1之節點10及實體分割2之節點20的指令或命令時，連貫性匯流排80改變至啟用狀態以合併該兩個實體分割。
IHS 100亦包含一硬體管理主控台(HMC)85，使用者可操作該硬體管理主控台(HMC)85以開始實體合併操作。HMC 85經由各別彈性服務處理器(FSP)90及95耦接至節點10及20。在一實施例中，使用者或其他實體可使用HMC 85以在並不首先使節點10及20斷電的情況下開始節點10及20的實體合併操作。換言之，IHS在並不顯著干擾在節點10及20內執行之應用程式及作業系統的情況下動態地執行此合併操作。
圖2展示IHS 100之在實體分割1及實體分割2之合併之前實體分割1及實體分割2的硬體資源及軟體層之表示。節點10及20以類似於圖1之方式包含諸如多個CPU、多個記憶體(MEM)及多個I/O配接器(I/O)的硬體資源。然而，歸因於空間限制，圖1並未用元件符號來標記此等硬體資源。IHS 100包含節點10之硬體資源與邏輯分割(LPAR)201及202之間的主控管理程序軟體層35。主控管理程序35包含硬體資源配置資料結構37，硬體資源配置資料結構37儲存指定節點10之特定硬體資源(CPU、記憶體及I/O)的資訊，IHS 100將該等特定硬體資源分配給實體分割1之邏輯分割201及202中的每一者。作業系統40-1與邏輯分割201通信，且作業系統40-2與邏輯分割202通信。邏輯分割201及202上之作業系統可為不同作業系統或相同作業系統的複本。多個應用程式(APPS)45-1可在作業系統40-1上執行，而多個應用程式(APPS)45-2在作業系統40-2上執行。
IHS 100亦包含節點20之硬體資源與邏輯分割(LPAR)211及212之間的從屬管理程序軟體層65。從屬管理程序65包含硬體資源配置資料結構67，硬體資源配置資料結構67儲存指定節點20之特定硬體資源(CPU、記憶體及I/O)的資訊，IHS 100將該等特定硬體資源分配給實體分割2之邏輯分割211及212中的每一者。作業系統70-1與邏輯分割211通信，且作業系統70-2與邏輯分割212通信。邏輯分割201及202上之作業系統可為不同作業系統或相同作業系統的複本。多個應用程式(APPS)75-1可在作業系統70-1上執行，而多個應用程式(APPS)75-2在作業系統70-2上執行。
合併前狀態指代合併實體分割1之節點10與實體分割2之節點20之前的IHS 100。合併後狀態指代合併實體分割1之節點10與實體分割2之節點20之後的IHS 100。在合併前狀態期間，IHS 100將連貫性匯流排80維持於停用模式，使得分割1之節點10與分割之節點20在實體上為分離的。換言之，節點10及節點20係作為獨立系統操作之有效不同的電腦系統，但該等獨立系統可包含連貫性匯流排80。
圖3展示一示範IHS 100在合併前狀態期間將不重疊之位址範圍指派給節點10之記憶體及節點20之記憶體的位址記憶體映射。換言之，在合併節點10與節點20之前，節點10及20之記憶體展現不重疊或不相交的位址範圍。更具體而言，節點10之記憶體21B、22B、23B及24B分別展現0GB至1GB、1GB至2GB、2GB至3GB及3GB至4GB的位址範圍。節點20之記憶體51B、52B、53B及54B分別展現4GB至5GB、5GB至6GB、6GB至7GB及7GB至8GB的位址範圍。或者如所陳述，全系統(system-wide)之每一記憶體在實體合併分割1之節點10與分割2之節點20之前展現專用位址範圍。為了避免記憶體衝突，IHS 100在合併節點10與20之後將IHS 100在合併節點10與20之前使用之此等相同專用記憶體範圍用於其各別記憶體。在實體分割合併之後，記憶體21B、22B、23B、24B、51B、52B、53B及54B中之每一者仍如其在合併之前所進行般展現其自己之唯一位址空間。FSP 90設定實體分割1中之CPU以自記憶體21B、22B、23B及24B啟動。FSP 95設定實體分割2中之CPU以自記憶體51B、52B、53B及54B啟動。
圖4為IHS 100'(亦即，合併實體分割1之節點10與實體分割2之節點20之後的IHS 100)之表示。圖4描繪所有節點硬體資源與多個邏輯分割201、202、211及212之間的經修改之主控管理程序35'。經修改之主控管理程序35'包含經組合之硬體資源資料結構37'，硬體資源資料結構37'不僅含有主控管理程序35之硬體資源資料結構37而且含有從屬管理程序65的硬體資源資料結構67。經修改之主控管理程序35'維持在實體合併之前存在的CPU、記憶體及I/O分配。換言之，如以下更詳細描述，經修改之主控管理程序35'將每一邏輯分割分配或指派給邏輯分割在實體合併之前使用的相同硬體資源。作業系統40-1、40-2、70-1及70-2並不知曉節點10及20的實體合併。同樣，應用程式(APPS)45-1、45-2、75-1及75-2並不知曉節點10及20的實體合併。
在合併實體分割1及實體分割2之過程中，IHS 100將兩個管理程序有效地合併成控制合併之實體分割之硬體資源的一控制管理程序35'。更具體而言，IHS 100將主控管理程序35及從屬管理程序70合併成一經增強或修改之主控管理程序35'，經增強或修改之主控管理程序35'控制IHS 100'之所得合併之分割400中之硬體資源的分配。換言之，經修改之主控管理程序35'現控制先前存在之節點10及20中之兩者之硬體資源至來自兩個節點之邏輯分割(亦即，邏輯分割201、202、211及212)的分配。
圖5展示IHS 100在合併分割1之節點10與分割2之節點20之前的簡化表示。在此合併前狀態下，節點10及20基本上作為獨立機器來運轉。連貫性匯流排80在實體合併之前展現停用狀態。換言之，在停用連貫性匯流排80之情況下，節點10及20彼此分離且作為分離機器操作。在實體合併節點10與20之前，主控管理程序35包含資料結構37，資料結構37含有指定特定硬體資源(CPU、記憶體及I/O)的資訊，IHS 100將該等特定硬體資源指派或分配給實體分割1之邏輯分割201及202中的每一者。然而，主控管理程序35並不知曉節點20及從屬管理程序65。資料結構37可呈查找表(以下表1)之形式，該查找表針對每一邏輯分割規定一邏輯分割、一或多個CPU、記憶體及I/O配接器。
圖5展示節點10之共同作為硬體資源505的硬體資源。在合併節點10與20之前，從屬管理程序65包含資料結構67，資料結構67含有指定特定硬體資源(CPU、記憶體及I/O)的資訊，IHS 100將該等特定硬體資源指派或分配給實體分割2之邏輯分割211及212中的每一者。從屬管理程序65並不知曉節點10及主控管理程序35。資料結構67可呈查找表(以下表2)之形式，該查找表針對每一邏輯分割規定實體分割2中的一或多個CPU、記憶體及I/O配接器。
圖6展示IHS 100在合併分割1之節點10與分割2之節點20之前的簡化表示。在此合併前狀態下，節點10及20本質上作為獨立機器來運轉。HMC 85經由彈性服務處理器(FSP)90耦接至節點10之硬體資源。HMC 85亦經由彈性服務處理器(FSP)95耦接至節點20之硬體資源。乙太網網路605可將HMC 85耦接至FSP 90及95。在一實施例中，FSP 90經由聯合測試行動小組(JTAG)介面610耦接至節點10的CPU。FSP 95經由JTAG介面615耦接至節點20的CPU。彈性服務處理器(FSP)90及95使用韌體層620及625來控制其各別操作。
FSP 90指導節點10在來自HMC 85之命令之後即執行啟動序列。啟動序列包含起始時鐘；初始化模式；組態硬體；載入管理程序；載入作業系統及起始指令執行。FSP 95同樣指導節點20執行一啟動序列。在一實施例中，該啟動序列包含設定分別與節點之記憶體(MEM)相關聯之記憶體控制器(MC)的位址範圍。圖6將記憶體控制器(MC)與其各別記憶體(MEM)展示為MEM/MC。參看圖1之節點，雖然未具體展示，但IHS 100可包含每一CPU與其CPU之記憶體之間的記憶體控制器。舉例而言，IHS 100可包含：CPU 21A與記憶體21B之間的記憶體控制器、CPU 22A與記憶體22B之間的記憶體控制器、CPU 23A與記憶體23B之間的記憶體控制器，及IHS 100之剩餘CPU及記憶體的記憶體控制器。
參看圖1及圖6兩者，FSP 90組態或指導節點10中之記憶體控制器以對圖3之位址映射針對節點10之CPU指示的位址範圍中之請求作出回應。舉例而言，用於與記憶體21B相關聯之CPU的記憶體控制器回應位址範圍0GB至1GB。用於與記憶體22B相關聯之CPU的記憶體控制器回應位址範圍1GB至2GB。用於與記憶體23B相關聯之CPU的記憶體控制器回應位址範圍2GB至3GB。用於與記憶體24B相關聯之CPU的記憶體控制器回應位址範圍3GB至4GB。
FSP 95組態或指導節點20中之記憶體控制器以對圖3之位址映射針對節點20之CPU指示的位址範圍中之請求作出回應。FSP 95組態節點20中之記憶體控制器，使得節點20之記憶體/記憶體控制器之位址範圍不與節點10之記憶體/記憶體控制器的位址範圍重疊。舉例而言，用於與記憶體51B相關聯之CPU的記憶體控制器回應位址範圍4GB至5GB。用於與記憶體52B相關聯之CPU的記憶體控制器回應位址範圍5GB至6GB。用於與記憶體53B相關聯之CPU的記憶體控制器回應位址範圍6GB至7GB。用於與記憶體54B相關聯之CPU的記憶體控制器回應位址範圍7GB至8GB。
圖7為描述IHS 100使用以合併一實體分割之一節點與另一實體分割之節點的方法之一實施例的流程圖。按照區塊700，使用者可藉由在HMC 85處輸入起始初始化命令而起始初始化作為多節點對稱多處理器(SMP)系統之IHS 100的過程。按照區塊705，HMC 85指派主要彈性服務處理器(FSP)給每一節點。每一實體分割使用各別FSP。在本實例中，HMC 85指派FSP 90給節點10，且指派FSP 95給節點20。
按照區塊710，FSP 90啟動節點10以初始化節點10之CPU從而形成展現展示於圖2中之組態的實體分割(PPAR)1。管理程序35載入並設定諸如邏輯分割201及邏輯分割202的多個邏輯分割(LPAR)。管理程序35回應於來自HMC 85之命令而指派硬體資源(CPU、MEM及I/O)給邏輯分割201及202。作業系統載入於邏輯分割201及邏輯分割202上。管理程序35內之資料結構37規定節點10之指派給每一邏輯分割201及202的特定硬體資源。管理程序35可建立比展示於圖2之實例中之邏輯分割多的邏輯分割。以此方式，IHS 100形成實體分割1。以類似方式，管理程序65回應於來自HMC 85之命令而指派硬體資源(CPU、MEM及I/O)給邏輯分割211及212。作業系統載入於邏輯分割211及邏輯分割212上。管理程序65內之資料結構67規定節點20之指派給每一邏輯分割211及212的特定硬體資源。管理程序65可建立比展示於圖2之實例中之邏輯分割多的邏輯分割。以此方式，IHS 100形成實體分割2。實體分割1及實體分割2形成之各別機器在分割合併之前作為分離之獨立機器操作。在分割合併之前，連貫性匯流排80保持於停用狀態，使得實體分割1及實體分割2在實體上有效地分離並斷開連接。按照區塊715，實體分割1及實體分割2分離地執行各別工作負荷。換言之，在分割合併之前，在每一分割不使用另一分割的硬體資源情況下，實體分割(PPAR)1執行一應用程式軟體工作負荷，且實體分割(PPAR)2執行另一應用程式軟體工作負荷。
按照決策區塊720，硬體管理主控台(HMC)監視合併實體分割1之節點10與實體分割2之節點20的請求或命令。HMC 85之使用者為何可請求兩個節點之合併的一原因為要將來自一節點之硬體資源新增至另一節點的邏輯分割。此可使邏輯分割能夠處置較大工作負荷。按照區塊715，若HMC 85並未接收到合併實體分割1與實體分割2之請求，則實體分割1及實體分割2繼續執行分離之工作負荷。然而，按照區塊725，若HMC 85接收到合併實體分割1與實體分割2之請求，則主控管理程序35經由連貫性匯流排80將實體分割1之節點10及實體分割2之節點20動態地熱插或熱連接在一起。回應於合併之請求，IHS 100啟用之前停用之連貫性匯流排80。此在先前分離之節點10與20之間建立連貫性匯流排連接。連貫性匯流排為所有匯流排主控器探聽所有其他匯流排主控器之請求使得資料在SMP電腦中之記憶體的多個快取記憶體之間以連貫性樣式經修改的一匯流排。如上文所論述，管理程序35為主控管理程序，且管理程序65為從屬管理程序。以上動作在節點10與節點20之間有效地連接連貫性匯流排80。節點10及20兩者現可觀察到連貫性匯流排80上的異動。然而，主控管理程序35及從屬管理程序65兩者仍為作用中的。以下論述之圖8之流程圖提供關於經由連貫性匯流排80將節點20熱插至節點10中之一方法的更多細節。節點10可經由現經啟用之連貫性匯流排80觀察節點20之記憶體異動。同樣，節點20可經由連貫性匯流排80觀察節點10的記憶體異動。當一節點觀察到其他節點之記憶體異動時，無衝突發生，此係因為節點10及節點20各自使用如在圖3中可見之各別不重疊記憶體區域。
按照區塊730，節點10之主控管理程序35及節點20之從屬管理程序65繼續在其自己之各別不重疊位址空間中執行或運轉。如在圖3之合併前位址映射中所示，主控管理程序35在節點10之位址空間中(例如，在一實施例中，在記憶體21B的最先256KB中)執行。按照區塊735，主控管理程序35經由節點10之該等記憶體中之一者(諸如，記憶體21B)中的預定絕對位址位置處之通信區域310而開始與從屬管理程序65的通信。舉例而言，通信區域300可佔用記憶體21B之接下來的256KB。在此點上，HMC 85仍可與主控管理程序35及從屬管理程序65兩者通信。HMC 85可詢問主控管理程序35以判定區域310之位址範圍，且接著將彼位址範圍傳達至從屬管理程序65。以此方式，節點10之主控管理程序35及節點20的從屬管理程序65皆知曉通信區域310的位置。
按照區塊740，主控管理程序35經由通信區域310詢問從屬管理程序65以存取並擷取節點2之硬體資源分配資料結構67的陰影複本(shadow copy)。從屬管理程序65經由連貫性匯流排80將硬體資源資料結構67之陰影複本傳輸回給主控管理程序35。按照區塊745，在接收到硬體資源資料結構67之陰影複本之後，主控管理程序35重建其自己之資料結構，以不僅包含節點10之現有硬體資源分配資料結構37而且包含來自節點20之硬體資源分配資料結構67。所得經修改之主控管理程序35'包含節點10之硬體資源資料結構及節點20的硬體資源資料結構。
按照區塊750，從屬管理程序65與其彈性服務處理器(FSP)通信以終止與HMC 85的通信。經修改之主控管理程序35'使用通信區域310與從屬管理程序65通信，從而完成合併。作為完成合併之部分，按照區塊755，從屬管理程序65使與其相關聯之CPU(亦即，CPU 51A、52A、53A及54A)暫時停頓(quiesce)。又按照區塊755，從屬管理程序65將之前與分割2之節點20相關聯之硬體資源的所有權交遞給分割1之節點10的主控管理程序35。在合併完成的情況下，按照區塊760，經修改之主控管理程序35'向HMC 85傳達實體分割1之節點10與實體分割2之節點20的合併完成。分割合併於結束區塊765處結束。與節點10相關聯之應用程式及之前與節點20相關聯之應用程式在分割合併之後繼續在其各別作業系統上執行。除從屬管理程序65不再有效地存在且主控管理程序35變為經修改之主控管理程序35'外，合併之記憶體空間繼續似圖3之記憶體映射一般。
在此特定實例中，在合併之前，如圖2中所示，實體分割1在節點10中包含4個CPU、4個記憶體(MEM)及4個I/O配接器。主控管理程序35控制彼等CPU、記憶體及I/O硬體資源。在合併之前，如圖2中所示，實體分割2在節點20中包含4個CPU、4個記憶體(MEM)及4個I/O配接器。從屬管理程序65控制彼等CPU、記憶體及I/O硬體資源。然而，在實體分割合併之後，如圖4中所示，IHS 100'形成一合併之實體分割400，在該合併之實體分割400中，經修改之主控管理程序35'控制所有8個CPU、記憶體及I/O硬體資源的分配。經修改之主控管理程序35'可將最初來自節點10及20之此等硬體資源中的任一者分配給諸如邏輯分割201、202、211及212之邏輯分割以及其他邏輯分割中的任一者。
圖8為展示熱插或熱新增操作之步驟的高階流程圖，其中IHS 100在HMC 85之指導下經由連貫性匯流排80將節點20熱插或熱新增至節點10。熱插操作起始於區塊800。按照區塊805，硬體管理主控台(HMC)85處之使用者經由諸如FSP 90之彈性服務處理器(FSP)發送一啟動連貫性匯流排的命令至連貫性匯流排80。按照區塊810，FSP 90對連貫性匯流排80執行連續性測試。若連貫性匯流排80未通過連續性測試，則熱插操作終止。若連貫性匯流排80通過連續性測試，則熱插操作繼續。回應於通過連續性測試，按照區塊815，FSP 90使連貫性匯流排80停頓。按照區塊820，FSP 90接著等待並允許完成未決之節點10及20的操作。按照區塊825，在未決操作完成時，FSP 90並不使連貫性匯流排80停頓。熱插操作於結束區塊830處結束。
如在圖7之流程圖中可見，IHS 100可在合併前狀態或合併後狀態下操作。在合併前狀態下，實體分割1之節點10與實體分割2之節點20在實體上分離，其中每一節點執行不同之應用程式軟體工作負荷。即使實體分割1之節點10與實體分割2之節點20為分離或未經合併的，每一節點仍可使用與另一節點之位址範圍不重疊的各別記憶體位址範圍。以此方式，節點10及20為合併操作做好準備，即使在決策區塊720使用者從未請求合併操作。然而，HMC 85處之使用者應請求節點10與節點20的合併，IHS 100啟用連貫性匯流排80連接節點10與節點20。每一節點繼續使用其與另一節點之位址範圍不重疊的各別預定位址範圍。IHS 100'可因此避免在合併後狀態下的定址衝突。在一實施例中，第一分割與第二分割之合併為動態的，此係因為使用者不需要將兩個分割斷電來進行合併操作。使用者替代地可使用HMC 85來發送一啟用命令，該命令在邏輯上啟用連貫性匯流排80以熱插或熱連接分割1之節點10與分割2的節點20，從而形成合併之實體分割。只要來自合併之分割400中之節點10或節點20的硬體資源可用，合併之分割400的經修改之主控管理程序35'便允許邏輯分割存取彼等硬體資源。
雖然圖1展示IHS 100之一種形式，但IHS 100可採用諸如桌上型電腦、伺服器、攜帶型電腦、膝上型電腦、筆記型電腦或其他形狀因數電腦或資料處理系統之許多形式。IHS 100亦可採用其他形狀因數，諸如遊戲裝置、個人數位助理(PDA)、攜帶型電話裝置、通信裝置或包含處理器及記憶體的其他裝置。
本文中所使用之術語僅出於描述特定實施例之目的，且並非意欲限制本發明。如本文中所使用，除非上下文清楚地另外指示，否則單數形式「一」及「該」亦意欲包含複數形式。應進一步理解，術語「包括」及/或「包含」在用於本說明書中時規定所陳述特徵、整數、步驟、操作、元件及/或組件之存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組的存在或增添。
以下申請專利範圍中之所有構件或步驟附加功能元件之相應結構、材料、動作及等效物意欲包含任何用於結合如具體所主張之其他所主張元件執行功能的結構、材料或動作。出於說明及描述之目的已呈現了本發明之描述，但該描述並不意欲為詳盡的或限於所揭示形式的本發明。在不脫離本發明之精神及範疇之情況下，許多修改及變化對於一般熟習此項技術者將顯而易見。選擇並描述了實施例以便最佳地解釋本發明之原理及實務應用，且使其他一般熟習此項技術者能夠針對具有適合於所涵蓋之特定用途的各種修改之各種實施例來理解本發明。
1．．．實體分割
2．．．實體分割
10．．．資訊處理節點
20．．．資訊處理節點/處理器群組
21A．．．處理器/CPU
21B．．．記憶體
21C．．．I/O配接器
22A．．．處理器/CPU
22B．．．記憶體
22C．．．I/O配接器
23A．．．處理器/CPU
23B．．．記憶體
23C．．．I/O配接器
24A．．．處理器/CPU
24B．．．記憶體
24C．．．I/O配接器
25．．．非揮發性儲存器
30．．．網路配接器
35．．．主控管理程序
35'．．．經修改之主控管理程序
37．．．硬體資源分配資料結構
37'．．．經組合之硬體資源資料結構
40．．．作業系統
40-1．．．作業系統
40-2．．．作業系統
45．．．軟體應用程式(APPS)
45-1．．．應用程式(APPS)
45-2．．．應用程式(APPS)
50．．．處理器群組
51A．．．處理器/CPU
51B．．．記憶體
51C．．．I/O配接器
52A．．．處理器/CPU
52B．．．記憶體
52C．．．I/O配接器
53A．．．處理器/CPU
53B．．．記憶體
53C．．．I/O配接器
54A．．．處理器/CPU
54B．．．記憶體
54C．．．I/O配接器
55．．．非揮發性儲存器
60．．．網路配接器
65．．．從屬管理程序
67．．．硬體資源分配資料結構
70．．．作業系統
70-1．．．作業系統
70-2．．．作業系統
75．．．軟體應用程式(APPS)
75-1．．．應用程式(APPS)
75-2．．．應用程式(APPS)
80．．．節點間連貫性匯流排
85．．．硬體管理主控台(HMC)
90．．．彈性服務處理器(FSP)
95．．．彈性服務處理器(FSP)
100．．．資訊處理系統(IHS)
100'．．．資訊處理系統(IHS)
201．．．邏輯分割(LPAR)
202．．．邏輯分割(LPAR)
211．．．邏輯分割(LPAR)
212．．．邏輯分割(LPAR)
310．．．通信區域
400．．．合併之實體分割
505．．．硬體資源
510．．．硬體資源
605．．．乙太網網路
610．．．聯合測試行動小組(JTAG)介面
615．．．聯合測試行動小組(JTAG)介面
620．．．韌體層
625．．．韌體層
CB1．．．內部連貫性匯流排
CB1'．．．內部連貫性匯流排
CB2．．．內部連貫性匯流排
CB2'．．．內部連貫性匯流排
CB3．．．內部連貫性匯流排
CB3'．．．內部連貫性匯流排
CB4．．．內部連貫性匯流排
CB4'．．．內部連貫性匯流排
CB5．．．內部連貫性匯流排
CB5'．．．內部連貫性匯流排
CB6．．．內部連貫性匯流排
CB6'．．．內部連貫性匯流排
圖1展示處於合併前狀態之所揭示多節點對稱多處理器(SMP)資訊處置系統(IHS)的方塊圖。
圖2為圖1之處於合併前狀態之IHS之軟體層的表示。
圖3為處於合併前狀態及合併後狀態兩者之所揭示IHS的記憶體映射。
圖4為圖1之處於合併後狀態之IHS之軟體層的表示。
圖5為處於合併前狀態之IHS之簡化表示，其中資料處理節點藉由各別管理程序在分離分割中作為獨立機器而操作。
圖6展示具有彈性服務處理器及硬體管理主控台之所揭示IHS。
圖7為描繪所揭示IHS使用以動態合併實體分割之方法的一實施例之流程圖。
圖8為圖7之流程圖之熱新增或熱插部分的流程圖。
1．．．實體分割
2．．．實體分割
10．．．資訊處理節點
20．．．資訊處理節點/處理器群組
21A．．．處理器/CPU
21B．．．記憶體
21C．．．I/O配接器
22A．．．處理器/CPU
22B．．．記憶體
22C．．．I/O配接器
23A．．．處理器/CPU
23B．．．記憶體
23C．．．I/O配接器
24A．．．處理器/CPU
24B．．．記憶體
24C．．．I/O配接器
25．．．非揮發性儲存器
30．．．網路配接器
35．．．主控管理程序
40．．．作業系統
45．．．軟體應用程式(APPS)
50．．．處理器群組
51A．．．處理器/CPU
51B．．．記憶體
51C．．．I/O配接器
52A．．．處理器/CPU
52B．．．記憶體
52C．．．I/O配接器
53A．．．處理器/CPU
53B．．．記憶體
53C．．．I/O配接器
54A．．．處理器/CPU
54B．．．記憶體
54C．．．I/O配接器
55．．．非揮發性儲存器
60．．．網路配接器
65．．．從屬管理程序
70．．．作業系統
75．．．軟體應用程式(APPS)
80．．．節點間連貫性匯流排
85．．．硬體管理主控台(HMC)
90．．．彈性服務處理器(FSP)
95．．．彈性服務處理器(FSP)
100．．．資訊處理系統(IHS)
CB1．．．內部連貫性匯流排
CB1'．．．內部連貫性匯流排
CB2．．．內部連貫性匯流排
CB2'．．．內部連貫性匯流排
CB3．．．內部連貫性匯流排
CB3'．．．內部連貫性匯流排
CB4．．．內部連貫性匯流排
CB4'．．．內部連貫性匯流排
CB5．．．內部連貫性匯流排
CB5'．．．內部連貫性匯流排
CB6．．．內部連貫性匯流排
CB6'．．．內部連貫性匯流排

Claims (9)

  1. 一種用於操作一資訊處理系統(IHS)之方法，其包括：提供彼此在實體上經分割之第一節點及第二節點，該第一節點及該第二節點係處於一合併前狀態；在該第一節點展現該合併前狀態時組態該第一節點以在一第一預定位址範圍內操作；在該第二節點展現該合併前狀態時組態該第二節點以在相對於該第一預定位址範圍不重疊的一第二預定位址範圍內操作；及回應於一合併命令而啟動該第一節點與該第二節點之間的一通信匯流排以合併該第一節點與該第二節點，從而形成處於一合併後狀態的一合併之實體分割，其中該第一節點經由該第二節點之該第二預定位址範圍而經由該通信匯流排與該第二節點通信，且進一步其中該第二節點可經由該第一節點之該第一預定位址範圍而經由該通信匯流排與該第一節點通信；其中該第一節點包含第一硬體資源及一第一邏輯分割，其中該第二節點包含第二硬體資源及一第二邏輯分割，該等第一硬體資源及該等第二硬體資源係在該合併之實體分割內，其中該等第一硬體資源包含一第一記憶體，該方法進一步包括組態該第一記憶體以在該第一預定位址範圍內操作；其中該等第二硬體資源包含一第二記憶體，該方法進一步包括組態該第二記憶體以在相對於該第一預定位址 範圍不重疊之該第二預定位址範圍內操作；在該合併前狀態期間組態該第一節點上之一主控管理程序及該第二節點上的一從屬管理程序；將該第一節點之第一硬體資源資料結構儲存於該主控管理程序中，且將該第二節點之第二硬體資源資料結構儲存於該從屬管理程序中；藉由該第二節點傳輸該等第二硬體資源資料結構至該第一節點；及組態一經修改之主控管理程序以包含該等第一硬體資源資料結構及該等第二硬體資源資料結構。
  2. 如請求項1之方法，其中該第一節點包含第一硬體資源及一第一邏輯分割，其中該第二節點包含第二硬體資源及一第二邏輯分割，該等第一硬體資源及該等第二硬體資源係在該合併之實體分割內，該方法進一步包括藉由該第一邏輯分割存取該合併之分割中的該等第二硬體資源。
  3. 如請求項2之方法，其進一步包括藉由該第二邏輯分割存取該合併之分割中的該等第一硬體資源。
  4. 如請求項1之方法，其進一步包括在該合併後狀態下停用該從屬管理程序。
  5. 如請求項1之方法，其中該等第一硬體資源包含複數個CPU、複數個記憶體及複數個I/O配接器，其中該等第二硬體資源包含複數個CPU、複數個記憶體及複數個I/O配接器，該方法進一步包括在該合併後狀態期間藉由該等 第一硬體資源中之該複數個CPU中的一者存取該等第二硬體資源中的一者。
  6. 一種資訊處置系統(IHS)，其包括：彼此在實體上經分割之第一節點及第二節點，該第一節點及該第二節點係處於一合併前狀態，其中該第一節點在一第一預定位址範圍內操作且該第二節點在相對於該第一預定位址範圍不重疊之一第二預定位址範圍內操作；及一通信匯流排，其位於該第一節點與該第二節點之間，在該合併前狀態期間在邏輯上停用該通信匯流排，該通信匯流排回應於一合併命令而合併該第一節點與該第二節點以形成處於一合併後狀態的一合併之實體分割，其中該第一節點可經由該第二節點之該第二預定位址範圍而經由該通信匯流排與該第二節點通信，且進一步其中該第二節點經由該第一節點之該第一預定位址範圍而經由該通信匯流排與該第一節點通信；其中該第一節點包含第一硬體資源及一第一邏輯分割，其中該第二節點包含第二硬體資源及一第二邏輯分割，該等第一硬體資源及該等第二硬體資源係在該合併之實體分割內，使得該第一邏輯分割可存取該合併之分割中的該等第二硬體資源；其中該等第一硬體資源包含經組態以在該第一預定位址範圍內操作的一第一記憶體；其中該等第二硬體資源包含經組態以在相對於該第一 預定位址範圍不重疊之該第二預定位址範圍內操作的一第二記憶體；其中該第一節點在該合併前狀態期間包含一主控管理程序，且該第二節點在該合併前狀態期間包含一從屬管理程序；其中該主控管理程序包含該第一節點之第一硬體資源資料結構，且該從屬管理程序包含該第二節點的第二硬體資源資料結構；其中該第二節點經組態以傳輸該等第二硬體資源資料結構至該第一節點；及該系統進一步包括一經修改之主控管理程序，該經修改之主控管理程序包含該等第一硬體資源資料結構及該等第二硬體資源資料結構。
  7. 如請求項6之IHS，其中該第一節點包含第一硬體資源及一第一邏輯分割，其中該第二節點包含第二硬體資源及一第二邏輯分割，該等第一硬體資源及該等第二硬體資源係在該合併之實體分割內，使得該第二邏輯分割可存取該合併之分割中的該等第一硬體資源。
  8. 如請求項6之IHS，其中該經修改之主控管理程序經組態以在該合併後狀態下停用該從屬管理程序。
  9. 如請求項6之IHS，其中該等第一硬體資源包含複數個CPU、複數個記憶體及複數個I/O配接器，其中該等第二硬體資源包含複數個CPU、複數個記憶體及複數個I/O配接器，其中該等第一硬體資源中之該複數個CPU中的一 者在該合併後狀態期間存取該等第二硬體資源中的一者。
TW098121242A 2008-06-27 2009-06-24 包含動態合併實體分割之資訊處置系統 TWI463407B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/163,206 US7743375B2 (en) 2008-06-27 2008-06-27 Information handling system including dynamically merged physical partitions

Publications (2)

Publication Number Publication Date
TW201020927A TW201020927A (en) 2010-06-01
TWI463407B true TWI463407B (zh) 2014-12-01

Family

ID=40508080

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098121242A TWI463407B (zh) 2008-06-27 2009-06-24 包含動態合併實體分割之資訊處置系統

Country Status (5)

Country Link
US (1) US7743375B2 (zh)
EP (1) EP2138935B1 (zh)
JP (1) JP4550136B2 (zh)
CN (1) CN101615137B (zh)
TW (1) TWI463407B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2302524B1 (en) * 2008-06-02 2019-01-23 Fujitsu Limited Data processing system, data processing method, and data processing program
US8732716B2 (en) * 2008-09-30 2014-05-20 International Business Machines Corporation Virtualization across physical partitions of a multi-core processor (MCP)
US8301746B2 (en) * 2010-01-26 2012-10-30 International Business Machines Corporation Method and system for abstracting non-functional requirements based deployment of virtual machines
JPWO2011138833A1 (ja) * 2010-05-07 2013-07-22 富士通株式会社 情報処理システムのハードウェア制御方法及び情報処理システム
US8539484B1 (en) * 2010-05-26 2013-09-17 HotLink Corporation Multi-platform computer system management for virtualized environments
TWI423039B (zh) * 2010-07-23 2014-01-11 Quanta Comp Inc 伺服器系統與其操作方法
US8713228B2 (en) * 2011-02-26 2014-04-29 International Business Machines Corporation Shared system to operationally connect logic nodes
US8597032B2 (en) 2011-02-26 2013-12-03 International Business Machines Corporation Electronic assemblies mating system
US8589608B2 (en) * 2011-02-26 2013-11-19 International Business Machines Corporation Logic node connection system
US8738828B2 (en) * 2011-02-26 2014-05-27 International Business Machines Corporation System to operationally connect logic nodes
US8819190B2 (en) * 2011-03-24 2014-08-26 International Business Machines Corporation Management of file images in a virtual environment
CN102279713B (zh) * 2011-08-24 2014-05-14 浪潮电子信息产业股份有限公司 一种物理多分区计算机体系结构的分区逻辑控制方法
US9436488B2 (en) 2012-03-27 2016-09-06 Fujitsu Limited Program redundancy among virtual machines and global management information and local resource information arrangement
CN102750178B (zh) * 2012-06-08 2015-04-29 华为技术有限公司 通信设备硬件资源的虚拟化管理方法及相关装置
US9904721B1 (en) * 2013-01-25 2018-02-27 Gravic, Inc. Source-side merging of distributed transactions prior to replication
US9460049B2 (en) * 2013-07-18 2016-10-04 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Dynamic formation of symmetric multi-processor (SMP) domains
US9639478B2 (en) * 2014-01-17 2017-05-02 International Business Machines Corporation Controlling direct memory access page mappings
CN105900066B (zh) * 2014-02-17 2018-05-11 株式会社日立制作所 计算机以及基于管理程序的资源调度方法
US9501222B2 (en) 2014-05-09 2016-11-22 Micron Technology, Inc. Protection zones in virtualized physical addresses for reconfigurable memory systems using a memory abstraction
JP6351387B2 (ja) * 2014-06-05 2018-07-04 株式会社三菱Ｕｆｊ銀行 情報処理装置、プログラムおよび記録媒体
KR20160105636A (ko) * 2015-02-27 2016-09-07 한국전자통신연구원 멀티 노드 시스템의 서버 가상화 방법 및 그 장치
US9569267B2 (en) 2015-03-16 2017-02-14 Intel Corporation Hardware-based inter-device resource sharing
US9578054B1 (en) 2015-08-31 2017-02-21 Newman H-R Computer Design, LLC Hacking-resistant computer design
US9928112B2 (en) 2015-11-24 2018-03-27 International Business Machines Corporation Configuration of floating node boundaries
US10503562B2 (en) * 2015-12-17 2019-12-10 Ab Initio Technology Llc Processing data using dynamic partitioning
US10241688B2 (en) * 2017-03-09 2019-03-26 International Business Machines Corporation I/O amplification for determining to increase workload
WO2018217190A1 (en) * 2017-05-23 2018-11-29 Hitachi, Ltd. System and method to reduce network traffic and load of host servers
US10540286B2 (en) 2018-04-30 2020-01-21 Hewlett Packard Enterprise Development Lp Systems and methods for dynamically modifying coherence domains
TWI841882B (zh) 2021-11-25 2024-05-11 緯穎科技服務股份有限公司 系統開機方法及其相關電腦系統

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5931938A (en) * 1996-12-12 1999-08-03 Sun Microsystems, Inc. Multiprocessor computer having configurable hardware system domains
TW200400468A (en) * 2002-04-25 2004-01-01 Ibm Handling multiple operating system capabilities in a logical partition data processing system
TW200532563A (en) * 2003-10-02 2005-10-01 Ibm Cache optimized logical partitioning of a symmetric multi-processor data processing system
US20060010450A1 (en) * 2004-07-08 2006-01-12 Culter Bradley G System and method for soft partitioning a computer system
US20070124274A1 (en) * 2005-11-30 2007-05-31 International Business Machines Corporation Apparatus and method for autonomic adjustment of resources in a logical partition to improve partitioned query performance

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2100540A1 (en) 1992-10-19 1994-04-20 Jonel George System and method for performing resource reconfiguration in a computer system
US5574914A (en) 1993-01-04 1996-11-12 Unisys Corporation Method and apparatus for performing system resource partitioning
US5692121A (en) 1995-04-14 1997-11-25 International Business Machines Corporation Recovery unit for mirrored processors
JP3849951B2 (ja) 1997-02-27 2006-11-22 株式会社日立製作所 主記憶共有型マルチプロセッサ
US6260068B1 (en) 1998-06-10 2001-07-10 Compaq Computer Corporation Method and apparatus for migrating resources in a multi-processor computer system
US6314501B1 (en) 1998-07-23 2001-11-06 Unisys Corporation Computer system and method for operating multiple operating systems in different partitions of the computer system and for allowing the different partitions to communicate with one another through shared memory
JP3976432B2 (ja) 1998-12-09 2007-09-19 エヌイーシーコンピュータテクノ株式会社 データ処理装置およびデータ処理方法
JP4034460B2 (ja) 1999-02-15 2008-01-16 富士通株式会社 並列計算機の分割・結合システムおよび記録媒体
US6185666B1 (en) * 1999-09-11 2001-02-06 Powerquest Corporation Merging computer partitions
US6543002B1 (en) 1999-11-04 2003-04-01 International Business Machines Corporation Recovery from hang condition in a microprocessor
JP3661531B2 (ja) 1999-11-24 2005-06-15 日本電気株式会社 マルチプロセッサシステム及びそのアドレス解決方法
US6883065B1 (en) 2001-11-15 2005-04-19 Xiotech Corporation System and method for a redundant communication channel via storage area network back-end
US6910108B2 (en) * 2002-01-09 2005-06-21 International Business Machines Corporation Hardware support for partitioning a multiprocessor system to allow distinct operating systems
US7051180B2 (en) 2002-01-09 2006-05-23 International Business Machines Corporation Masterless building block binding to partitions using identifiers and indicators
JP4256693B2 (ja) * 2003-02-18 2009-04-22 株式会社日立製作所 計算機システム、ｉ／ｏデバイス及びｉ／ｏデバイスの仮想共有方法
US8578130B2 (en) 2003-03-10 2013-11-05 International Business Machines Corporation Partitioning of node into more than one partition
US7219343B2 (en) * 2003-04-10 2007-05-15 International Business Machines Corporation Firmware update mechanism in a multi-node data processing system
US6990545B2 (en) 2003-04-28 2006-01-24 International Business Machines Corporation Non-disruptive, dynamic hot-plug and hot-remove of server nodes in an SMP
US7194581B2 (en) 2003-06-03 2007-03-20 Intel Corporation Memory channel with hot add/remove
US7469321B2 (en) 2003-06-25 2008-12-23 International Business Machines Corporation Software process migration between coherency regions without cache purges
US7379983B2 (en) 2003-06-25 2008-05-27 International Business Machines Corporation Merging scalable nodes into single-partition merged system using service processors of nodes
US7178015B2 (en) 2004-01-12 2007-02-13 Hewlett-Packard Development Company, L.P. Security measures in a partitionable computing system
US7167970B2 (en) 2004-05-24 2007-01-23 Sun Microsystems, Inc. Translating loads for accelerating virtualized partition
US7979862B2 (en) * 2004-12-21 2011-07-12 Hewlett-Packard Development Company, L.P. System and method for replacing an inoperable master workload management process
US7453816B2 (en) 2005-02-09 2008-11-18 International Business Machines Corporation Method and apparatus for automatic recovery from a failed node concurrent maintenance operation
US7467325B2 (en) 2005-02-10 2008-12-16 International Business Machines Corporation Processor instruction retry recovery
US20070143315A1 (en) 2005-12-21 2007-06-21 Alan Stone Inter-partition communication in a virtualization environment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5931938A (en) * 1996-12-12 1999-08-03 Sun Microsystems, Inc. Multiprocessor computer having configurable hardware system domains
TW200400468A (en) * 2002-04-25 2004-01-01 Ibm Handling multiple operating system capabilities in a logical partition data processing system
TWI241525B (en) * 2002-04-25 2005-10-11 Ibm Handling multiple operating system capabilities in a logical partition data processing system
TW200532563A (en) * 2003-10-02 2005-10-01 Ibm Cache optimized logical partitioning of a symmetric multi-processor data processing system
US20060010450A1 (en) * 2004-07-08 2006-01-12 Culter Bradley G System and method for soft partitioning a computer system
US20070124274A1 (en) * 2005-11-30 2007-05-31 International Business Machines Corporation Apparatus and method for autonomic adjustment of resources in a logical partition to improve partitioned query performance

Also Published As

Publication number Publication date
JP2010009567A (ja) 2010-01-14
EP2138935B1 (en) 2012-12-19
US20090327643A1 (en) 2009-12-31
TW201020927A (en) 2010-06-01
CN101615137A (zh) 2009-12-30
CN101615137B (zh) 2013-01-02
US7743375B2 (en) 2010-06-22
JP4550136B2 (ja) 2010-09-22
EP2138935A1 (en) 2009-12-30

Similar Documents

Publication Publication Date Title
TWI463407B (zh) 包含動態合併實體分割之資訊處置系統
TWI417790B (zh) 異質架構中之邏輯分割以及虛擬化
CN107528801B (zh) 从架顶式交换机提供超融合基础架构裸机系统
US11467776B1 (en) System supporting virtualization of SR-IOV capable devices
JP4295783B2 (ja) 計算機、仮想デバイスの制御方法
JP5541117B2 (ja) 仮想マシン移行システム、仮想マシン移行プログラム、及び仮想マシン移行方法
CN101385009B (zh) 从源物理适配器向目的物理适配器迁移虚拟适配器的方法、装置和计算机可用程序代码
JP6355114B2 (ja) リソース処理方法、オペレーティング・システム、およびデバイス
JP5305848B2 (ja) データ処理システム内で入出力（ｉ／ｏ）仮想化を管理するための方法およびデータ処理システムならびにコンピュータ・プログラム
US8458413B2 (en) Supporting virtual input/output (I/O) server (VIOS) active memory sharing in a cluster environment
US8239524B2 (en) Techniques for dynamically assigning jobs to processors in a cluster based on processor workload
US9384042B2 (en) Techniques for dynamically assigning jobs to processors in a cluster based on inter-thread communications
US10289564B2 (en) Computer and memory region management method
CN109983440B (zh) 数据处理
JP2016541072A5 (zh)
CN113515483B (zh) 一种数据传输方法及装置
US20100153542A1 (en) Techniques for dynamically assigning jobs to processors in a cluster based on broadcast information
US20100100892A1 (en) Managing hosted virtualized operating system environments
CN102725746B (zh) 对分布式计算机系统中内存的管理方法和装置
US11593170B2 (en) Flexible reverse ballooning for nested virtual machines
KR20160105636A (ko) 멀티 노드 시스템의 서버 가상화 방법 및 그 장치
CN114281516B (zh) 一种基于numa属性的资源分配方法及装置
WO2016106756A1 (zh) 一种容灾方法、系统和装置
US20200348873A1 (en) Virtual Machine Migration System
JP4272368B2 (ja) データ処理システムの複数の拡張スロットにメモリを割り振る方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees