[go: up one dir, main page]

TWI462301B - 製造薄膜電晶體的方法 - Google Patents

製造薄膜電晶體的方法 Download PDF

Info

Publication number
TWI462301B
TWI462301B TW098137379A TW98137379A TWI462301B TW I462301 B TWI462301 B TW I462301B TW 098137379 A TW098137379 A TW 098137379A TW 98137379 A TW98137379 A TW 98137379A TW I462301 B TWI462301 B TW I462301B
Authority
TW
Taiwan
Prior art keywords
layer
gate
semiconductor layer
substrate
forming
Prior art date
Application number
TW098137379A
Other languages
English (en)
Other versions
TW201027755A (en
Inventor
Ji-Su Ahn
Sung-Chul Kim
Beong-Ju Kim
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW201027755A publication Critical patent/TW201027755A/zh
Application granted granted Critical
Publication of TWI462301B publication Critical patent/TWI462301B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)

Description

製造薄膜電晶體的方法
非限制性的範例具體實施例是關於薄膜電晶體(「TFT」)、其製造方法以及包含其之有機發光二極體(「OLED」)顯示裝置。更特別地，非限制性的範例具體實施例是關於TFT，其可以預防所產生的焦耳加熱在傳統結晶程序期間產生電弧。
使用在結晶程序期間的退火方法一般包含使用熱處理爐的爐退火方法、使用輻射熱(舉例來說，鹵素燈等等)的快速熱退火(RTA)方法、使用雷射的雷射退火方法、使用焦耳加熱的退火方法等等。在可得的退火方法中，基於所考量的材料的特徵和程序而決定用於結晶程序的適合的退火方法。一些選擇適合的退火方法之考慮因素為：退火溫度的範圍、退火溫度的均勻度、加熱速率、冷卻速率、購買價格以及維修成本。然而，當需要僅在材料的局部區域高溫退火或高速率退火時，退火方法的選擇變得非常窄。
雖然雷射退火可以快速地退火材料的表面，因為熱處理的可應用性是藉由雷射的波長和需要熱處理的該類材料所決定，雷射退火方法僅具有經限制的可應用性。特別地，當掃描線性雷射射束重疊來退火大型尺寸的裝置，則雷射射束強度和雷射射束的輻射程度可能會出現不均勻性。此外，雷射退火方法需要昂貴的設備， 且因此增加維修成本。
RTA方法廣泛地運用於半導體製造程序。然而，藉由目前的技術，RTA方法僅能運用於具有直徑300毫米以下的矽晶圓。因為RTA方法不能均勻地退火具有直徑大於300毫米的矽晶圓，所以RTA方法不能運用於具有直徑大於300毫米的矽晶圓。再者，因為熱處理的最大加熱速率是攝氏400度/秒，所以在需要高於攝氏400度/秒的加熱速率之程序中使用RTA方法是困難的。
因此，研究人員已經廣泛地實施退火方法以解決這些問題並減輕程序上的限制。
因此，非限制性的範例具體實施例指的是TFT、、其製造方法以及包含其之OLED顯示裝置，其實質上克服了一個或多個相關技術的缺點。
因此，非限制性的範例具體實施例的特徵是提供了TFT，其可以在非結晶矽層的結晶期間預防電弧的形成，這是因為金屬層引導熱。
至少一個上述特徵和其他優勢可以藉由提供TFT而實現，其包含具有像素部分和互連部分的基板；在基板上的緩衝層；在緩衝層上的閘極電極以及閘極互連，其中閘極電極是位在像素部分，而閘極互連是位在互連部分；在整個基板上的閘極絕緣層；在閘極電極上的半導體層；源極和汲極電極，其與半導體層電性連接；以及金屬圖案，其沉積在閘極互連上。
金屬圖案以及源極和汲極電極可以包含相同的材料。源極和汲極電極以及金屬圖案可以包含以下的一者或多者：鉬(Mo)、鉻( Cr)、鎢(W)、鉬鎢(molybdenum-tungsten；MoW)、鋁(Al)、鋁釹(aluminum-neodymium；Al-Nd)、鈦(Ti)、氮化鈦(TiN)、銅(Cu)、鉬(Mo)合金、鋁(Al)合金、銅(Cu)合金。這些可以單獨或結合來使用。
TFT可以更進一步地包含雜質摻雜矽層，其形成在半導體層以及源極和汲極電極之間。絕緣層可以形成在閘極絕緣層上。閘極互連可以直接與金屬圖案接觸。
TFT可以更進一步地包含半導體層，其可以是多晶矽層。
至少一個上述特徵和其他優勢可以藉由提供製造薄膜電晶體的方法而實現，該方法包含：提供具有像素部分和周圍部分的基板；在基板上形成緩衝層；在緩衝層上形成閘極電極和閘極互連，其中閘極電極是位在像素部分，而閘極互連是位在周圍部分；在閘極電極和閘極互連上形成閘極絕緣層；形成非結晶的半導體層並圖案化非結晶的半導體層，以在像素部分的閘極電極上形成半導體層圖案；在基板上形成金屬層，以與半導體層圖案和閘極互連電性連接；施加電場至金屬層，以結晶半導體層圖案來形成半導體層；以及圖案化金屬層以形成源極和汲極電極，其與像素部分的半導體層和閘極互連上的金屬圖案電性連接。
金屬圖案可以直接與閘極互連接觸。
電流可以藉由施加大約100伏特/公分至大約10000伏特/公分的電場至金屬層而產生。
金屬層可以在基板上形成大約50至大約200奈米的厚度。金屬層可以包含以下的一者或多者：鉬(Mo)、鉻(Cr)、鎢(W)、鉬鎢(MoW)、鋁(Al)、鋁釹(Al-Nd)、鈦(Ti)、氮化鈦(TiN)、銅(Cu)、鉬(Mo)合金、鋁(Al)合金、銅(Cu)合 金。這些可以單獨或結合來使用。
雜質摻雜矽層可以形成在半導體層以及源極和汲極電極之間。
至少一個上述特徵和其他優勢可以藉由提供OLED顯示裝置而實現，其包含建構成發光的OLED和耦合至OLED的TFT，每一個TFT包含：具有像素部分和互連部分的基板；在基板上的緩衝層；在緩衝層上的閘極電極以及閘極互連，其中閘極電極是位在像素部分，而閘極互連是位在互連部分；在基板上的閘極絕緣層；在閘極電極上的半導體層；源極和汲極電極，其與半導體層電性連接；在基板上的絕緣層；第一電極；源極和汲極電極；在絕緣層上的有機層以及第二層，其中第一電極電性連接於源極和汲極電極、有機層以及第二層；以及在閘極互連上的金屬圖案。
金屬圖案可以包含與源極和汲極電極相同的材料。該源極和汲極電極以及金屬圖案可以包含以下的一者或多者：鉬(Mo)、鉻(Cr)、鎢(W)、鉬鎢(MoW)、鋁(Al)、鋁釹(Al-Nd)、鈦(Ti)、氮化鈦(TiN)、銅(Cu)、鉬(Mo)合金、鋁(Al)合金、銅(Cu)合金。這些可以單獨或結合來使用。
OLED顯示裝置可以更進一步地包含雜質摻雜矽層，其在半導體層以及源極和汲極電極之間。半導體層可以是多晶矽層。
OLED顯示裝置可以更進一步地包含在閘極絕緣層上的絕緣層。
閘極互連可以與金屬圖案直接接觸。
100‧‧‧基板
110‧‧‧緩衝層
120‧‧‧閘極
120a‧‧‧閘極電極金屬層
125‧‧‧閘極互連
130‧‧‧閘極絕緣層
130a‧‧‧開口
140‧‧‧半導體層
140a‧‧‧半導體層圖案
150a‧‧‧金屬層
150c‧‧‧金屬圖案
150d‧‧‧汲極電極
150s‧‧‧源極電極
170‧‧‧絕緣層
180‧‧‧第一電極
185‧‧‧像素界定層
190‧‧‧有機層
195‧‧‧第二層
a‧‧‧像素部分
b‧‧‧互連部分
本發明的非限制性範例具體實施例已參考隨附圖式而更加清楚地描述，其中：圖1A至1E圖示了根據本發明的非限制性範例具體實施例之製造 TFT的方法的階段之剖面圖；以及圖2圖示了根據本發明的非限制性範例具體實施例之OLED顯示裝置之剖面圖。
非限制性的範例具體實施例將會參考隨附圖式而更完全地在下方敘述；然而，他們可以不同的形式而體現，且不應被認為是限制於在此所提出的非限制性範例具體實施例中。再者，提供了這些非限制性範例具體實施例，使得這些揭示將會徹底且完整，且能將本發明的範疇完全地傳達給擅長此技術者。
在圖式中，層和區域的尺寸會放大，以使圖式清晰。亦需了解的是：當層或元件被提及為「在另一個層或基板的上方」，其可以是直接在其他層或基板的上方，或出現中間層。再者，亦需了解的是：當層被提及為「在另一個層的下方」，其可以是直接在下方，也可以出現一個或多個中間層。此外，亦需了解的是：當層被提及為「在兩層之間」，其可以是僅有一層在兩個層之間，或也可以出現一個或多個中間層。相似的元件符號始終代表相似的元件。
如在此所使用者，詞彙「至少一個」、「一個或多個」以及「及/或」是開放式詞彙，其在實施上為連接詞和反意連詞。舉例來說，每一個詞彙「至少一個的A、B以及C」、「至少一個的A、B或C」、「一個或多個的A、B以及C」、「一個或多個的A、B或C」、「A、B及/或C」包含下述意義：單獨A；單獨B、單獨C；A和B兩者一起；A和C兩者一起；B和C兩者一起；以及A、B以及C三者一起。再者，這些詞彙是開放式的，除非以詞彙「由…組成」明 確地指定他們的組合並非開放式。舉例來說，詞彙「至少一個的A、B以及C」也可以包含第n個組件，其中n大於3，然而詞彙「至少一個從由A、B以及C所組成的群組中選出者」則並非如此。
〈非限制性範例具體實施例〉
圖1A至1E圖示了根據本發明的非限制性範例具體實施例之製造TFT方法的階段之剖面圖。
參考圖1A，準備了基板100，其包含像素部分「a」和互連部分「b」，且緩衝層110是形成在基板100之上。基板100可以包含例如玻璃或塑膠的透明材料。緩衝層110可以避免或降低水汽的散佈或基板100所產生的雜質，及/或可以在結晶期間調整熱傳送速率，以促進非結晶矽層的結晶。緩衝層110可以形成在單一層或多層結構中，其包含絕緣層，舉例來說，氧化矽層或氮化矽層。
接著，閘極電極金屬層120a可以形成在緩衝層110上。閘極電極金屬層120a可以是單一層(其包含鋁或鋁合金，舉例來說，鋁釹(Al-Nd))或是多層(其中鋁合金是沉積在鉻(Cr)或鉬(Mo)合金上)。這些可以單獨或結合來使用。
參考圖1B，圖案化閘極電極金屬層120a，以形成閘極電極120(其位在基板100的像素部分)以及閘極互連125(其位在基板100的互連部分「b」)。
閘極絕緣層130可以形成在基板100上。閘極絕緣層130可以是氧化矽層、氮化矽層或其結合者。
參考圖1C，非結晶的半導體層140’(未顯示)(舉例來說，非結晶的矽)可以形成在具有閘極電極120的基板100上，且接著圖案化非結晶的半導體層140’，以形成對應於閘極電極120的半導體層圖案140a。
參考圖1D，可以移除在基板的互連部分「b」的閘極絕緣層130，以形成開口130a來部分地暴露閘極互連125。
金屬層150a可以形成在基板100上。接著，施加電場以加熱金屬層150a。因此，傳送加熱金屬層150a的熱，以結晶半導體層圖案140a，其使用沉積在其下的非結晶的半導體層(未顯示)而形成，且半導體層140藉此由例如多晶矽而形成。
如上所述，因為金屬層150a是直接連接至半導體層140，所以用於結晶是較具有優勢的。此外，因為金屬層150a是直接連接至閘極互連125，所以可以預防在結晶期間的電弧產生和降低缺陷。
在此時，為了平順地實施結晶，將大約100伏特/公分至大約10000伏特/公分的電場施加大約1微秒至大約1秒。小於大約100伏特/公分的電場不能產生足夠之用於焦耳加熱的電流，以實施結晶，而大於大約10000伏特/公分的電場會產生局部電弧。此外，當施加電場小於大約1微秒時，由於焦耳加熱不足，所以結晶不會快速地實施。當施加電場大於大約1秒時，會產生太多的熱，使得基板會彎曲或會沿著在結晶期間熱傳送的邊緣而形成缺陷。
參考圖1E，在藉由結晶而多晶矽層的半導體層140的形成為完全之後，可以圖案化金屬層150a，以形成源極和汲極電極150s和150d。在程序期間，金屬圖案150c可以維持在開口130a中且連接至基板的互連部分「b」中的閘極互連125。
摻雜了N型或P型雜質的矽層(未顯示)可以更進一步地沉積在半導體層140和源極和汲極電極150s和150d之間。
一般來說，金屬層150a可以具有足夠的厚度來形成源極和汲極電極150s和150d，較佳地具有大約50奈米至大約200奈米的厚度。
當厚度是小於大約50奈米時，金屬層150a不會均勻地形成，且因此，熱傳送不會平均，造成不平均的結晶。當金屬層150a的厚度是大於大約200奈米時，對於薄膜裝置來說，源極和汲極電極150s和150d會不夠厚。因此，當圖案化層150a以形成源極和汲極電極時，具有200奈米以下、但大於50奈米的厚度之電極是適合使用於TFT的電極。
金屬圖案150a可以包含以下的一個或多個：鉬(Mo)、鉻(Cr)、鎢(W)、鉬鎢(MoW)、鋁(Al)、鋁釹(Al-Nd)、鈦(Ti)、氮化鈦(TiN)、銅(Cu)、鉬(Mo)合金、鋁(Al)合金、銅(Cu)合金。這些可以單獨或結合來使用。
因此，根據本發明的非限制性的範例具體實施例之TFT為完整。
圖2圖示了根據本發明的非限制性範例具體實施例之具有TFT的OLED裝置之剖面圖。
參考圖2，絕緣層170可以形成在基板100上，其包含根據圖1E所描述的非限制性範例具體實施例而形成的TFT。絕緣層170可以是無機層，舉例來說，氧化矽層、氮化矽層以及玻璃上矽酸鹽(silicate on glass)，或可以是有機層，舉例來說，聚醯亞胺、苯環丁烯系列樹脂以及丙烯酸酯。此外，絕緣層170可以形成在無機層和有機層的堆疊結構中。
可以蝕刻絕緣層170，以形成暴露源極和汲極電極150s和150d之通孔。第一電極180可以藉由通孔而連接至源極和汲極電極150s和150d的一者。第一電極180可以是陽極或是陰極。當第一電極180是陽極時，陽極可以是透明傳導層，其包含例如：銦錫氧化物(ITO)、銦鋅氧化物(IZO)或銦錫鋅氧化物(ITZO)。當第一電極180是陰極時，陰極可以包含例如：Mg、Ca、Al、Ag、Ba 或其合金。這些可以單獨或結合來使用。
具有暴露一部分的第一電極180表面之具有開口的像素界定層185可以形成在第一電極180上，且包含發射層的有機層190形成在經暴露的第一電極180上。有機層可以更進一步包含電洞注入層、電洞傳送層、電洞阻斷層、電子阻斷層、電子注入層、以及電子傳送層的至少一個。接著，第二層195可以形成在有機層190上，藉此完成根據本發明的非限制性範例具體實施例的OLED顯示裝置。
使用施加電場至導體層且產生焦耳熱的快速退火方法，可以讓藉由傳送高熱而快速地退火所選擇的材料成為可能。此為所希，所以快速退火方法可以比常用的RTA方法而具有較高的熱速率。然而，此類快速退火方法會由於產生於焦耳加熱期間電弧而引出基板的物理缺陷。因此，根據非限制性的範例具體實施例，因為金屬層是直接連接至閘極互連，所以可以預防在結晶操作期間由焦耳加熱所造成的電弧之發生。因此，可以降低缺陷且可以改善製造產量。
本發明的非限制性範例具體實施例已經在此揭露，並且，雖然使用了特定詞彙，但他們僅是使用來解釋一般性的和敘述性的觀念，且沒有用於限制的目的。因此，擅長此技術者所了解的是：可以實施各種在形式或是細節的改變，而不背離本發明的精神和範疇，如下述申請專利範圍所提出。
100‧‧‧基板
110‧‧‧緩衝層
120‧‧‧閘極
125‧‧‧閘極互連
130‧‧‧閘極絕緣層
130a‧‧‧開口
140‧‧‧半導體層
150c‧‧‧金屬圖案
150d‧‧‧汲極電極
150s‧‧‧源極電極
170‧‧‧絕緣層
180‧‧‧第一電極
185‧‧‧像素界定層
190‧‧‧有機層
195‧‧‧第二層
a‧‧‧像素部分
b‧‧‧互連部分

Claims (5)

  1. 一種製造薄膜電晶體的方法，該方法包含：提供基板，其具有像素部分和周圍部分；在基板上形成緩衝層；在緩衝層上形成閘極電極和閘極互連，閘極電極是位在像素部分，而閘極互連是位在周圍部分；在閘極電極和閘極互連上形成閘極絕緣層；形成非結晶的半導體層並圖案化非結晶的半導體層，以在像素部分的閘極電極上形成半導體層圖案；在基板上形成金屬層，以與半導體層圖案和閘極互連電性連接；施加電場至金屬層，以結晶半導體層圖案來形成半導體層；以及在形成半導體層後，圖案化金屬層以形成源極和汲極電極，其與像素部分的半導體層和閘極互連上的金屬圖案電性連接；其中結晶是藉由施加100伏特/公分至10000伏特/公分的電場至源極/汲極電極金屬層而實施。
  2. 根據申請專利範圍第1項所述之方法，其中金屬圖案與閘極互連直接接觸。
  3. 根據申請專利範圍第1項所述之方法，其中金屬層在基板上形成50至200奈米的厚度。
  4. 根據申請專利範圍第1項所述之方法，其中金屬層包含以下的至 少一個：鉬、鉻、鎢、鉬鎢、鋁、鋁釹、鈦、氮化鈦、銅、鉬合金、鋁合金、銅合金。
  5. 根據申請專利範圍第1項所述之方法，其更進一步地包含形成雜質摻雜矽層在半導體層以及源極和汲極電極之間。
TW098137379A 2008-11-04 2009-11-04 製造薄膜電晶體的方法 TWI462301B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080109044A KR101041139B1 (ko) 2008-11-04 2008-11-04 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치

Publications (2)

Publication Number Publication Date
TW201027755A TW201027755A (en) 2010-07-16
TWI462301B true TWI462301B (zh) 2014-11-21

Family

ID=42130307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098137379A TWI462301B (zh) 2008-11-04 2009-11-04 製造薄膜電晶體的方法

Country Status (5)

Country Link
US (2) US20100109013A1 (zh)
JP (2) JP2010114412A (zh)
KR (1) KR101041139B1 (zh)
CN (1) CN101740565A (zh)
TW (1) TWI462301B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056427B1 (ko) * 2009-08-13 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터의 제조방법 및 그를 포함하는 유기전계발광표시장치의 제조방법
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR20120063746A (ko) 2010-12-08 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101874048B1 (ko) * 2011-01-14 2018-07-06 삼성디스플레이 주식회사 유기 발광 표시장치
KR101982073B1 (ko) * 2012-10-12 2019-05-27 삼성디스플레이 주식회사 유기 발광 소자 및 유기 발광 표시 장치
US9419181B2 (en) * 2013-05-13 2016-08-16 Infineon Technologies Dresden Gmbh Electrode, an electronic device, and a method for manufacturing an optoelectronic device
US20150147839A1 (en) * 2013-11-26 2015-05-28 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
US9698173B2 (en) * 2014-08-24 2017-07-04 Royole Corporation Thin film transistor, display, and method for fabricating the same
CN105140178B (zh) * 2015-07-24 2018-03-27 深圳市华星光电技术有限公司 有机薄膜晶体管阵列基板及其制作方法
TWI601301B (zh) * 2015-07-31 2017-10-01 友達光電股份有限公司 光學偵測裝置及其製作方法
KR102708594B1 (ko) * 2016-09-07 2024-09-23 삼성디스플레이 주식회사 표시 장치
KR102839408B1 (ko) * 2019-01-17 2025-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06317814A (ja) * 1993-03-12 1994-11-15 Toshiba Corp 液晶表示装置
TW200811959A (en) * 2004-09-17 2008-03-01 Jae-Sang Ro Method for annealing silicon thin films using conductive layer and polycrystalline silicon thin films prepared therefrom
TW200836353A (en) * 2006-09-06 2008-09-01 Univ Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933296A (en) * 1985-08-02 1990-06-12 General Electric Company N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays
JPH01259322A (ja) * 1988-04-11 1989-10-17 Hitachi Ltd 薄膜半導体スイッチング素子マトリックス基板とその製造方法及びそれを用いた画像表示装置
US5156986A (en) * 1990-10-05 1992-10-20 General Electric Company Positive control of the source/drain-gate overlap in self-aligned TFTS via a top hat gate electrode configuration
US5198694A (en) * 1990-10-05 1993-03-30 General Electric Company Thin film transistor structure with improved source/drain contacts
US5602047A (en) * 1996-06-13 1997-02-11 Industrial Technology Research Institute Process for polysilicon thin film transistors using backside irradiation and plasma doping
JPH10319438A (ja) * 1997-05-23 1998-12-04 Sharp Corp アクティブマトリクス基板、その製造方法およびその欠陥修正方法
JP3031300B2 (ja) * 1997-06-20 2000-04-10 日本電気株式会社 液晶表示装置の製造方法
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
WO2006098513A1 (ja) * 2005-03-18 2006-09-21 National University Corporation Tokyo University Of Agriculture And Technology 熱処理方法及び半導体の結晶化方法
JP5100070B2 (ja) * 2005-09-22 2012-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100730151B1 (ko) * 2005-09-30 2007-06-19 삼성에스디아이 주식회사 평판 표시 장치
JP5416881B2 (ja) * 2005-10-18 2014-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW200739731A (en) * 2006-03-03 2007-10-16 Jae-Sang Ro Method for crystallization of amorphous silicon by joule heating
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
KR101275009B1 (ko) * 2006-06-09 2013-06-13 주식회사 엔씰텍 주울 가열에 의한 급속 열처리시 아크 발생을 방지하는방법
KR101245225B1 (ko) * 2006-06-22 2013-03-19 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
KR100822216B1 (ko) * 2007-04-09 2008-04-16 삼성에스디아이 주식회사 박막 트랜지스터 기판, 이를 포함한 유기 발광 표시장치 및유기 발광 표시장치의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06317814A (ja) * 1993-03-12 1994-11-15 Toshiba Corp 液晶表示装置
TW200811959A (en) * 2004-09-17 2008-03-01 Jae-Sang Ro Method for annealing silicon thin films using conductive layer and polycrystalline silicon thin films prepared therefrom
TW200836353A (en) * 2006-09-06 2008-09-01 Univ Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics

Also Published As

Publication number Publication date
CN101740565A (zh) 2010-06-16
KR20100049978A (ko) 2010-05-13
JP2010114412A (ja) 2010-05-20
TW201027755A (en) 2010-07-16
US8404529B2 (en) 2013-03-26
US20120184074A1 (en) 2012-07-19
KR101041139B1 (ko) 2011-06-13
US20100109013A1 (en) 2010-05-06
JP2013201442A (ja) 2013-10-03

Similar Documents

Publication Publication Date Title
TWI462301B (zh) 製造薄膜電晶體的方法
TWI458099B (zh) 製造薄膜電晶體之方法及具有其之有機發光二極體顯示裝置
US8420513B2 (en) Method of fabricating thin film transistor
JP5527874B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
US8405088B2 (en) Thin film transistor and organic light emitting diode display device
US20110300675A1 (en) Method of fabricating thin film transistor
US20100244038A1 (en) Thin film transistor and fabricating method of the same
US8343796B2 (en) Method of fabricating thin film transistor by crystallization through metal layer forming source and drain electrodes
KR101023127B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
US8519405B2 (en) Thin film transistor, organic light emitting diode (OLED) display including the same, and manufacturing methods of them
KR101043788B1 (ko) 다결정 실리콘막의 제조방법 및 이를 포함하는 박막트랜지스터의 제조방법