TWI462265B - 影像擷取裝置 - Google Patents

Description

影像擷取裝置

本發明是關於一種影像擷取裝置，且特別是有關於一種具有晶粒堆疊之影像擷取裝置。

數位影像擷取裝置可包含類比電路以及數位電路。類比電路可進一步包含兩個組件。其中一組件為一影像感測裝置，其藉由偵測入射光的強度且利用光電效應將強度轉換成類比電信號來擷取影像。類比電路的另一個組件為類比/數位轉換器(analog-to-digital converter,ADC)，其可將類比信號轉換成數位信號。所得到的數位信號接著便由影像信號處理器(image signal processor,ISP)進行處理，且保存至記憶體中。

依據偏好，上文所敍述的三個功能可使用單一晶片或多個晶片來實現。對於攜帶型電子裝置而言，除了高效能(諸如，高解析度、高影像品質以及高圖框率(frame rate))以外，亦具有對低功率消耗以及小尺寸的需求存在。現今，為了減小電子裝置之尺寸，便產生一種增加整合度的需求。然而，對於影像擷取裝置而言，基於利用影像擷取裝置中不同組件的不同程序及設計需求，可能難以將不同的組件整合至單一晶片中。舉例而言，影像感測裝置應具有對入射光之良好敏感度。因此，在設計影像感測裝置時，可能需要增大裝置中所包含的每一光電二極體之面積，並且盡量減少可能阻擋入射光的金屬層或其他元件的數目。另一方面，ADC可能需要更多的金屬層以減小佈線面積及改良效率。另外，為了減小ISP的佔據面積以及製造成本，便可能需要採用更高階的製造程序。藉此，在影像擷取裝置中的不同組件可能具有彼此相互衝突的需求。

另外，增加像素的數目以及圖框率便是影像擷取裝置的設計趨勢。增加像素的數目以及圖框率亦增加了將影像資料自影像感測裝置傳送至ADC以及自ADC傳送至ISP的頻寬要求，此可藉由提供更多的信號接腳或增加傳送率來實現。然而，對於類比電路而言，上述兩種途徑將可能影響到總體信號的品質，並因此降低最終影像之品質。此外，製造程序可能限制了能夠實現的最大傳送率，且接腳數目亦受到諸如製造程序、電路設計或佈局等因素而受限。

因此，便可能需要個別地設計出在影像擷取裝置中的影像感測裝置、ADC以及ISP，並根據其各別程序進行製造，然後使其彼此相耦接。於最近，3D晶粒堆疊技術已用於實現較高效能以及較高密度的異質系統整合。根據3D晶粒堆疊技術，可使用最適合每個晶粒的程序來製造每一個晶粒，然後可運用諸如矽穿孔(through silicon via,TSV)、微凸塊(micro bump)及/或再分佈層(redistribution layer,RDL)的互連方式將不同晶粒垂直地堆疊於彼此之上。藉由此類型的架構，可同時將影像感測裝置於不同像素所輸出的資料傳送至ADC，且亦可同時將ADC輸出的轉換資料傳送至ISP，如此便可確保較寬的傳輸頻寬。

影像擷取裝置應可經歷固定圖案雜訊(fixed pattern noise,FPN)，所述之固定圖案雜訊係為不同像素在同一照明下展現出不同亮度的特定雜訊圖案。FPN可由各種因素所引起，諸如影像感測裝置中不同像素具有不均勻的敏感度、經過讀取電路的不均勻特性以及ADC偏移/增益的不匹配。

根據一實施範例之一種影像擷取裝置，所述影像擷取裝置包括：影像感測器陣列，其包含以二維(2-D)陣列排列的多個影像感測器；以及類比/數位轉換器(ADC)陣列，其包含以2-D陣列排列的多個ADC。所述影像感測器陣列可劃分成多個子陣列，所述多個子陣列中之每一者可包含至少兩個影像感測器。所述影像感測器陣列可堆疊於所述ADC陣列上。每一ADC對應於一影像感測器子陣列，且經由耦接以對所述對應子陣列中之所述影像感測器所輸出的信號進行處理。

與本發明一致的特徵以及優點將部分地闡述於接下來的描述中，且部分特徵以及優點將從所述描述中顯而易見，或可藉由本次揭露的實施範例而獲知。此等特徵以及優點將借助於特別在隨附申請專利範圍中指出的元件以及組合來實現及達成。

應理解，前述一般描述與以下詳細描述兩者僅具例示性及解釋性，且並不限制如所主張之本發明權利範圍。

併入於本說明書且構成本說明書之一部分的附圖用以說明本發明之若干實施例，且與其描述一起用以解釋本發明之原理。

符合本揭露的實施例包括有具有3D晶粒堆疊的影像擷取裝置，所述影像擷取裝置具有改良的效能以及小尺寸。

在下文中，符合本揭露之實施例將會參考圖式以進行描述。在可能的情況下，相同參考數字將貫穿諸圖式以指示為相同或相似的部件。

圖1為依據符合本揭露之實施例的影像擷取裝置之晶粒堆疊100的示意性透視圖。堆疊100包含垂直地堆疊於彼此之上的影像感測器陣列102、ADC陣列104以及ISP陣列106。下文將分別詳細描述這些陣列中之每一者。為了簡化說明，在圖1至圖4以及圖7所繪示的每一個透視圖中，形成這些陣列的基板將會省略。

圖2為影像感測器陣列102之示意性透視圖。影像感測器陣列102包含以二維(2D)陣列排列的多個影像感測器1021。影像感測器1021可為能夠偵測電磁波且將光信號轉換成電信號的任何類型之光電裝置。在一些實施例中，影像感測器1021可為CMOS感測器。

影像感測器1021可為相同的、類似的或不同的感測器。舉例而言，在一些實施例中，部分的影像感測器1021可為在對應於紅光之波長下具有峰值敏感度之紅光感測器，部分的影像感測器1021中則可為在對應於綠光之波長下具有峰值敏感度之綠光感測器，且部分的影像感測器1021可為在對應於藍光之波長下具有峰值敏感度之藍光感測器。符合上述實施例之影像擷取裝置所輸出的影像可為彩色影像。在一些其他實施例中，所有的影像感測器1021可為相同類型之感測器，且其輸出影像為灰階影像。

在符合本揭露之實施例中，影像感測器陣列102可劃分成多個子陣列。在一些實施例中(諸如圖2中所繪示)，每一影像感測器子陣列可包含M×N影像感測器的區塊1022，其中M以及N為正整數，且M及N至少其中一個大於一(1)。在一些實施例中，M與N可為不同的正整數。在一些實施例中，M可等於N。每一影像感測器的區塊1022可包含相同或不同數目的影像感測器。舉例而言，每一影像感測器區塊可包含4×4、6×6、8×8、50×50或128×192個影像感測器。

在一些實施例中，影像感測器區塊1022彼此可藉由以實體方式界定的邊界來區隔。舉例而言，每一區塊1022可藉由溝槽或絕緣膜與相鄰區塊區隔。在一些實施例中，影像感測器的區塊1022彼此可「虛擬地」區隔。舉例而言，在同一區塊1022內影像感測器之間的邊界及兩個相鄰區塊1022中影像感測器之間的邊界之間，可能不存在差異。在後者狀況下，可將利用耦接構件(諸如，微凸塊以及再分佈層)以耦接至ADC陣列104中之一ADC的相鄰影像感測器定義為區塊1022。

圖3為ADC陣列104之示意性透視圖。ADC陣列104包含以2D陣列排列之多個ADC 1041。在符合本揭露之實施例中，ADC陣列104中之一ADC 1041會對應至影像感測器的子陣列，且可經由耦接以對由對應影像感測器子陣列中之影像感測器所輸出之信號進行處理。圖4示意性繪示了影像感測器陣列102堆疊於ADC陣列104上之後的狀態。如圖4中所表示，一個ADC 1041將會對應至影像感測器的一個區塊1022上。

請參照圖5(A)以及圖5(B)，且於符合本揭露之實施例中，影像感測器陣列102以及ADC陣列104可藉由其各別程序而形成於不同基板上。舉例而言，影像感測器陣列102可形成於基板112的表面上，如圖5(A)中所示。ADC陣列104可形成於另一基板114的表面上，如圖5(B)中所示。在一些實施例中，影像感測器1021可為背面照明式影像感測器，藉此影像感測器陣列102與ADC陣列104可利用影像感測器1021的背面面向入射光的方式進行結合。圖6繪示使用背面照明式影像感測器的實施例。請參照圖6，影像感測器陣列102與ADC陣列104以面對面方式相互結合。亦即，當結合影像感測器陣列102與ADC陣列104時，將基板112倒置以使得基板112上形成有影像感測器陣列102的表面面向基板114上形成有ADC陣列104的表面。

在如圖6中所繪示的組態情況下，影像感測器陣列102的背面(入射光會入射於其上)可不具有金屬層，藉以降低由於金屬層的阻擋而產生的光源損耗。因為入射光穿過基板112，所以基板112可包括有具備低入射光之低吸收率的材料(例如，矽)。為了減少基板112的光源阻擋，可在形成影像感測器陣列102之後讓基板112變薄。

在一些實施例中，再分佈層120以及導電微凸塊130可形成於面對的影像感測器1021與ADC 1041之間，以便將影像感測器陣列102耦接至ADC陣列104。再分佈層120可用以導通彼此並無垂直對準的電極。由影像感測器1021輸出之類比信號可經由再分佈層120以及微凸塊130傳送至其對應的ADC。ADC可接著將類比信號轉換成數位信號，並將其發送至ISP以進行進一步的處理。

如同先前所描述，在影像擷取裝置中可能存在有FPN，因此可使用補償演算法來補償FPN。與符合本揭露之實施例中，可將補償FPN的補償演算法儲存於ADC 1041之記憶體1043中。在一些實施例中，補償演算法可為線性函數Y=aX+b，其中X以及Y分別為輸入資料以及輸出資料，且a以及b為補償參數。在一些實施例中，補償演算法可為分段線性(piecewise linear,PWL)函數，其中當輸入X落入不同的範圍時，便會應用不同的線性函數(例如，a及b的不同數值)。在一些實施例中，補償演算法可為非線性函數，諸如Y=cX² +aX+b，其中c為額外的補償參數。

符合本揭露之實施例中，由補償演算法提供之結果亦可儲存於ADC 1041之記憶體1043中。因此，可迅速地達成補償，且亦可減少成本以及功率消耗。

請返回參照圖3，類似於影像感測器陣列102，ADC陣列104亦可劃分成多個子陣列(諸如，多個區塊1042)，每一區塊1042包含至少一ADC 1041。在圖3中所顯示之實例中，每一區塊1042可包含多個ADC 1041(例如，兩個)。下文將進一步詳細地描述，在一子陣列或區塊1042中的ADC可對應於一ISP且將信號輸出至對應的ISP。

圖7為ISP陣列106之示意性透視圖。在一些實施例中，ISP陣列106可包含一ISP。在一些實施例中，ISP陣列106可包含以2D陣列排列的多個ISP 1061，如圖7中所示。在符合本揭露之實施例中，ISP陣列106中的一個ISP 1061皆對應於ADC的一個子陣列。ISP 1061可經由耦接以對由對應ADC子陣列中之ADC所輸出的信號進行處理。此對應亦可見於圖1中。

請參照圖8，圖8為在將ADC陣列104以面對背方式結合至ISP陣列106之後的狀態之橫截面圖，且於本揭露之實施例中，ISP陣列106可形成於基板116的表面上。在一些實施例中，可將ADC陣列104以面對背的方式結合至ISP陣列106。如圖8中所繪示，可將ADC陣列104堆疊於ISP陣列106之上，而基板114中未形成有ADC的底部表面則面向ISP陣列106。TSV 140可穿過基板114而形成，並在ADC陣列104與ISP陣列106之間形成電性連接。導電微凸塊130以及TSV 140亦顯示於圖1中。再分佈層以及導電微凸塊(未圖示)亦可形成於基板114與ISP陣列106之間以充當可選擇之電性連接件，藉以促進TSV 140與ISP陣列106之間的連接。圖8繪示相鄰ISP 1061之間的空間1062。然而，ISP 1061亦可在鄰近ISP 1061之間以未能顯示的空間的方式來形成。

圖9為經由線結合方式將影像感測器陣列102、ADC陣列104以及ISP陣列106之堆疊100結合至總成基板150後的狀態之示意性橫截面圖。圖10為經由TSV 154的方式將影像感測器陣列102、ADC陣列104以及ISP陣列106之堆疊100結合至總成基板150之後的狀態之示意性橫截面圖。如圖9以及圖10中所示，在一些實施例中，可將影像感測器陣列102、ADC陣列104以及ISP陣列106的堆疊結合至總成基板150。總成基板150可具有形成於其上的控制電路156，以用於控制影像擷取裝置的操作。在一些實施例中，亦可使用結合線152將ISP陣列106電性連接至控制電路156，諸如圖9中所示。在一些實施例中，TSV 154可形成於基板116中以將ISP陣列106電性連接至控制電路156，諸如圖10中所展示。

因此本揭露的影像擷取裝置可具有較小的佔據面積。在印刷電路板上，符合本揭露之影像擷取裝置所佔據的面積大約為影像感測器陣列、ADC陣列以及ISP陣列中之最大者的面積。因此，符合本揭露之影像擷取裝置例如可適合於攜帶型電子裝置中。另外，與本發明一致之影像擷取裝置具有良好可擴充性。

對於熟習此項技術者而言，本發明之其他實施例將自本文中所揭露的說明書之考慮以及本發明之實踐而顯而易見。意欲僅將本說明書以及實例視為例示性的，其中本發明之真實範疇以及精神藉由以下申請專利範圍來指示。

100．．．晶粒堆疊

102．．．影像感測器陣列

104．．．類比/數位轉換器(ADC)陣列

106．．．影像信號處理器(ISP)陣列

112．．．基板

114．．．基板

116．．．基板

120．．．再分佈層

130．．．導電微凸塊

140．．．矽穿孔(TSV)

150．．．總成基板

152．．．結合線

154．．．TSV

156．．．控制電路

1021．．．影像感測器

1022．．．影像感測器區塊

1041．．．ADC

1042．．．區塊

1043．．．記憶體

1061．．．ISP

1062．．．空間

圖1為依據符合本揭露之實施例的影像擷取裝置之晶粒堆疊的示意性透視圖。

圖2為符合本揭露之影像感測器陣列的示意性透視圖。

圖3為符合本揭露之ADC陣列的示意性透視圖。

圖4為影像感測器陣列堆疊於ADC陣列上之後的狀態之示意性透視圖。

圖5(A)以及圖5(B)為各自形成於基板上的影像感測器陣列及ADC陣列之示意性橫截面圖。

圖6為將影像感測器陣列以面對面方式結合至ADC陣列之後的狀態之示意性橫截面圖。

圖7為符合本揭露之ISP陣列的示意性透視圖。

圖8為將ADC陣列(影像感測器陣列結合至所述ADC陣列)以面對背方式結合至ISP陣列之後的狀態之示意性橫截面圖。

圖9為經由線結合方式將影像感測器陣列、ADC陣列以及ISP陣列之堆疊結合至總成基板之後的狀態之示意性橫截面圖。

圖10為經由TSV方式將影像感測器陣列、ADC陣列以及ISP陣列之堆疊結合至總成基板之後的狀態之示意性橫截面圖。

100．．．晶粒堆疊

102．．．影像感測器陣列

104．．．類比/數位轉換器(ADC)陣列

106．．．影像信號處理器(ISP)陣列

130．．．導電微凸塊

140．．．矽穿孔(TSV)

Claims (15)

1. 一種影像擷取裝置，其包括：一影像感測器陣列，其包含以二維陣列排列之多個影像感測器，該影像感測器陣列劃分成多個子陣列，每一子陣列包含至少兩個影像感測器；一類比/數位轉換器(ADC)陣列，其包含以二維(2-D)陣列排列之多個ADC；以及一影像信號處理器(ISP)陣列，該ISP陣列包含至少一ISP，其中該影像感測器陣列堆疊於該ADC陣列上，其中每一ADC對應於該影像感測器子陣列中之其一，且經耦接以對由該對應子陣列中之該影像感測器輸出之信號進行處理，該影像感測器陣列以及該ADC陣列堆疊於該ISP陣列上，該影像感測器陣列、該ADC陣列以及該ISP陣列分別形成於一第一基板、一第二基板以及一第三基板上，該影像感測器陣列與該ADC陣列以面對面方式結合，該ADC陣列與該ISP陣列以面對背方式結合，且該ADC陣列與該ISP陣列是使用形成於該第二基板中之矽穿孔(TSV)而相互耦接。
2. 如申請專利範圍第1項所述之影像擷取裝置，其中：每一影像感測器子陣列包含M×N影像感測器區塊， M及N為整數，且M及N至少其中之一者大於一。
3. 如申請專利範圍第2項所述之影像擷取裝置，其中M等於N。
4. 如申請專利範圍第1項所述之影像擷取裝置，其中每一影像感測器子陣列包含相同數目個影像感測器。
5. 如申請專利範圍第1項所述之影像擷取裝置，其中：該影像感測器陣列以及該ADC陣列分別形成於第一基板以及第二基板上，且該影像感測器陣列與該ADC陣列以面對面方式結合。
6. 如申請專利範圍第5項所述之影像擷取裝置，其中該影像感測器陣列與該ADC陣列是使用一再分佈層以及多個微凸塊而相互耦接。
7. 如申請專利範圍第1項所述之影像擷取裝置，其中該些影像感測器為多個背面照明式影像感測器。
8. 如申請專利範圍第1項所述之影像擷取裝置，其中該些影像感測器為多個CMOS影像感測器。
9. 如申請專利範圍第1項所述之影像擷取裝置，其中每一影像感測器為紅光感測器、綠光感測器或藍光感測器中其中之一。
10. 如申請專利範圍第1項所述之影像擷取裝置，其中每一ADC包括用於儲存一補償演算法以及補償結果之記憶體。
11. 如申請專利範圍第10項所述之影像擷取裝置，其中該補償演算法經組態以補償一固定圖案雜訊。
12. 如申請專利範圍第1項所述之影像擷取裝置，其中：該ISP陣列包含多個ISP，該ADC陣列劃分成多個子陣列，且每一ISP處理由該ADC之該子陣列其中之一者輸出的信號。
13. 如申請專利範圍第1項所述之影像擷取裝置，其進一步包括形成於總成基板上之控制電路。
14. 如申請專利範圍第13項所述之影像擷取裝置，其中該ISP陣列是使用導線而耦接至該控制電路。
15. 如申請專利範圍第13項該之影像擷取裝置，其中該ISP陣列是使用形成於該第三基板中之TSV而連接至該控制電路。