TWI461060B - 具有光暈降低機制的影像感應器 - Google Patents

Description

具有光暈降低機制的影像感應器

本發明係關於具有光暈降低機制的影像感應器。具體而言，本發明各態樣係關於具有增加的動態範圍及減少的光暈特性之互補金屬氧化物矽(complementary metal oxide silicon,CMOS)影像感應器。

與使用膠片俘獲並儲存影像之傳統攝影機不同，如今的數位攝影機使用固態影像感應器獲取影像。該影像感應器通常安置於指甲大小之矽晶片上，該等矽晶片含有上百萬個排列成像素陣列之例如光電二極體之光電裝置。在曝光期間，每一光電裝置藉由將光能轉換成累積之電荷而記錄入射光之強度或亮度。接著可讀出每一光電裝置所記錄之亮度並將其儲存為數位信號。

與固態影像感應器相關聯的一個問題係其有限的動態範圍。動態範圍係影像感應器可俘獲之最大與最小光強度之比率。影像感應器中每一光電裝置之電荷保持容量通常決定其動態範圍。因此，每一光電裝置之有限容量限制了影像感應器同時俘獲亮及暗景物之能力。因此，若使用長曝光俘獲暗景物，則亮景物可能喪失對比度並變成亮點。若使用短曝光俘獲亮景物，則暗景物可能融合至暗背景中並完全消失。

與固態影像感應器相關聯的另一問題係光暈。光暈在影像感應器之光電裝置充滿累積之電荷(例如，電子)並使累 積之電荷溢出至相鄰光電裝置中時發生。溢出之電荷可能使相鄰光電裝置所記錄之亮度失真，並最終減小空間解析度。舉例而言，相鄰光電裝置所記錄之亮度可能歸因於溢出之電荷而錯誤地為高。因此，在所俘獲之影像中，引起光暈之亮景物通常呈現為在其周圍具有“輝光”。

本發明描述具有光暈減少機制的影像感應器。將瞭解，提供下文陳述之若干細節係為了以足以使熟習此項技術者能夠製作且使用所揭示之實施例的方式描述以下實施例。然而，下文描述之若干細節及優點可能並非實踐本發明之某些實施例所必需。另外，本發明可包含在申請專利範圍之範疇內但未參看圖1至圖6詳細描述之其它實施例。

圖1示意性地說明具有光暈減少機制並根據本發明之一實施例而組態之影像感應器100。影像感應器100可包含像素陣列101、行選擇電路106、列選擇電路108、類比信號處理器104、計時及控制電路110、A/D轉換器112及數位信號處理器(DSP)114。此等組件可安置於單個基板103(例如，半導體晶片)上，或者可安置於多個基板上。

像素陣列101可包含排列成行及列之複數個像素102。在所說明之實施例中，像素陣列101包含六個行及六個列，其表示為列L0、S0、L1、S1、L2及S2以及行1至行6。舉例而言，列L0包含像素L00至像素L05，且列S0包含像素S00至像素S05。列L0、L1及L2中之像素經組態以用於長 曝光週期(例如，2秒)，且列S0、S1及S2中之像素經組態以用於短曝光週期(例如，0.1秒)。因此，下文中將列L0、L1及L2稱為長曝光列，且將列S0、S1及S2稱為短曝光列。個別像素102可組態為電荷耦合裝置、CMOS被動像素感應器、CMOS主動像素感應器，或其它類型之光感應器。舉例而言，如下文參看圖2更詳細描述，像素102可組態為4T CMOS主動像素。在一個實施例中，長曝光列中之像素102經組態以大體上與短曝光列中之像素相同。在其它實施例中，長曝光列中之像素102可經組態以與短曝光列中之像素不同。舉例而言，列L0、L1及L2中之像素102可比列S0、S1及S2中之像素包含具有更大井容量之感光單元(photosite)。

計時及控制電路110可包含基於微處理器之處理器111，其含有用於監視及控制像素102之曝光及讀出序列的邏輯模組。處理器111可包含由加利福尼亞州，聖克拉拉市之Intel公司生產的8080、8085、8086或其它類型之邏輯處理器。計時及控制電路110亦可包含經組態以藉由改變像素102之曝光及讀出序列來減少過度曝光光暈的邏輯模組，如下文參看圖2更詳細描述。

行選擇電路106及列選擇電路108可包含固態切換器，其包含(例如)金屬氧化物矽(MOS)、CMOS或其它類型之固態切換器。在操作中，行選擇電路106及列選擇電路108可藉由選擇性地啟用來自每一行及列之像素102的輸出來對自像素102取樣之信號進行解碼。

類比信號處理器104及/或數位信號處理器114可包含輸入箝位、取樣、放大、多工、濾波或其它類型之電路。舉例而言，類比信號處理器104可包含用於放大自像素102取樣之信號的源極隨耦器電晶體，且數位信號處理器114可包含資料壓縮電路。A/D轉換器112可包含轉換電路，其將來自像素102之類比信號轉換成具有所要解析度(例如，8位元、16位元、32位元等)之數位信號。

在操作中，計時及控制電路110藉由選擇性地接通/斷開列選擇電路108及行選擇電路106來控制像素陣列101之個別列對入射光的曝光。像素陣列101之個別列可曝光持續不同的曝光週期。舉例而言，列LO、L1及L2曝光持續長曝光週期(例如，2秒)，且列S0、S1及S2曝光持續短曝光週期(例如，0.1秒)。在曝光期間，像素102將入射光轉換成累積之電荷(例如，電子)。接著，像素102經取樣以基於累積電荷之量而產生類比輸出信號。類比信號處理器104接著在A/D轉換器112將類比輸出信號轉換成數位輸出信號之前，對該等類比輸出信號進行處理。數位信號處理器114接著將數位輸出信號進一步處理成可顯示於監視器上或列印為相片之最終輸出信號。

針對不同列之像素102具有不同曝光週期之一個預期優點為改良了影像感應器100之動態範圍。當一列像素102具有長曝光週期時，可清楚地俘獲暗景物。當另一鄰近列之像素具有短曝光週期時，可俘獲亮景物。接著可使用直方圖等化(histogram equalizing)、加權平均、對比度融合 (contrast blending)、輻射亮度映射(radiance mapping)或另一適宜技術來對所俘獲之暗及亮景物進行組合，以獲得最終影像。最終影像將具有暗及亮景物兩者之細節以改良影像感應器100之動態範圍。

下文參看圖2至圖4描述影像感應器100之個別組件。圖2說明適合在圖1之影像感應器100中使用的像素102。像素102包含經由轉移電晶體124連接至浮動節點126之光電二極體122。浮動節點126又連接至源極隨耦器電晶體128，該源極隨耦器電晶體128可緩衝來自浮動節點126之信號。來自源極隨耦器電晶體128之輸出經由列選擇電晶體130連接至行位元線136。浮動節點126亦電連接至重設電晶體132，該重設電晶體132之源極在參考電壓V_dd 下連接至參考電壓線134。在所說明之實施例中，像素102組態為四電晶體(4T) CMOS主動像素。在其它實施例中，像素102可組態為3T、5T、6T或7T CMOS，或組態為CCD像素。

在操作中，在綜合週期期間，重設電晶體132首先接通以將浮動節點126設定為參考電壓V_dd 。接著，轉移電晶體124接通以將來自光電二極體122之累積電荷轉移至浮動節點126。因此，浮動節點126獲得新電壓，且光電二極體122被重設。源極隨耦器電晶體128接著將浮動節點126處之新電壓緩衝至行位元線136上。在某些實施例中，在光電二極體122曝光於入射光之前，轉移電晶體124及重設電晶體132可接通以重設光電二極體122。

圖3說明展示適合影像感應器100中使用之計時及控制電 路110之邏輯模組200的功能圖。每一模組可為電腦程式、程序或過程，其以習知程式設計語言(例如，C＋＋程式設計語言)編寫為原始碼，且該每一模組可經提供以供計時及控制電路110之處理器111執行。每一模組亦可實施為個別電路。原始碼以及目標及位元組碼之各種實施方案可儲存於電腦可讀儲存媒體上，或以載波形式包含於傳輸媒體上。

計時及控制電路110之模組可包含輸入模組204、儲存模組206、曝光控制模組208、讀出模組210及監視模組212。輸入模組204接受輸入(例如，像素讀數222(例如，像素輸出電壓)，)並將所接受之信息傳送至其它組件以供進一步處理。儲存模組206組織包含(例如)操作參數216之記錄，並幫助將此等記錄儲存至儲存器214(例如，快閃記憶體模組、EPROM或其它儲存裝置)且自儲存器214擷取此等記錄。可利用任何類型之記錄組織，包含平坦檔系統(flat file system)、階層式資料庫、關係資料庫或分布式資料庫。

曝光控制模組208可藉由(例如)致使每一列像素102循序地曝光於入射光來控制像素102之曝光序列。舉例而言，曝光控制模組208可致使列L0在列S0曝光之前曝光，或者可致使列L0與S0同時曝光。在一個實施例中，曝光控制模組208亦可實施長曝光列與短曝光列之異步循序曝光。舉例而言，長曝光列可自時間T₀ 開始循序地曝光。在預設之時間週期△T之後，短曝光列循序地曝光。在其它實施例 中，曝光控制模組208可實施長與短曝光列之同步循序曝光。舉例而言，短曝光列僅在所有長曝光列均已曝光之後方能曝光。

讀出模組210可藉由(例如)將輸出信號224發送至行選擇及列選擇電路106、108來控制像素102之讀出序列。在一個實施例中，讀出模組210可經組態以循序地掃描像素陣列101之每一列。舉例而言，讀出模組210可致使以規則掃描序列來掃描該等列，如下：L0、S0、L1、S1、L2、S2在其它實施例中，讀出模組210可經組態以在掃描長曝光列之前優先掃描短曝光列，以縮短掃描/曝光時間。在另外的實施例中，讀出模組210可經組態以按照單個掃描序列反覆掃描特定列，如下文參看圖6更詳細描述。

監視模組212可基於像素讀數222產生控制變量。舉例而言，監視模組212可比較像素102(圖1)之像素讀數222(例如，感測之光強度)與預設之臨限值，以判定像素102是否過度曝光。若感測之光強度超過預設之臨限值，則監視模組212指示過度曝光，且讀出及/或曝光控制模組210、208可修改讀出及/或曝光序列以減少光暈效應。舉例而言，若監視模組212指示不存在過度曝光，則可使用規則掃描序列；否則，可使用過度曝光讀出序列，如下文參看圖4更詳細描述。

圖4說明展示用於操作圖1之影像感應器100以減少光暈的方法300的流程圖。作為初始步驟，可在列L0已曝光持 續第一曝光週期之後讀出第一長曝光列L0(步驟302)。如上文參看圖2所描述，讀取列L0之像素102可包含接通轉移電晶體124以將來自光電二極體122之累積電荷轉移至浮動節點126。因此，光電二極體122現重設(即，具有大體上等於參考電壓之電壓)。接著，可在列L1已曝光持續第一曝光週期之後讀出相繼之長曝光列(即，列L1)(步驟304)。列L1可與列L0大體上同時曝光，或者可在已讀出列L0之後曝光。在讀出列L1之後，列L1中之每一像素102之光電二極體122亦重設。

在讀取第一及第二長曝光列L0、L1兩者之後，可重設第一相繼之短曝光列(即，列S0)(步驟306)。接著，第一相繼之短曝光列(即，列S0)可曝光持續小於第一曝光週期之第二曝光週期(步驟308)。在第二曝光週期期滿之後，可讀出列S0中之像素102(步驟310)。在決策步驟312處，若像素陣列101中存在更多的列，則過程返回至步驟304，且可以掃描序列掃描剩餘列之像素，如下：L0、L1、S0、L2、S1、L3、S2否則，過程結束。

根據圖4之過程而操作影像感應器100的一個預期優點係像素102之光暈可能性減小。在所說明之實施例中，列L0及L1為長曝光列，因此此等列中之像素102比短曝光列S0、S1及S2中之像素具有更大的光暈可能性。列L0及L1中之任何像素102之光暈均可能影響短曝光列S0，因為列S0鄰近於列L0及列L1兩者。藉由在重設及隨後曝光短曝光 列S0之前讀出列L0及L1中之像素102，可破壞任何溢出之電荷。因此，至少可減少長曝光列L0及L1中之任何光暈之影響。因此，可增大影像感應器100之動態範圍。圖4所說明之過程的若干實施例的另一預期優點係，影像感應器100所產生之影像品質在正常動態範圍操作期間不受影響。

儘管將圖1中之影像感應器100說明為具有排列成長曝光及短曝光列之像素，但在另一實施例中，影像感應器100可包含具有位於不同列及/或行中之像素的像素子集，如圖5中所說明。在所說明之實施例中，影像感應器100包含長曝光子集L0、L1及L2以及短曝光子集S0、S1及S2。每一子集可包含位於不同列及/或行中之像素。舉例而言，子集L0可包含第一列/第一行中之像素L00及第二列/第二行中之像素L01。具有處於不同列及/或行中之像素的一個預期優點係，至少可按行且按列地減少長曝光子集L0、F1及L2中之光暈對鄰近短曝光子集的影響。

圖6示意性地說明具有光暈減少機制並根據本發明之另一實施例而組態之影像感應器500。在此實施例中，影像感應器500之若干組件類似於上文參看圖1描述之影像感應器100之彼等組件。由此，相同參考符號指代圖1至圖5中之相同特徵及組件。影像感應器500可進一步包含線緩衝器116，其經組態以用於臨時保存來自像素陣列101之像素輸出。線緩衝器116可為類比或數位。舉例而言，線緩衝器116可包含具有用於儲存像素輸出之電容器的類比暫存 器，或其它適宜的緩衝組件。

影像感應器500之像素陣列101排列成列0至列5及行1至行6。在所說明之實施例中，像素陣列101之個別像素102全部組態成大體上相同。舉例而言，個別像素102可組態成如上文參看圖2所描述之4T CMOS主動像素，或組態成其它類型之CMOS或CCD像素。

圖7說明展示可在計時及控制電路110中實施以用於操作圖6之影像感應器500的方法600的流程圖。作為初始步驟，讀出模組210可致使在列i已曝光持續第一曝光週期之後讀取列i(i為正整數，例如列0)(步驟602)。第一曝光週期可經組態以俘獲影像之暗景物的細節。接著，在列i＋1(例如，列1)已曝光持續第一曝光週期之後讀取該列i＋1(步驟604)。可在線緩衝器116(圖5)中緩衝來自列i及列i＋1之讀出信號。

在讀取列i＋1之後，再次重設列i，以清除持續第一曝光週期之曝光期間任何從列i＋1溢出之電荷(步驟606)。接著，列i再次曝光持續第二曝光週期(步驟608)。第二曝光週期可經組態以俘獲影像之亮景物的細節。接著，在第二曝光週期期滿之後再次讀出列i(步驟610)。在決策步驟612處，若像素陣列101中存在更多的列，則過程返回至步驟604，且i遞增1(步驟614)；否則，過程結束。

根據圖7中所說明之過程操作影像感應器500的一個預期優點係像素102之光暈可能性減小。如上文所描述，方法600包含在重設並曝光先前列i之前讀出列i＋1中之像素 102。因此，當列i曝光持續第二曝光週期以俘獲亮景物時，任何自列i＋1溢出之電荷均已被破壞，以至少減少來自列i＋1之光暈效應。另一預期優點係，影像感應器500之動態範圍增大，因為像素陣列101之每一列均曝光兩次以俘獲影像之暗及亮景物兩者。

自以上內容中將瞭解，本文已出於說明之目的描述了本發明之特定實施例，但可在不偏離本發明之情況下作出各種修改。在特定實施例之上下文中所描述之本發明之某些態樣在其它實施例中可組合或消除。此外，雖然已在彼等實施例之上下文中描述了與本發明之某些實施例相關聯之優點，但其它實施例亦可展現此等優點，且並非所有實施例均必需展現此等優點以屬於本發明範疇內。因此，本發明僅由附加之申請專利範圍限定。

100‧‧‧影像感應器

101‧‧‧像素陣列

102‧‧‧個別像素

103‧‧‧基板

104‧‧‧類比信號處理器

106‧‧‧行選擇電路

108‧‧‧列選擇電路

110‧‧‧計時及控制電路

111‧‧‧處理器

112‧‧‧A/D轉換器

114‧‧‧數位信號處理器

116‧‧‧線緩衝器

122‧‧‧光電二極體

124‧‧‧轉移電晶體

126‧‧‧浮動節點

128‧‧‧源極隨耦器電晶體

130‧‧‧列選擇電晶體

132‧‧‧重設電晶體

134‧‧‧參考電壓線

136‧‧‧行位元線

200‧‧‧邏輯模組

204‧‧‧輸入模組

206‧‧‧儲存模組

208‧‧‧曝光控制模組

210‧‧‧讀出模組

212‧‧‧監視模組

214‧‧‧儲存器

216‧‧‧操作參數

222‧‧‧像素讀數

224‧‧‧輸出信號

500‧‧‧影像感應器

圖1為根據本發明之一實施例組態之影像感應器的示意圖。

圖2為適合在圖1之影像感應器中使用並根據本發明而組態之像素的示意圖。

圖3為根據本發明之一實施例組態之計時及控制電路(timing and control circuit)之邏輯模組的功能圖。

圖4為展示用於操作根據本發明之一實施例組態之影像感應器的方法的流程圖。

圖5為根據本發明之另一實施例組態之影像感應器的示意圖。

圖6為根據本發明之又一實施例組態之影像感應器的示意圖。

圖7為展示用於操作圖5之影像感應器的方法的流程圖。

100‧‧‧影像感應器

101‧‧‧像素陣列

102‧‧‧個別像素

103‧‧‧基板

104‧‧‧類比信號處理器

106‧‧‧行選擇電路

108‧‧‧列選擇電路

110‧‧‧計時及控制電路

111‧‧‧處理器

112‧‧‧A/D轉換器

114‧‧‧數位信號處理器

Claims (25)

1. 一種CMOS影像感應器，其包括：排列成列之複數個像素；一計時及控制電路，其電連通於該複數個像素，其中該計時及控制電路包含一讀出模組，該讀出模組經組態以：輸出曝光持續一第一曝光週期之一第一列像素；在輸出該第一列像素之後，輸出曝光持續該第一曝光週期之一第二列像素；及其後，輸出曝光持續不同於該第一曝光週期之一第二曝光週期的一第三列像素，該第三列像素位於該第一列像素與該第二列像素之間。
2. 如請求項1之CMOS影像感應器，其中該第二曝光週期小於該第一曝光週期。
3. 如請求項1之CMOS影像感應器，其中該讀出模組亦經組態以：(a)其後，輸出曝光持續該第一曝光週期之另一相繼列之像素；(b)其後，輸出曝光持續該第二曝光週期之另一相繼列之像素；及重複步驟(a)至步驟(b)，直到輸出所有列之像素為止。
4. 如請求項1之CMOS影像感應器，其中該讀出模組經組態以在曝光一第一列像素之後但在曝光該第二列像素之前 讀出該第一列像素。
5. 如請求項1之CMOS影像感應器，其中該計時及控制電路進一步包含用於相繼曝光該第一、該第二及該第三列像素之一曝光控制模組。
6. 如請求項1之CMOS影像感應器，其中該計時及控制電路進一步包含用於判定該第一及/或該第二列像素是否過度曝光之一監視模組，且若該第一及/或該第二列過度曝光，則該曝光控制模組經組態以在讀出該第一及該第二列像素之後曝光該第三列像素。
7. 如請求項6之CMOS影像感應器，其中該監視模組經組態以監視來自該第一及該第二列像素之信號輸出，比較該信號輸出與一預設之臨限值，並在該信號輸出超過該預設之臨限值時指示過度曝光。
8. 一種併入有如請求項1之CMOS影像感應器之影像記錄裝置，其中該影像記錄裝置包含一靜物攝影機、一攝錄影機、一蜂巢式電話、一視訊記錄器及一個人數位助理中之至少一者。
9. 一種用於具有排列成列之複數個像素之影像感應器的計時及控制電路，其包括：一曝光控制模組，其用於曝光第一及第二列像素持續一第一曝光週期，並曝光一第三列像素持續短於該第一曝光週期之一第二曝光週期，其中該第三列像素安置於該第一與該第二列之間；及一讀出模組，其經組態以相繼輸出曝光持續該第一曝 光週期之該第一及該第二列像素，且其後輸出曝光持續該第二曝光週期之該第三列像素。
10. 如請求項9之計時及控制電路，其中該讀出模組亦經組態以：(a)在輸出該第三列像素之後，輸出曝光持續該第一曝光週期之另一相繼列之像素；(b)其後，輸出曝光持續該第二曝光週期之另一相繼列之像素；及重複步驟(a)至步驟(b)，直到輸出所有列之像素為止。
11. 如請求項9之計時及控制電路，其進一步包括用於判定該第一及/或該第二列像素是否過度曝光之一監視模組，且若該第一及/或該第二列過度曝光，則該曝光控制模組經組態以在讀出該第一及該第二列像素之後曝光該第三列像素。
12. 一種用於減少具有排列成列之複數個像素之影像感應器中之光暈的方法，其包括：曝光第一及第二列像素持續一第一曝光週期；曝光一第三列像素持續不同於該第一曝光週期之一第二曝光週期，該第三列像素安置於該第一列像素與該第二列像素之間；讀出曝光持續該第一曝光週期之該第一列像素；在讀出該第一列像素之後，讀出該第二列像素；及其後，讀出曝光持續該第二曝光週期之該第三列像 素。
13. 如請求項12之方法，其中曝光第一及第二列像素包含：相繼曝光該第一及該第二列像素。
14. 如請求項12之方法，其中曝光第一及第二列像素包含：大體上同時曝光該第一及該第二列像素。
15. 如請求項12之方法，其中曝光一第三列像素持續一第二曝光週期包含：曝光該第三列像素持續小於該第一曝光週期之一第二曝光週期。
16. 如請求項12之方法，其中讀出該第一列像素包含：對來自該第一列之個別像素之一電壓進行取樣，並使該像素重設至參考電壓。
17. 如請求項12之方法，其進一步包括：(a)其後，讀出曝光持續該第一曝光週期之另一相繼列之像素；及(b)其後，讀出曝光持續該第二曝光週期之另一相繼列之像素。
18. 如請求項17之方法，其進一步包括：重複步驟(a)至步驟(b)，直到讀出所有列之像素為止。
19. 如請求項12之方法，其中讀出一第一列像素包含：在曝光一第一列像素之後但在曝光該第二列像素之前讀出該第一列像素。
20. 如請求項12之方法，其進一步包括：判定該第一及/或該第二列像素是否過度曝光； 若該第一及/或該第二列過度曝光，則在讀出該第一及第二列像素之後曝光該第三列像素。
21. 如請求項20之方法，其中判定該第一及/或該第二列像素是否過度曝光包含監視來自該第一及該第二列像素之信號輸出，並比較該信號輸出與一預設之臨限值。
22. 一種CMOS影像感應器，其包括：排列成子集之複數個像素；一計時及控制電路，其電連通於該複數個像素，其中該計時及控制電路包含一讀出模組，該讀出模組經組態以：輸出曝光持續一第一曝光週期之一第一子集之像素；在輸出該第一子集之像素之後，輸出曝光持續該第一曝光週期之一第二子集之像素；及其後，輸出曝光持續小於該第一曝光週期之一第二曝光週期的一第三子集之像素，藉由該第一子集或該第二子集之一像素將該第三子集之各對像素分開。
23. 如請求項22之CMOS影像感應器，其中每一子集包含位於不同列及/或行中之像素。
24. 如請求項22之CMOS影像感應器，其中該第三子集之一像素之四周由該第一及第二子集之像素環繞。
25. 一種併入有如請求項22之CMOS影像感應器之影像記錄裝置，其中該影像記錄裝置包含一靜物攝影機、一攝錄影機、一蜂巢式電話、一視訊記錄器及一個人數位助理中之至少一者。