TWI454063B - 箝位電路以及共模電壓產生電路 - Google Patents
箝位電路以及共模電壓產生電路 Download PDFInfo
- Publication number
- TWI454063B TWI454063B TW100125942A TW100125942A TWI454063B TW I454063 B TWI454063 B TW I454063B TW 100125942 A TW100125942 A TW 100125942A TW 100125942 A TW100125942 A TW 100125942A TW I454063 B TWI454063 B TW I454063B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- capacitors
- common mode
- voltage
- generating
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000007599 discharging Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 230000000007 visual effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Picture Signal Circuits (AREA)
Description
本發明有關於箝位電路以及共模電壓產生電路,特別有關於使用可調式電流源的箝位電路以及共模電壓產生電路。
傳統上,會使用一箝位電路來提供類比數位轉換器的共模電壓。第1圖繪示了習知技術中使用箝位電路來提供共模電壓的示意圖。第1圖中所舉的電路為電視訊號處理電路,其包含了一數位訊號處理電路101、一類比數位轉換器103、一箝位電路105、以及兩電容107、109。類比數位轉換器103具有兩輸入端104、106,用以分別接收電視訊號Vin
和Vip
以形成一差動訊號。類比數位轉換器103用以接收類比的電視訊號,並轉成數位電視訊號給數位訊號處理電路101處理。至於何時以及要提供多大的共模電壓給類比數位轉換器103來處理電視訊號,為熟知此項技藝者所知悉,故在此不再贅述。
箝位電路105用以對類比數位轉換器103之輸入路徑上的電容107和109進行充電,用以提供共模電壓Vcm
給類比數位轉換器103。然而,傳統的箝位電路通常都是提供固定的充電電流。以第1圖中的箝位電路105為例,其係由多個電阻111、113和115和開關元件117、119組成。因此,若開關元件117、119導通,電阻111、113和115便形成一分壓電路產生Vmid
,並據此輸出電流至電容107、109進行充電。然而,這樣的電流結構容易造成充電電流的浪費。舉例來說,當電容已經快被充至最大電壓時,流向A路徑的電流便會變小,而流至B路徑的電流便會變大。如此一來,大部份的電流便會被浪費掉,而造成了無謂的功率消耗。
因此本發明之一目的為提供一種可動態調整充放電電流的箝位電路。
本發明之另一目的為提供一種可動態調整充放電電流的共模電壓產生電路。
本發明之一實施例揭露了一種箝位電路,包含:一控制電路,用以產生一控制訊號;至少一可調式電流源,用以接收該控制訊號,以提供至少一充電電流來對至少一電容進行充電或使該電容進行放電,以產生一箝位電壓;以及一比較器,根據該箝位電壓以及一參考電壓來產生一比較結果,且該控制電路根據該比較結果來產生該控制訊號。
本發明之另一實施例揭露了一種共模電壓產生電路,用以產生一類比數位轉換器的一共模電壓,包含:一控制電路,用以產生一控制訊號;至少一可調式電流源,用以接收該控制訊號,以提供至少一充電電流來對該類比數位轉換器之訊號輸入路徑上至少一電容進行充放電,以產生該共模電壓;以及一比較器,根據該共模電壓以及一參考電壓來產生一比較結果,且該控制電路根據該比較結果來產生該控制訊號。
依據前述實施例,可視充電狀況動態的調整充放電的電流,因此可減少不必要的功率消耗。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解,硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式,而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語,故應解釋成「包含但不限定於」。以外,「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此,若文中描述一第一裝置耦接於一第二裝置,則代表該第一裝置可直接電氣連接於該第二裝置,或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
第2圖繪示了根據本發明之實施例的箝位電路200之電路圖。箝位電路200係使用單一可調式電流源來對不同的電容進行充放電以俺生箝位電壓。如第2圖所示,箝位電路200包含了一控制電路201、一可調式電流源203,以及一比較器205。控制電路201用以產生控制訊號CS。箝位電路200亦可視為一共模電壓產生電路,用以產生共模電壓給一類比數位轉換器。然而箝位電路200亦可運用在其他電子裝置上,來提供箝位電壓給一目標電子裝置。可調式電流源203用以接收控制訊號CS,以提供一充電電流IC1
、IC2
來對電容209、211進行充電或提供電容209、211之放電路徑,以產生箝位電壓Vclamp
。比較器205(此例中為一磁滯比較器)根據箝位電壓Vclamp
以及一參考電壓Vref
來產生一比較結果,且控制電路201根據比較結果來產生控制訊號CS。請留意,於此實施例,輸入端212和214所接收的訊號Vip
和Vin
可以為單端輸入訊號,亦即Vip
和Vin
中僅有其中一個具有小訊號部份。或者,Vip
和Vin
中可以兩個均具有小訊號部份。在此實施例中,可調式電流源203具有N型金氧半導體電晶體215以及P型金氧半導體電晶體217。這些金氧半導體電晶體之閘極分別接收控制訊號CS,因此可根據不同的控制訊號CS產生不同的電流。請留意可調式電流源203亦可由其他電路代替,不限於由P型金氧半導體電晶體和N型金氧半導體電晶體所組成。
箝位電路200可更具有一開關元件208,用以使類比數位轉換器213上的兩訊號接收路徑之箝位電壓Vclamp
等電壓。其詳細的運作方式為:箝位電路200可運作在一通常模式和一箝位模式。在通常模式下,開關元件208不導通,且箝位電路200不運作(亦即可調式電流源203內的金氧半導體電晶體關閉),類比數位轉換器213便依照電容209和211所形成的箝位電壓Vclamp
來動作。而在箝位模式下,開關元件208在箝位電路200依照前述之動作對電容209和211進行充電或放電前會導通,如此可使類比數位轉換器213上的兩訊號接收路徑之箝位電壓Vclamp
變成相同的位準,然後箝位電路200會依照前述之動作來對電容209和211進行充電或放電。於一實施例中,訊號Vip
和Vin
在箝位模式被控制成不具有小訊號部份,如此才不會干擾到箝位電壓的判斷。
第3圖繪示了根據本發明之實施例的箝位電路之動作示意圖。控制電路201係以一D型正反器來施行之。而可調式電流源203中的金氧半導體電晶體係由比較器205之輸出S0
以及控制電路201之輸出S1
的組合來控制。例如,可用一邏輯電路202接收S0
、S1
後,產生一輸出訊號Out,但並非限定使用硬體的邏輯電路來根據S0
、S1
控制可調式電流源203中的金氧半導體電晶體,亦可經由其他方式來控制。如第3圖所示,當自比較器205輸出之訊號S0
的值為0,而自控制電路201輸出的訊號S1
為0時,可調式電流源203的P型金氧半導體電晶體215為導通,N型金氧半導體電晶體217為不導通。此時可調式電流源203會對電容209和211進行充電。而當訊號S0
的值為1,訊號S1
為1時,可調式電流源203的P型金氧半導體電晶體215為不導通,N型金氧半導體電晶體217為導通。此時電容209、和211會進行放電。上述充電或放電之動作,即為前述之箝位模式。而當訊號S0
、訊號S1
之組合為(0,1)或(1,0)時,便為通常模式,可調式電流源203的P型金氧半導體電晶體215和N型金氧半導體電晶體217均為不導通。
第4圖繪示了根據本發明之另一實施例的箝位電路400之電路圖。相較於箝位電路200,箝位電路400亦具有控制電路401、可調式電流源403、407以及比較器405,可調式電流源403、407亦被控制電路401來對類比數位轉換器413之兩訊號接收路徑上的電容409和411進行充放電。箝位電路200以及箝位電路400之差別在於箝位電路200係以同一可調式電流源203來對不同電容209和211進行充放電,而箝位電路400係使用不同的可調式電流源403、407來分別對不同的電容409、411進行充放電,因此箝位電路200和箝位電路400之電路結構略有不同。箝位電路400不包含箝位電路200的開關元件208,且具有兩個比較器405、406。可調式電流源403、407分別對電容409、411進行充放電,且比較器405、406分別比較電容409和411所形成的箝位電壓並將比較結果傳送至控制電路401。
箝位電路400之動作可如下所示:當箝位電路400操作於一箝位模式時,比較器405和406分別比較箝位電壓和參考電壓Vref
來產生控制訊號CS。而當箝位電路400操作於一通常模式時,可調式電流源403、407不動作(即其內的P型金氧半導體電晶體415、419和N型金氧半導體電晶體417、421關閉),類比數位轉換器413便依據電容409和411所產生的箝位電壓正常動作。箝位電路400之其他動作或電路細節與箝位電路200相同,故在此不再贅述。
依據前述實施例,可視充電狀況動態的調整充放電的電流,因此可減少不必要的功率消耗。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
200、400...箝位電路
201、401...控制電路
202...邏輯電路
203、403、407...可調式電流源
205、405、406...比較器
208...開關元件
209、211、409、411...電容
212、214、412、414...輸入端
213、413...類比數位轉換器
215、415、419...N型金氧半導體電晶體
217、417、421...P型金氧半導體電晶體
第1圖繪示了習知技術中使用箝位電路來提供共模電壓的示意圖。
第2圖繪示了根據本發明之實施例的箝位電路之電路圖。
第3圖繪示了根據本發明之實施例的箝位電路之動作示意圖。
第4圖繪示了根據本發明之另一實施例的箝位電路之電路圖。
200...箝位電路
201...控制電路
203...可調式電流源
205...比較器
208...開關元件
209、211...電容
212、214...輸入端
213...類比數位轉換器
215...N型金氧半導體電晶體
217...P型金氧半導體電晶體
Claims (10)
- 一種箝位電路,包含:一控制電路,用以產生一控制訊號;至少一可調式電流源,用以接收該控制訊號,以提供至少一充電電流來對至少一電容進行充電或使該電容進行放電,以產生一箝位電壓;一比較器,根據該箝位電壓以及一參考電壓來產生一比較結果,且該控制電路根據該比較結果來產生一邏輯訊號;以及一邏輯電路,用以接收該比較結果以及該邏輯訊號,並根據該比較結果以及該邏輯訊號產生該控制訊號。
- 如申請專利範圍第1項所述之箝位電路,該些電容之個數至少為二,且該箝位電路使用同一該可調式電源來對複數個該電容進行充放電以產生該箝位電壓。
- 如申請專利範圍第1項所述之箝位電路,係使用不同的該可調式電流源來分別對不同的該電容進行充放電以產生該箝位電壓。
- 如申請專利範圍第1項所述之箝位電路,更包含一開關元件,其中該電容之個數至少為二,該開關元件耦接該些電容,用以在導通時使該些電容所產生的電壓相等。
- 如申請專利範圍第4項所述之箝位電路,其中該箝位電路於一箝位模式下產生該箝位電壓,且於產生該箝位電壓前導通該開關元件使該些電容所產生的電壓相等。
- 一種共模電壓產生電路,用以產生一類比數位轉換器的一共模電壓,包含:一控制電路,用以產生一控制訊號;至少一可調式電流源,用以接收該控制訊號,以提供至少一充電電流來對該類比數位轉換器之訊號輸入路徑上至少一電容進行充放電,以產生該共模電壓;一比較器,根據該共模電壓以及一參考電壓來產生一比較結果,且該控制電路根據該比較結果來產生一邏輯訊號;以及一邏輯電路,用以接收該比較結果以及該邏輯訊號,並根據該比較結果以及該邏輯訊號產生該控制訊號。
- 如申請專利範圍第6項所述之共模電壓產生電路,該些電容之個數至少為二,且該箝位電路使用同一該可調式電源來對複數個該電容進行充放電以產生該共模電壓。
- 如申請專利範圍第6項所述之共模電壓產生電路,係使用不同的該可調式電流源來分別對不同的該電容進行充放電以產生該共模電壓。
- 如申請專利範圍第6項所述之共模電壓產生電路,更包含一開關元件,其中該電容之個數至少為二,該開關元件耦接該些電容,用以在導通時使該些電容所產生的電壓相等。
- 如申請專利範圍第9項所述之共模電壓產生電路,其中該共模電壓產生電路於一共模電壓產生模式下產生該共模電壓,且於產生該共模電壓前導通該開關元件使該些電容所產生的電壓相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100125942A TWI454063B (zh) | 2011-07-22 | 2011-07-22 | 箝位電路以及共模電壓產生電路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100125942A TWI454063B (zh) | 2011-07-22 | 2011-07-22 | 箝位電路以及共模電壓產生電路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201306489A TW201306489A (zh) | 2013-02-01 |
| TWI454063B true TWI454063B (zh) | 2014-09-21 |
Family
ID=48169372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100125942A TWI454063B (zh) | 2011-07-22 | 2011-07-22 | 箝位電路以及共模電壓產生電路 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI454063B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116470855B (zh) * | 2023-06-19 | 2023-09-01 | 深圳市微源半导体股份有限公司 | 运算放大电路、运算放大器及线性电源 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200704164A (en) * | 2005-07-05 | 2007-01-16 | Mediatek Inc | Clamping circuit |
| US7538581B2 (en) * | 2006-08-01 | 2009-05-26 | Supertex, Inc. | Fast AC coupled level translator |
| US7724043B1 (en) * | 2007-07-10 | 2010-05-25 | National Semiconductor Corporation | Common mode controller for a sample-and-hold circuit |
| US7834696B2 (en) * | 2008-04-04 | 2010-11-16 | Infineon Technologies Ag | Common mode control circuitry for multi-stage operational amplifiers |
-
2011
- 2011-07-22 TW TW100125942A patent/TWI454063B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200704164A (en) * | 2005-07-05 | 2007-01-16 | Mediatek Inc | Clamping circuit |
| US7538581B2 (en) * | 2006-08-01 | 2009-05-26 | Supertex, Inc. | Fast AC coupled level translator |
| US7724043B1 (en) * | 2007-07-10 | 2010-05-25 | National Semiconductor Corporation | Common mode controller for a sample-and-hold circuit |
| US7834696B2 (en) * | 2008-04-04 | 2010-11-16 | Infineon Technologies Ag | Common mode control circuitry for multi-stage operational amplifiers |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201306489A (zh) | 2013-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10778227B2 (en) | Level shifting circuit and method | |
| US8829942B2 (en) | Comparator and calibration thereof | |
| US9647469B2 (en) | Charge and discharge control circuit, charge and discharge control unit, and battery device | |
| JP2010166108A (ja) | 遅延回路 | |
| JPWO2005020437A1 (ja) | 半導体集積回路装置及びそれを用いた電源電圧監視システム | |
| US9374007B2 (en) | DC/DC converter | |
| US10340912B2 (en) | Power on reset circuit | |
| TW202025594A (zh) | 電源切換電路 | |
| KR20160070004A (ko) | 전압 검출 회로 | |
| CN107992151B (zh) | 电压控制电路及其方法、面板和显示装置 | |
| US10972102B2 (en) | Interface circuit | |
| TWI454063B (zh) | 箝位電路以及共模電壓產生電路 | |
| US10879858B2 (en) | Oscillator circuit using comparator | |
| JP6998850B2 (ja) | 定電流回路 | |
| KR20190002680A (ko) | 전압 발생 장치 및 반도체 칩 | |
| US9985644B1 (en) | Digital to-time converter and method therof | |
| IT201900015306A1 (it) | Circuito di pilotaggio ad uscita digitale e procedimento | |
| JP2008177755A (ja) | レベルシフト回路およびそれを用いた半導体装置 | |
| CN102916698A (zh) | 箝位电路以及共模电压产生电路 | |
| US8872555B2 (en) | Power-on reset circuit | |
| US9350235B2 (en) | Switched capacitor voltage converting device and switched capacitor voltage converting method | |
| JP5979162B2 (ja) | パワーオンリセット回路 | |
| CN105572603B (zh) | 电源管理系统及其电源模块的检测装置 | |
| US8450987B2 (en) | Switching apparatus and control signal generator thereof | |
| US8030904B2 (en) | Oscillator circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |