[go: up one dir, main page]

TWI450361B - 形成銅互連結構之方法 - Google Patents

形成銅互連結構之方法 Download PDF

Info

Publication number
TWI450361B
TWI450361B TW098143422A TW98143422A TWI450361B TW I450361 B TWI450361 B TW I450361B TW 098143422 A TW098143422 A TW 098143422A TW 98143422 A TW98143422 A TW 98143422A TW I450361 B TWI450361 B TW I450361B
Authority
TW
Taiwan
Prior art keywords
layer
copper
metal element
barrier layer
heat treatment
Prior art date
Application number
TW098143422A
Other languages
English (en)
Other versions
TW201034119A (en
Inventor
小池淳一
柴富昭洋
Original Assignee
合同會社先端配線材料研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 合同會社先端配線材料研究所 filed Critical 合同會社先端配線材料研究所
Publication of TW201034119A publication Critical patent/TW201034119A/zh
Application granted granted Critical
Publication of TWI450361B publication Critical patent/TWI450361B/zh

Links

Classifications

    • H10W20/076—
    • H10W20/033—
    • H10W20/035—
    • H10W20/043—
    • H10W20/0526—
    • H10W20/055—
    • H10W20/0552—
    • H10W20/425—
    • H10W20/0425—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Description

形成銅互連結構之方法
本申請案係主張日本專利申請案第2008-324061號，申請日為西元2008年12月19日，標題為「形成銅互連結構之方法，銅互連結構及半導體裝置」之優先權，其全文係以參考文獻之方式併入此處。
本發明係關於一種於電性絕緣層上形成以銅製成之銅互連(copper interconnection)之方法，該銅互連結構，及於絕緣層上具有銅互連作為電路互連(circuit interconnection)之半導體裝置。
為了製造較高速及低耗能之半導體，矽基礎之積體電路(IC)或薄膜電晶體(TFT)等(參照專利文件1)須具有低RC延遲互連圖案(參照如下非專利文件1)。此種半導體裝置之實例可包含高速中央處理單元(CPU)或大型液晶顯示裝置(LCD)。又，於矽基礎之超大型積體系統(ULSI)中，即使它們可包含具有小寬度之互連，仍必須要有低電阻率之互連以增加其積體密度。另外，為了製造具有高信賴度之半導體裝置，互連係以電遷移(EM)或應力遷移(SM)阻抗性較優異之材料製成(參照如下專利文件1)。
[專利文件1]日本專利申請案公開號第H07-186273號(未實審)
[非-專利文件1]“Semiconductor Device(2nd edition)-Physics and Technology”by S.M. Sze(October 5,2005,Sangyo Tosho,Co.,Ltd.,third impression of second edition,P345-346.
為達到上述需求，已揭露以銅(Cu)作為互連體而形成用於上述半導體裝置之互連之技術。與鋁(Al)或鋁合金(如鋁銅矽(AlCuSi)合金)相較，具有較低電阻率，及較優異之電遷移(EM)阻抗性(參照如下專利文件1及專利文件2-6)。例如，已揭露一種透過擴散阻障層(diffusion barrier層)，形成具有形成於包含矽(如SiO2 )之絕緣層上銅製之互連體之鑲嵌型互連結構之技術，從而防止銅擴散至該絕緣層((參照如下專利文件7及8)。
[專利文件2]日本專利申請案公開號第S63-156341號(未實審)
[專利文件3]日本專利申請案公開號第H01-202841號(未實審)
[專利文件4]日本專利申請案公開號第H05-047760號(未實審)
[專利文件5]日本專利申請案公開號第H06-140398號(未實審)
[專利文件6]日本專利申請案公開號第H06-310509號(未實審)
[專利文件7]日本專利申請案公開號第H11-054458號(未實審)
[專利文件8]日本專利申請案公開號第H11-087349號(未實審)
於上述銅互連中，擴散阻障層習知係由錳(Mn)所製(參照如下專利文件5及專利文件9及10)，或，錳(Mn)之硼化物或氮化物(參照專利文件5)、鉭(Ta)(參照專利文件2)、鉻(Cr)(參照如下專利文件2及3)、鈦(Ti)(參照專利文件3)、氮化鈦(TiN)(參照專利文件1及2)、鎢(W)(參照專利文件2)、鉬(Mo)(參照專利文件2)、鋯(Zr)(參照專利文件3)、釩(V)(參照專利文件3)、鈮(Nb)(參照專利文件3)、Zr、Ti、V、Ta、Nb、Cr之氮化物膜、或硼化合物膜(參照專利文件3)等。
又，由複數層結構形成擴散阻障層之技術已被揭露(參照專利文件6)。專利文件6中所揭露之技術係防止銅擴散至SiO2 絕緣層，藉由於擴散阻障層周圍提供錳(Mn)或鎂(Mg)所製之“捕捉層”，或作為由鉭(Ta)、鎢(W)或鉭鎢(Ta-W)合金所製之擴散阻障層之基礎。
構成互連體之銅係藉由電解電鍍法、濺鍍法(參照如下專利文件9及10)或電漿CVD(化學汽相沈積)法(參照專利文件11)形成於阻障層上。作為實例，用作互連之由(111)、(200)、及(311)之結晶面所製之銅層係形成於鈮(Nb)層上(參照專利文件11)。為了於阻障層上均勻地形成銅互連體，亦揭露另一技術，其中，該銅互連體係經由晶種層(seed layer)而形成，晶種層係由一薄銅層所形成(參照專利文件12)。例如，於薄銅層上(以濺鍍法形成於氮化鉭(TaN)層上)藉由電解電鍍法形成互連之銅層，無法構成具有均勻結晶面指數(crystal face index)之表面。反之，該表面係由具有不同指數(如(111)、(200)、及(311)結晶面)之結晶面所構成(參照專利文件10)。
[專利文件9]日本專利申請案公開號第2005-277390號(未實審)
[專利文件10]日本專利申請案公開號第2003-142487號(未實審)
[專利文件11]日本專利申請案公開號第H05-190548號(未實審)
[專利文件12]日本專利申請案公開號第2006-049641號(未實審)
近年來，已揭露另一種技術，其中，與其分別形成鉭或氮化鉭之阻障層及於該阻障層上之銅晶種層以形成銅互連體，其係揭露以自我形成方式(self forming manner)形成上述兩層(參照專利文件9及專利文件13)。例如，已知形成擴散阻障層之技術，其中，其表面層為主要由銅所組成之層。擴散阻障層係由具有合金化金屬元素之銅合金層，且形成於包含矽之絕緣層上(參照專利文件9及專利文件13)。
[專利文件13]日本專利第406595號
依據上述技術，以形成於該擴散阻障層之表面部分且主要由銅所組成之層，可輕易構成該銅互連體。於此技術中，該主要由銅所組成之層係用作銅晶種層，以藉自我形成方式而形成擴散阻障層。該銅合金層中之金屬合金元素之實例可包含錳(Mn)、鈮(Nb)、鋯(Zr)、鉻(Cr)、釩(V)、釔(Y)、錸(Re)等(參照專利文件9)。
上述金屬元素具有大於銅本身擴散係數之擴散係數，且該金屬元素係較銅易氧化(參照專利文件13)。為了以自我形成方式而由銅合金層或包含上述金屬元素做為材料之固溶體層(solid solution層)形成擴散阻障層，習知係於將銅合金層或固溶體層沈積於絕緣層後，於該等層上進行熱處理(參照專利文件9及13)。
使用包含具有大於銅本身之擴散係數，且較銅易氧化之金屬元素之銅合金或固溶體層之優點在於，擴散阻障層(其表面層主要由銅(銅晶種層)組成)可藉由熱處理之進行而以自我形成方式形成。然而，同時產生一難題，當藉由加熱含有該等額外元素之銅合金層或固溶體層而形成擴散阻障層時，該擴散阻障層(其主要由銅組成)之表面層係由不同晶體面(結晶面)所製。
上述困難所致之技術缺點之具體實例為，可能提供於擴散阻障層(主要由銅組成)之表面層上具有大量晶粒界(crystal grain boundaries)之銅互連。當大量晶粒界存在於銅互連時，明顯發生構成互連體之銅經由晶粒界擴散的現象，從而降低電遷移(EM)或應力遷移(SM)之阻抗性。又，鑲嵌型銅互連結構之絕緣層絕緣性質係降低。因此，無法符合具有高操作信賴度之半導體裝置之要求。
有鑑於上述，係提出本發明。本發明之一目的係藉由形成其中銅表面定向之種類減少之阻障層，而降低存在於銅互連體中之晶粒界之密度。因此，本發明之一目的係提供具有低電阻率及具有改善的電遷移(EM)或應力遷移(SM)之阻抗性之銅互連結構。
依據本發明之一目的，一種形成銅互連結構之方法，係於絕緣層上具有銅製之互連體所形成之互連結構，包含下列步驟：於絕緣層中形成一開口；於該開口之表面上形成包含金屬元素之銅合金層，該金屬元素之氧化物形成焓係低於銅之氧化物形成焓；於該銅合金層上進行熱處理製程以形成阻障層，並降低銅結晶面種類；以及於該阻障層上設置銅以形成銅製互連體所形成之互連結構。
如上所述，於本發明之第一目的中，係對該銅合金層施行熱處理，以形成該阻障層。據此，於阻障層表面係可能形成具有降低的銅表面定向數目之阻障層。因此，存在於銅互連體中之晶粒界之密度係降低，故可實現具有低電阻率及改善之電遷移(EM)及應力遷移(SM)阻抗性之銅互連結構。
依據本發明之第二目的，一種於絕緣層上具有銅製之互連體所形成之銅互連結構，係包括：一絕緣層，係包含矽；包含銅之互連體，係於該絕緣層上之開口中；及包括金屬元素及銅之阻障層，係形成於該絕緣層及該互連體之間，及，其中，該阻障層形成時，其表面之銅結晶面種類減少，而在銅結晶面種類減少之該阻障層表面設置該包含銅之互連體。
其中，該阻障層之內表面係包括{100}及{111}之銅表面定向。又，該阻障層之內表面之X射線繞射波峰強度為{111}波峰係強於{200}波峰。因此，於該阻障層之內表面上優先形成具有低表面能之晶粒界(crystal grain boundary)(晶粒界係成長為粗糙粒子)。據此，存在於銅互連體中之晶粒界之密度係降低。因此，實現具有低電阻率及改善之電遷移(EM)及應力遷移(SM)阻抗性之銅互連結構係為可能。
本發明之實施例將參照圖式而如後詳細說明，其中係顯示本發明之較佳實施例。後續描述並非用以限制本揭露之範疇、應用性或配置。更甚者，較佳例示性實施例之後續描述，將提供本領域熟習技藝者能據以實施本揭露之較佳例示性實施例。應注意，在不悖離如後附申請專利範圍所示之本發明之精神與範疇下，本發明可以不同型式而實施。
本發明之實施例通常係關於銅互連及其製造方法。尤其是，其關於一種具有改善的電遷移(EM)或應力遷移(SM)之阻抗性之銅互連之新生成法。
本發明之實施例係指出能增加EM或SM之阻抗性及改善其操作信賴度之銅互連結構及半導體裝置之形成方法。此係藉由當擴散阻障層形成時，降低擴散阻障層上之銅表面定向之種類而達成。係藉由對銅合金層(包含金屬元素)進行熱處理而形成本發明擴散阻障層。與銅相較，該金屬元素係輕易被氧化，且其特徵為擴散係數大於銅本身之擴散係數。藉由降低阻障層之銅表面定向的種類，將降低存在於該銅互連體之晶粒界密度及該銅互連之電阻率。
為了達成具有低密度之晶粒界之銅互連體，提供其中阻障層(主要由銅組成)之表面部分係由限定數目之銅表面定向所形成之技術，係為一種挑戰。為解決此技術問題，本案發明人致力於研究任何可能影響阻障層之銅表面定向種類之因素。
結果，本案發明人獲得下列結論：於主要由銅組成之層中，該銅表面定向之數目係依賴添加至該銅合金層以作為額外元素(additive element)之金屬元素種類。即使與銅相較，大部分金屬元素係輕易氧化，但僅有少數金屬元素能於銅晶種層中提供減少的銅表面定向數目。
當銅合金層暴露於熱處理時，該少數之金屬元素(於後簡稱為“金屬元素”)係提供降低銅合金層之銅表面定向種類之作用，從而在熱處理後於該阻障層上提供較低之銅表面定向數目。與熱處理前形成銅合金層之時點相較，該銅表面定向數目較低。例如，於該案例中，沈積時係形成具有三種銅結晶面之銅合金層，適當金屬元素(添加以作為銅合金層之合金元素)於熱處理後可降低銅結晶面種類為兩種。
本發明之擴散阻障層(其表面層為主要由銅所組成之層)係提供於包含低介電係數(permittivity)之矽氧化物之絕緣層上，矽氧化物形成鑲嵌型互連結構之層間絕緣層。具有低介電係數矽氧化物之絕緣層之實例可包含矽氧化物碳化物(SiOC：k~2.8)、矽氟化物氧化物(SiOF：k~3.6)、矽氟化物碳化物(SiCF：k=2.0~2.4)、及二氧化矽(SiO2：k~3.9)。有機絕緣層如聚伸芳基醚(poly-arylene ether)(k~2.6)及聚醯亞胺(k=2.7~2.9)亦可用作低介電係數絕緣層。又，於其他實施例中，用以形成TFT-LCD裝置中具有肖特基接觸(Schottky contact)之閘極、或具有歐姆接觸之源極或汲極時，該擴散阻障層可提供於絕緣基材之表面，該絕緣基材係包含矽酸鹽玻璃或石英玻璃。
於此實施例中，該絕緣層可由單一絕緣層(如SiOC)構成。另外，其他實施例可使用複數層結構，如氮化矽(SiN)層堆疊於矽氧化物碳化物(SiOC)層上。具有複數層結構之絕緣層係具優勢於，擴散阻障層(其為氧化物層)可有效地形成於含氧之複數層結構之上表面上。例如，擴散阻障層可有效地形成於具有複數層結構之絕緣層上，該複數層結構係具有作為第一層之多孔性矽氧化物碳化物(SiOC)層(其具有複數孔洞且平均孔徑約數奈米(nm)，e.g. 2nm)、及頂層(第二層)如緻密SiOC，係沈積於該多孔性SiOC層。
本發明較佳實施例之擴散阻障層為表面部分主要由銅所組成之層。該較佳實施例之擴散阻障層可由包含金屬元素之銅合金層形成，其中，與銅相較，該金屬元素可輕易氧化。附帶地，於293K之溫度，銅之氧化物形成焓為-167.5kJ/mol(見Smithells Metals Reference Book,Seventh Edition,8-25,Butterworth-Heinemann(1992))。較銅輕易氧化之金屬元素，為具有低於銅之氧化物形成焓之氧化物形成焓(於293K之溫度)。又，於此實施例中，該銅合金層為主要部分由固溶體合金型銅(如取代型)所組成之層。又，本發明較佳實施例之銅合金層可包含銅層、主要部分含銅之銅-合金層、以及包含該銅層或該銅合金層及該金屬元素所製之層之複數層結構，其中，該金屬元素係較銅為輕易氧化。
尤其，適用於形成本發明擴散阻障層之材料之銅合金層為，包含作為額外元素之金屬元素(較銅輕易氧化)之層。於不同金屬元素中，以進行銅合金層熱處理後，具有降低表面結晶定向(構成該銅合金層表面之結晶面)類型之效果者為最佳。不使用包含該金屬元素之銅合金層時，則可測定該金屬元素(若用於該銅合金層作為額外元素)能否提供此降低表面結晶定向類型之作用。此可藉由形成層化結構而進行，其中，由該金屬元素所製之層係首先沈積於該絕緣層上。接著，將銅層沈積於該第一層上，並觀察銅之表面結晶定向類型(沈積時)。藉由進行該層化結構之熱處理及檢測熱處理後之銅之表面結晶定向，測定熱處理後之銅表面結晶定向類型是否減少係為可能。
可使用不同方法測定銅之表面結晶定向之類型。該等方法之實例可包含X射線繞射法(XRD)、穿透式電子繞射法(TED)、或反射式高能電子繞射法(RHEED)。參照本揭露，該表面結晶定向於X射線繞射圖譜中，於20°至140°之繞射角度(2θ)具有波峰。於上述繞射方法(e.g. XRD法)之一些案例中，其中即使該結晶面構成實際表面，X射線繞射圖譜不存在波峰。此主要係因該結晶內之原子排列及其結構因子(“Crystal Electron Microscopy”,by Hiroyasu Saka,November 15,1997,Uchida Roukakuho Publishing Co. Ltd.,First print,Page 75-81)。於本揭露中，產生繞射波峰之結晶面為至少“包含於”該表面結晶定向中，不同於其中結晶面不限於產生繞射波峰者之案例。
以包含厚度為約20nm之鎂(Mg)層及厚度為約150nm之銅(Cu)層之複數層結構作為實例進行闡述。該Mg層及Cu層之形成，係藉由高頻濺鍍法將純度(99.9%(=3N))之鎂形成於SiO2 層上作為{001}-Si基板上之絕緣體，並以6N之高純度銅作為標靶。第1圖說明沈積後之複數層結構之銅層表面所得X射線繞射圖譜。如此圖所示，XRD圖譜顯示繞射波峰係於表示{311}、{111}、及{200}之銅結晶面之繞射角度。即，其顯示該銅層表面係由至少三種結晶面：{311}、{111}、及{001}構成。同時，第2圖顯示該沈積之複數層結構以347℃(620K)進行熱處理30分鐘後之XRD圖譜。如此圖所示，XRD圖譜顯示繞射波峰係於表示{111}及{200}之銅結晶面之繞射角度。即，其顯示於熱處理該複數層結構後，該銅層之表面結晶定向減少至兩種：{111}及{001}構成。據此，經測定，鎂(Mg)為熱處理後，降低銅之結晶面定向類型之金屬元素。
除了前述之鎂(Mg)，其他金屬元素如錳(Mn)、鋁(Al)等亦可藉由熱處理而進行降低銅之表面結晶面定向種類，於沈積處由三種變成兩種，之作用。類似於鎂(Mg)之案例，當複數層結構包含形成於SiO2 層上作為{001}-Si基板上之絕緣體之厚度約為20nm之錳(Mn)或鋁(Al)層及厚度約為150nm之銅層時，於加熱該複數層結構後，銅之表面結晶定向可由於沈積物之三種-{311}、{111}及{001}，變成兩種-{111}及{001}。
接著，包含鍺層(厚度約為20nm)及銅層(厚度約為150nm)之複數層結構作為實例進行闡述，該複數層結構係藉由高頻濺鍍法將高純度之鍺形成於SiO2 膜上作為{001}-Si基板上之絕緣體，並以6N之高純度銅作為標靶。第3圖說明沈積後之複數層結構之銅層表面所得X射線繞射圖譜。如此圖所示，XRD圖譜顯示繞射波峰係於表示{111}及{001}之銅結晶面之繞射角度。即，其顯示該銅層表面係由兩種結晶面：{111}及{001}構成。即，其顯示該銅層表面係由兩種結晶面：{111}及{001}構成。
同時，第4圖顯示該沈積之複數層結構以337℃(610K)進行熱處理30分鐘後之XRD圖譜。如此圖所示，該銅層之表面結晶定向係減少成僅有{111}結晶面。基於該結果，鍺(Ge)經測定為熱處理後，降低銅層之結晶面定向種類之金屬元素。
對於降低銅結晶面定向種類之較適加熱條件，溫度範圍為327℃(600K)至427℃(700K)，時間為1分鐘至80分鐘。於較低的溫度，尤其是低於327℃(600K)如77℃(350K)，無法清晰地測定降低銅合金層之表面結晶定向之類型之作用。同時，較高的溫度，尤其是超過427℃(700K)則為不佳，因為該高溫係造成銅合金層所包含之銅擴散及顯著侵入至該絕緣體，從而令該絕緣體降低其電性絕緣性質。另一方面，該高溫係造成該絕緣體所包含之元素(如矽)擴散及顯著侵入至該銅或銅合金層，從而抑制了表面結晶定向種類之穩定降低作用。
總之，為獲得與沈積時點相較，表面結晶定向種類降低之銅層，較適加熱條件可以不低於327℃(600K)且不高於427℃(700K)之溫度，於惰氣氛圍中，且加熱時間不少於1分鐘且不多於80分鐘下進行。
復參照第2圖，上述加熱條件有利於兩目的：1)降低銅之表面結晶定向至{111}及{001}結晶面，且2)獲得主要由銅所組成之層，其中該X射線繞射法(XRD)波峰強度，{111}結晶面強於{002}結晶面。於此揭露中，“高”或“低”強度意指X射線繞射圖譜中，每秒之X-射線計數之數目。應注意，即使表面結晶面定向種類減少至兩種，若該主要由銅所組成之層之表面主要由其中一種類型形成，其可促使具有低密度晶粒界之銅互連體之形成。
提供本發明擴散阻障層之較適材料為包含任一種或不少於兩種之金屬元素之銅合金層，該金屬元素如鎂(Mg)(ΔH293 =-601.6KJ/mol)、錳(Mn)(Δ293 =-1387.5KJ/mol)、鍺(Ge)(Δ293 =-580.2KJ/mol)或鋁(Al)(Δ293 =-240.7KJ/mol)。該等金屬元素係屬於該等較銅易氧化者。該銅合金層可包含固溶體(如取代型)所組成之層。例如，該銅合金層可包含Cu-Mg、Cu-Mn、Cu-Ge、或Cu-Al。又，該銅合金可包含具有銅層及鎂層、或銅層及錳層之複數層結構。
尤其，包含錳(於400℃具有擴散係數為約1.97×10-20 cm2 /s)或鍺(於400℃具有擴散係數為約1.13×10-19 cm2 /s)之銅合金層，用於形成其表面層部分為主要由銅所組成之層之擴散阻障層為較佳。應注意，錳與鍺均具有大於銅本身擴散係數(5.51×10-21 cm2 /s at 400℃)之擴散係數[Landolt-Bornstein,New Series Group III,Vol. 263,2,11,Springer Verlag,Berlin(1990)]。藉由例如使用錳或鍺作為合金材料之銅合金層，可於含氧之絕緣層上以自我形成方式形成氧化物層(其構成擴散阻障層)，且可於擴散阻障層之表面部分上以自我形成方式形成主要由銅所組成之層。此主要係因該等金屬元素實際上較銅易氧化，且亦具有大於銅本身擴散係數之擴散係數。
例如，於案例中，藉由於矽氧化物所製之絕緣層上沈積包含錳作為額外元素之銅層而首先形成擴散阻障層，接著加熱處理該銅層，將由包含錳、銅及絕緣體組成元素之氧化物層製得擴散阻障層。例如，該氧化物層可以下列組成式表示：MnX SiY CuZ O(O<X，Y、Z<1，X+Y+Z=1，通常，X>Y、Z)。又，可藉由加熱處理作為形成該阻障層材料之複數層結構，而形成具有上述組成式之氧化物層之擴散阻障層。該複數層結構可包含沈積於錳層上之銅層，係形成於矽氧化物所製之絕緣體上。另外，該擴散阻障層(為具有上述組成式之氧化物層)亦可藉由改變複數層結構中的沈積順序而形成。
用於形成本發明擴散阻障層之銅合金層可藉由高頻濺鍍法，使用銅及錳(Cu-Mn)之合金材料作為標靶而形成，該合金材料包含濃度不低於5原子%且不高於10原子%之錳。另外，該銅合金層之形成可使用銅錳合金、高純度錳、或高純度銅，藉由化學汽相沈積法(CVD)、高頻濺鍍法、離子電鍍法、雷射剝蝕法、電解電鍍法等。又，其他實施例可以上述沈積製程如高頻濺鍍法、CVD法、離子電鍍法、雷射剝蝕法等，使用鍺(Ge)作為合金材料而形成銅合金層。例如，用於上述例示性實施例之銅鍺(Cu-Ge)合金，包含濃度範圍不低於1.0原子%且不高於7.0原子%之鍺，例如於高純度鍺或高純度銅中之原子濃度。
於鑲嵌型互連結構中，提供於互連溝槽(如絕緣層之凹槽(trench groove)或通孔)上之互連寬度越窄，用作形成擴散阻障層之材料之銅合金層之厚度越薄。例如，於一案例中，其中互連寬度為約90nm，對應此互連寬度之擴散阻障層之適當厚度為約10+/-2nm。又，於一案例中，其中互連寬度為約65nm，擴散阻障層之適當厚度為約7nm。又，於一案例中，其中互連寬度為約32nm，擴散阻障層之適當厚度為約3.5nm。又，於一案例中，其中互連寬度為約22nm，擴散阻障層之適當厚度為約2.5nm。在不考慮互連寬度下，擴散阻障層之厚度較佳係設為不少於0.5nm。擴散阻障層之厚度較佳係設為不少於1nm。
當擴散阻障層由厚度為約0.5至1nm之超薄層所製時，氧(O)及矽(Si)(絕緣層之組成元素)可通過該擴散阻障層並侵入阻障層上之銅互連體。此結果造成無法獲得銅互連體所需之低電阻率及高導電率之缺點。可藉由在包含較矽(Si)易氧化之金屬元素之層上提供本發明擴散阻障層(其中，其表面層為主要由銅所組成之層)而克服該種不便。
矽之氧化物形成焓於293K(ΔH293 )為約-910.9kJ/mol。相較之下，較矽易氧化之金屬元素為具有低於矽之氧化物形成焓之金屬元素。該等金屬元素之實例可包含鋁(Al)(ΔH293 =-1678.2KJ/mol)、鈧(Sc)(ΔH293 =-1906.7KJ/mol)、鈦(Ti)(ΔH293 =-2457.2KJ/mol)、釩(V)(ΔH293 =-1551.3KJ/mol)、鉻(Cr)(ΔH293 =-1130.4KJ/mol)、錳(Mn)(ΔH293 =-1387.5KJ/mol)、鐵(Fe)(ΔH293 =-1117.5KJ/mol)、釔(Y)(ΔH293 =-1906.7KJ/mol)、鋯(Zr)(ΔH293 =-1101.3KJ/mol)、鈮(Nb)(ΔH293 =-1900.8KJ/mol)、銻(Sb)(ΔH293 =-1008.0KJ/mol)、鉿(Hf)(ΔH293 =-1113.7KJ/mol)、鉭(Ta)(ΔH293 =-2047.3KJ/mol)、或錸(Re)(ΔH293 =-1249.1KJ/mol)。本段所述之所有(ΔH293 )值係載於Smithells Metals Reference Book,Seventh Edition,8-25,Butterworth-Heinemann(1992)。
於一案例中，其中包含任一種或多種具有低於矽之氧化物形成焓之金屬元素之層，係位於絕緣層及擴散阻障層之間，該金屬元素係捕捉氧原子(絕緣層之組成元素)。因此，由於氧對銅互連體之侵入作用被抑制，而獲得具有低電阻率之銅互連體之效果。於此實施例中，較佳之兩層總厚度之百分比係設為不超過互連寬度之約12%。例如，對於約45nm之互連寬度，該擴散阻障層及包含任一種或多種具有低於矽之氧化物形成焓之金屬元素之層之總厚度為約5nm。
應注意，該包含具有較矽顯著為低之氧化物形成焓之金屬元素(但不多於ΔH293 為-1500kJ/mol)之層，可輕易地氧化。該等金屬元素如鋁(Al)、鈧(Sc)、或釩(V)，可構成一層，該層確實可防止藉由通過本發明擴散阻障層而侵入銅互連體之氧的數量。此主要係因該等金屬元素可輕易發生氧化作用，顯示其易與氧(O)原子鍵結。又，於其他實施例中，該層可包含鉭(Ta)或鈦(Ti)，具有不超過Δ293 為-2000kJ/mol之氧化物形成焓。藉由使用該等金屬元素，形成確實能防止藉由通過本發明擴散阻障層而侵入銅互連體之氧(O)之層。此主要係因該等金屬元素事實上明顯為容易氧化者。包含鉭(Ta)或鈦(Ti)之層可由單層鈦或單層鉭形成，或由氮化鉭(TaN)、氮化鈦(TiN)等形成。
於絕緣層上形成銅合金層之前，係形成包含任一種或多種具有低於矽之氧化物形成焓之金屬元素之層。例如，藉由高頻濺鍍法，使用高純度鉭或鈦作為標靶材料，可形成鉭或鈦層。其他實施例可使用化學汽相沈積法(CVD)，以有機鉭化合物等作為材料。又，於另一實施例中，亦可藉由高頻濺鍍法(如反應性離子濺鍍法)形成氮化鉭或氮化鈦層。於又另一實施例中，亦可藉由化學汽相沈積法(CVD)，使用鈦化合物(如四氯化鈦(TiCl4 ))作為材料而形成氮化鈦層。
藉由將直接提供於絕緣層或包含一種或超過兩種之具有低於矽之氧化物形成焓之金屬元素之層上之銅合金層加熱以形成擴散阻障層。此熱處理之進行係將與銅(包含於銅合金層中之銅，或構成複數層結構之合金層之銅)相較為輕易氧化之金屬元素擴散及移動至絕緣層之一側。進行此熱處理亦可以於與絕緣層交界之區域上形成氧化物擴散阻障層(其係鍵結至構成絕緣層之氧)。進行此熱處理亦可以提供擴散阻障層，該擴散阻障層之表面層為主要由銅組成，具有高導電性。另外，熱處理自銅排出該金屬元素，並將該金屬元素堆積至與絕緣層之交界區域。因此，於較佳實施例中，當主要由銅所組成之層可形成於阻障層之表面部分時，銅合金層係包含具有低於銅之氧化物形成焓之金屬元素，故該阻障層(由氧化物層所製成)可形成於與絕緣層之交界區域。
加熱該銅合金層之較佳溫度為170℃至427℃(450K-700K)之範圍。於低溫(低於170℃(450K))之案例中，銅合金層所包含之金屬元素(與銅相較為較易氧化)無法擴散及足以移動至絕緣體(e.g. SiOC)。因此其缺點在於，無法安定地形成具足夠厚度之氧化物層，以作為與絕緣體之交界區域之阻障層。同時，於高溫(超過427℃(700K))進行熱處理之案例中，係顯著發生金屬元素(e.g.鍺(Ge))之熱擴散至銅合金層之表面層側。結果，形成包含大量鍺堆積於擴散阻障層之表面上之具有低導電性之層。相同地，此造成無法形成具有低電阻率之銅互連體。
銅合金層之熱處理較佳係於惰氣氛圍中進行。惰氣氛圍之實例可包含氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、氙(Xe)等。於該等惰氣氛圍中，以氦、氖、或氬進行熱處理為較佳。另外，由經濟效益之觀點，以氬氣或氦氣進行熱處理為更佳。
又，較佳係於銅合金層熱處理期間，將該惰氣氛圍(e.g. Ar或He)循環。此主要為了清除由絕緣層生成之揮發性碳氫化物氧化物，亦為了排出來自熱處理之惰氣氛圍之相同產物，從而防止例如擴散阻障層之污染。當將加熱溫度設定為上述較佳溫度範圍內之較高溫時，亦增加惰氣氛圍之循環量為較佳。於該案例中，於不低於600K(327℃)且不高於700K(427℃)之溫度進行熱處理，氬氣之循環體積較佳係設定為每分鐘約0.1至5.0公升。
應注意，相同熱處理製程可應用於還原位於擴散阻障層上之銅之表面結晶定向之種類，並形成擴散阻障層本身。例如，藉由施用溫度範圍為600K至700K(327℃-427℃)之熱處理，可形成擴散阻障層及主要由銅所組成之層，其中，與銅合金層經沈積且於熱處理前之時點相較，表面結晶定向之種類減少。於此熱處理製程中，較佳係維持加熱時間至80分鐘。此主要係因若溫度為600K至700K(327℃-427℃)之範圍而加熱時間超過80分鐘，發生金屬元素(如錳)之過量擴散。從而，無法安定地形成具有較佳阻障性質之擴散阻障層。
熱處理後，將形成互連體之銅係沈積於以主要由銅所組成之層作為銅晶種層之擴散阻障層上。可使用化學沈積法或物理沈積法(如電鍍法、離子電鍍法、或CVD法)沈積該銅互連體。為了形成具有低電阻率之互連體，沈積於該擴散阻障層上之銅較佳為包含少量金屬元素之高純度銅，該金屬元素與銅相較係具有較高電阻率。作為具有較銅為高電阻率之金屬元素，使用具有約99.995%之高純度銅係為可能，其中，鋁(Al)為不超過每百萬份為50重量份(wt‧ppm)。
[實施例]
(實施例1)於下段中，參照第5-10圖而詳細說明本發明第一實施例之內容。藉由實例之方式，提供具有由複數層結構之銅合金層所形成之擴散阻障層之本發明銅互連結構。該複數層結構係由銅(Cu)與錳(Mn)堆疊之層所製。
參照第5圖所示，為製造具有單鑲嵌結構之銅互連之一實施例之製程之第一步驟之概略圖式。
如此圖所示，首先於{001}-矽(Si)基板(未顯示於圖中)上之厚度為150nm之絕緣層10(e.g. SiO2 )中形成一凹槽，以成互連溝槽(groove form opening)11。互連溝槽11之水平寬度(開口寬度)係設為約32nm。接著，藉由習知高頻濺鍍法，利用高純度錳(純度=5N)作為標靶材料，將錳層12a沈積至該互連溝槽11之內表面及上表面側。錳層12a之厚度為約2nm。接著，藉由習知高頻濺鍍法，利用高純度銅(純度=6N)作為標靶材料，將銅層12b堆疊至該錳層12a上。以此方式，形成具有複數層結構之銅合金層12。藉由錳12a及銅12b(作為擴散阻障層之形成材料)之堆疊層而形成複數層結構。藉由濺鍍法形成錳層12a及銅層12b，其環境壓力係設為約0.6帕(Pa)。
接著，將該複數層結構12以357℃(630K)之溫度於氬氣流中加熱15分鐘。氬氣之流速設為約2.5公升/分鐘。參照第6圖所示之製造具有單鑲嵌結構之銅互連結構之一實施例之製程之第二步驟之概略圖式。其顯示於錳層12a及銅層12b之加熱處理後，具有形成於一單元層中之擴散阻障層13之互連結構之截面圖。以習知二次離子質譜儀(SIMS)分析顯示錳以濃縮方式堆積於位於SiO2 絕緣層10界面之擴散阻障層13之底部。又，該分析亦顯示銅之原子濃度係朝向擴散阻障層13之表面部分增加。同時，對應於銅之原子濃度增加，錳之原子濃度係朝向擴散阻障層13之表面部分減少。故，SIMS分析顯示擴散阻障層13之表面層部分主要由銅所組成。
又，不同於SIMS法，係以電子能損譜法(EELS)分析該擴散阻障層13內部之原子濃度分佈。於此分析中，使用具高解析度之場發射型掃描式電子顯微鏡，以0.2nm間距掃瞄電子束進行元素分析。結果，再度證實錳係堆積於位於絕緣層界面之擴散阻障層13之底部。另外，亦發現錳主要以錳氧化物存在於擴散阻障層13中。又，EELS分析顯示大量的銅存在於擴散阻障層13之表面部。因此，EELS分析亦證實擴散阻障層13之表面部主要由銅所組成。
檢測熱處理製程前及後之上述具有複數層結構12之銅合金層之表面結晶定向。針對此檢測，分別製備試驗樣本以自其表面獲得清晰的X射線繞射圖譜。該等試驗樣本具有類似於上述第一實施例之結構，且具有複數層結構，其中係於{001}-Si基板上依序提供SiO2 絕緣層，及堆疊其上之厚度約20nm之錳層及厚度約50nm之銅層。使用與前述相同之高頻濺鍍法及相同條件形成試驗樣本。
第7圖係說明自沈積後之具有複數層結構之銅合金層表面所得X射線繞射(XRD)圖譜。如此圖所示，該XRD圖譜顯示繞射波峰係於表示{311}、{002}、及{111}之銅結晶面之繞射角度。即，試驗樣本之表面係由三種結晶面：{311}、{001}、及{111}所構成。同時，第8圖係說明將該試驗樣本於前述條件之熱處理進行後所得X射線繞射圖譜。如此圖所示，該XRD圖譜顯示繞射波峰係於表示{001}及{111}之銅結晶面之繞射角度。即，將該複數層結構12於前述條件下進行熱處理後，表面結晶定向之種類係減少成兩種：{001}及{111}。
由於擴散阻障層13之表面層部分主要由銅所組成，且熱處理後，其表面結晶定向由{001}及{111}面所構成，接著係於擴散阻障層13上，以主要由銅所組成之層作為銅晶種層而沈積包埋之銅。如第9圖所示之概略圖式，以電解電鍍法形成構成互連體24之包埋之銅，以填滿該互連溝槽11之內部。於製程最後步驟中，以化學機械研磨法(CMP)移除過量形成於互連溝槽11上之銅及殘留於絕緣層10(SiO2)上之擴散阻障層13，直到與絕緣層10之上表面相同之層面。於此方式中，係完成如第10圖所示之單鑲嵌型銅互連結構1A。
藉由截面TEM法，以習知高解析度之穿透式電子顯微鏡(HR-TEM)檢測該銅互連體14之內部結構。結果，銅互連體14所包含晶粒界之數目為面積密度約5/μm2 。該面積密度之值係將晶粒界數目(由截面TEM法檢測之面積中計數)除以檢測面積而得。
又，於室溫下以直流電四探針法測定銅互連體14之電阻率(ρ)。以下式計算電阻(ρ)：
ρ=(π/ln2)‧t‧(V/I)‧f1‧f2(1)
其中，t、I、及V係分別表示銅互連體14之厚度、測量期間自互相面對之兩探針導入銅互連體14之電流(50mA)、及當於另外兩探針之間導入電流I時所產生之電壓。於該式中，f1及f2表示銅互連體14之形狀因數(參照F. M. Smith,The Bell System Technical Journal,37(1958),P. 711)。經計算，第一實施例銅互連體14之電阻率為約2.1μΩ‧cm，與純銅塊的電阻率1.7μΩ‧cm接近(參照尚未實審之日本專利公開第H1-202841號)。
本發明之第一實施例將以兩個比較例進行闡述，該兩個比較例係為不同材料及沈積順序之具有複數層結構之銅合金層12。
(比較例1)：如前述，於{001}-矽(Si)基板上之相同材料(SiO2 )所製之層間絕緣層10中形成一凹槽，以成具有相同開口寬度(32nm)之互連溝槽11。接著，不同於錳(Mn)及銅(Cu)之堆疊層，先將氮化鉭(TaN)層沈積於該層間絕緣層10上，接著將鉭層沈積於TaN層上。於此實施例中，氮化鉭及鉭層之各別厚度係設為約2nm。
接著，如上述第一實施例所衍生，將該TaN/Ta雙結構於相同條件(時間、溫度、及氛圍)下加熱處理。於熱處理製程後，以如第一實施所述之電解電鍍法，將銅包埋至互連溝槽11以完成單鑲嵌型銅互連結構。
藉由截面TEM法檢測該銅互連體14之內部結構。該銅互連體14所包含晶粒界之數目為面積密度約14/μm2 。與銅互連體14形成於擴散阻障層13上(其由錳及銅之堆疊層所製)之案例相較，此實施例中之晶粒界之面積密度約高1個數量级。因該互連體14由包含高密度之晶粒界之銅所形成，銅互連體14之電阻率(同樣以直流電四探針法測定)於室溫為約4.5μΩ‧cm，高於第一實施例約兩倍。
為了解銅互連體14中之高量晶粒界之影響，檢測具有類似於上述結構之試驗樣本。用於本分析之試驗樣本具有複數層結構，其中係於{001}-Si基板上依序提供SiO2 絕緣層，及堆疊其上之鉭層(厚度約20nm)及銅層(厚度約150nm)。
第11圖顯示於沈積時點之試驗樣本之銅層表面所得XRD繞射圖譜。如此圖所示，該XRD圖譜顯示繞射波峰係於表示{311}、{111}、及{001}之銅結晶面之繞射角度。又，第12圖顯示試驗樣本經第一實施例所述之相同條件下進行熱處理製程後之XRD圖譜。如第12圖所示，即使經加熱處理，該XRD圖譜顯示{311}、{111}、及{001}之相同的銅結晶面。此為，於鉭層之案例中，熱處理製程後，無法明顯觀察到減少表面結晶定向種類之作用(藉由與鉭層鍵結而提供)。因此，對於鉭層上之多晶性(polycrystalline)銅可解釋為主要原因，其中，該多晶性銅具有錯綜複雜的結晶結構，具有高密度晶粒界，及具有不同晶面定向之不同結晶面。
(比較例2)：類似於第一實施例，如前述，於{001}-矽(Si)基板上之SiO2 層間絕緣層10上形成一凹槽，以成具有開口寬度為32nm之互連溝槽11。接著，藉由習知高頻濺鍍法，將銅層及錳層沈積至層間絕緣層10之上表面及互連溝槽11之內表面上。於此實施例中，將第一實施例之堆疊層順序改變。銅層厚度設為約2nm，與第一實施例相同。同時，錳層厚度設為約3nm，較第一實施例厚。主要係因於此實施例中，錳層位於離絕緣層10表面較遠處，用以提供銅互連結構。
接著，將銅層及錳層(作為擴散阻障層13之形成材料)所製之複數層結構以650K之溫度於流速約3.0公升/分鐘之氬氣流中加熱30分鐘。於此實施例中，係於與第一實施例相較為較高溫度及較長時間下進行熱處理製程。此為確保於與絕緣層10緊密接近之區域中，藉由足夠的錳擴散至該層間絕緣層10，而形成主要由錳氧化物組成之擴散阻障層13；於此實施例中，其係位於通過該銅層而遠離該絕緣層處。
經加熱處理該複數層結構而形成擴散阻障層13後，與第一實施例相較，其以相反的堆疊順序構成，以SIMS法測定擴散阻障層13之厚度方向之原子濃度分佈。依據SIMS分析，係發現錳擴散及移動至與SiO2 絕緣層10之交界緊密接近之區域中，並濃縮於此區域。即使原子濃度不同，擴散阻障層13內部之氧原子顯示了類似於錳原子之分佈狀態。同時，顯示銅係累積於擴散阻障層13之表面部分。又，即使改變沈積順序而形成複數層結構，該微X射線繞射圖譜(XRD)顯示擴散阻障層13之表面部分係由{001}及{111}之銅結晶面構成。另外，熱處理後之該XRD圖譜顯示該{111}面之強度為{200}繞射波峰強度約10倍強(參照第8圖)。
類似於第一實施例，使用主要由銅所組成之層作為銅晶種層，以電解電鍍法將構成互連體14之銅沈積於擴散阻障層13上。此主要係因熱處理進行後，擴散阻障層13之表面部分主要由具有兩種表面結晶定向：{001}及{111}之銅所組成。接著，以化學機械研磨法(CMP)移除過量形成於互連溝槽11上之銅及殘留於絕緣層10(SiO2)上之擴散阻障層13，直到與絕緣層10之上表面相同之層面。從而完成如第10圖所示之單鑲嵌型銅互連結構1A。
藉由截面TEM法，以習知HR-TEM檢測該銅互連體14之內部結構。銅互連體14所包含之晶粒界之數目為面積密度約5/μm2 ，與第一實施例相同。又，該銅互連體14之電阻率於室溫以直流電四探針法測定。測量結果顯示如同第一實施例為一個小的數值(2.2μΩ.cm)，與純銅塊之電阻率(1.7μΩ.cm)接近。
(實施例3)本發明之第三實施例係以其中由銅錳(Cu-Mn)合金層形成擴散阻障層13之實例進行說明。
首先，藉由電漿蝕刻法於{001}-矽(Si)基板上之厚度為120nm之SiO2 絕緣層10上形成一凹槽，以成互連溝槽11。互連溝槽11之開口寬度係設為約32nm。接著，藉由習知高頻濺鍍法，利用銅-錳合金(其中錳原子濃度為約7原子%之濃度)為標靶，將銅-錳(Cu-Mn)合金層沈積至SiOC絕緣層10之上表面及互連溝槽11之內表面。銅-錳合金層之厚度為約2nm。形成銅-錳合金層之環境壓力係設為約0.1帕(Pa)。
接著，將該銅-錳(Cu-Mn)合金層以約610K(337℃)之溫度於氬(Ar)氣流中加熱10分鐘，以形成擴散阻障層13。氬氣之流速設為約2.0公升/分鐘。藉此熱處理，錳原子擴散並以濃縮方式堆積於緊密接近SiOC絕緣層10之區域，從而形成具有足夠阻障性質之含碳之錳氧化物所製之非晶形(amorphous)層。同時，形成擴散阻障層13之表面部分以作為主要由銅所組成之層，其所包含之銅多於錳。
以XRD繞射法分析熱處理前及後之銅-錳(Cu-Mn)合金層之表面結晶定向。熱處理進行前，該XRD圖譜顯示三種銅結晶面：{311}、{001}、及{111}。同時，熱處理進行後，該XRD圖譜顯示銅表面定向減少至兩種：{001}及{111}。另外，依據該XRD圖譜分析，{111}繞射波峰之強度為{002}繞射波峰強度約10倍強。
因擴散阻障層13之表面層部分主要由銅所組成，且表面結晶定向由{001}及{111}銅結晶面構成；以主要由銅所組成之層作為銅晶種層，藉由電解電鍍法將構成互連體14之經包埋之銅沈積於擴散阻障層13上。將互連溝槽11內部之包埋之銅沈積之後，以化學機械研磨法(CMP)移除過量形成於互連溝槽11上之銅及殘留於絕緣層10(SiO2 )上之擴散阻障層13，直到與絕緣層10之上表面相同之層面。以此方式，完成如第10圖所示之單鑲嵌型銅互連結構1A。
藉由截面TEM法，以習知HR-TEM檢測該銅互連體14之內部結構。銅互連體14所包含之晶粒界之數目為面積密度約6/μm2 。又，該銅互連體14之電阻率於室溫以直流電四探針法測定。測量結果顯示為約2.0μΩ.cm之低值，與純銅塊之電阻率(1.7μΩ.cm)接近。
(實施例4)本發明之第四實施例，係參照第13圖之實例進行說明，該實例係為具有由鉭系及銅-錳(Cu-Mn)合金材料所形成之雙擴散阻障層之銅互連結構。
參照第13圖所示，為銅互連結構之另一實施例之橫截面。於此實施例中，鑲嵌型銅互連結構1B中，擴散阻障層係由包含鉭系層22a及22b，及銅-錳(Cu-Mn)合金層22c之複數層結構22。
如第13圖所示，藉由電漿蝕刻法，於{001}-矽(Si)基板(未顯示於圖中)上之厚度為150nm之絕緣層20(SiON)中形成一凹槽，以成開口寬度為45nm之互連溝槽21。首先，藉由習知反應性離子濺鍍法，利用高純度鉭作為標靶材料及氮氣(N2 )作為氮源，將氮化鉭層22a沈積SiON絕緣層20之上表面至及該互連溝槽21之內表面。氮化鉭層22a之厚度為約2nm。接著，藉由習知高頻濺鍍法，利用高純度鉭作為標靶材料，將鉭層22b堆疊至該氮化鉭層22a上。
接著，將銅-錳(Cu-Mn)合金層22c沈積至鉭層22b上以形成複數層結構22，該複數層結構係作為形成擴散阻障層23之材料。該銅合金層22c係包含10原子%之濃度範圍之錳(Mn)且其厚度設為約5nm。藉由高頻濺鍍法形成銅-錳合金層22c之環境壓力係設為約0.07帕(Pa)。
接著，將該複數層結構22以660K(387°)之溫度於氬(Ar)氣流中加熱7分鐘，從而形成擴散阻障層23。氬氣之流速設為約4.0公升/分鐘。以習知SIMS分析，顯示錳擴散並以濃縮方式朝向鉭層22b及銅-錳(Cu-Mn)合金層22c之內側堆積。銅-錳(Cu-Mn)合金層22c內之氧原子濃度為4×1018 cm-3 ，低於上述第三實施例(其中，銅-錳(Cu-Mn)合金層12係直接沈積於絕緣層10(SiON)上，並加熱處理)。於錳原子堆積之區域中，顯示類似濃度分佈之氧原子亦堆積。因此，厚度為約3nm之非晶形錳氧化物係形成於緊密接近該錳及氧原子堆積之區域。
又，其顯示於銅-錳(Cu-Mn)合金層23c之表面層部分上，對應於錳原子濃度朝向表面逐漸遞減，銅原子濃度係增加。其亦顯示銅-錳合金層23c表面朝向鉭層23b方向之深度約2nm之區域成為主要由銅所組成之層。以XRD繞射法檢測熱處理製程前及後之複數層結構22(擴散阻障層23)之表面結晶定向。XRD法之結果證實銅-錳(Cu-Mn)合金層22c之表面(熱處理前，構成複數層結構22之大部分上層)係由三種銅結晶面：{311}、{001}及{111}構成。同時，藉由熱處理複數層結構22所得之擴散阻障層23之表面係由兩種銅結晶面：{001}及{111}構成。又，該XRD分析證實，熱處理後之該{001}繞射波峰之強度為{200}結晶面強度約10倍強。
因擴散阻障層23之表面層部分主要由銅所組成，且表面結晶定向由{001}及{111}銅結晶面構成；以主要由銅所組成之層作為銅晶種層，藉由電解電鍍法將構成互連體24之經包埋之銅沈積於擴散阻障層23上。將互連溝槽21內部之包埋之銅沈積之後，以化學機械研磨法(CMP)移除殘留於SiON絕緣層20上之複數層結構22及過量形成於互連溝槽21上之銅，直到與絕緣層20之上表面相同之層面。從而完成如第13圖所示之單鑲嵌型銅互連結構1B。
藉由截面TEM法，以習知HR-TEM檢測該銅互連體24之內部結構。銅互連體24所包含之晶粒界之數目為面積密度約3/μm2 。又，該銅互連體24之電阻率於室溫以直流電四探針法測定。測量結果為約2.1μΩ.cm之低值，與純銅塊之電阻率(1.7μΩ.cm)接近。
(實施例5)本發明之第五實施例，係以具有由鉭系層、錳層及銅層所形成之擴散阻障層之銅互連結構之實例進行說明。
於此實施例中，類似於前述案例，藉由電漿蝕刻法，於亦稱為多孔性SiOC層(約30%孔隙率，具有複數細孔且平均孔徑為約2nm至3nm)上形成一凹槽，以形成具有開口寬度為45nm之互連溝槽21。之後以有機矽烷為基礎之氣體修復因電漿蝕刻所生損害。
之後，以與第四實施例所述之相同方法，將厚度為約2nm之氮化鉭層22a、厚度為約2nm之鉭層22b、及厚度為約2nm之錳層分別沈積於SiOC絕緣層20之上表面及互連溝槽21之內表面。
接著，以650K(377°)之溫度，於包含體積比為每百萬份為25份(vol.ppm)氧之氬(Ar)氣流中進行熱處理30分鐘。升溫速率為每分鐘8K。又，熱處理後，自650K至室溫之平均冷卻速度為每分鐘10K。藉此熱處理，將錳層氧化並轉換為非晶形錳氧化物層以產生該阻障性質。
加熱錳層後，藉由高頻濺鍍法以高純度銅(純度=6N)作為標靶，將厚度為約3nm之銅層沈積於該錳氧化物層上以形成複數層結構22。於此實施例中，銅-錳(Cu-Mn)合金膜22c之總厚度係製成約5nm。藉由高頻濺鍍法形成銅-錳合金層22c之環境壓力係設為約0.07帕(Pa)。以XRD分析，係證實於沈積時點之銅層表面由三種銅結晶面：{311}、{001}及{111}構成。
之後，將該複數層結構22以650K之溫度於流速為3.0公升/分鐘之氬(Ar)氣流中加熱10分鐘。類似於前述實施例，XRD分析證實銅(複數層結構22之大部分上層)之表面結晶定向之種類，於熱處理後，減少成兩種{001}及{111}。另外，XRD分析說明，於熱處理後，{111}面之X射線繞射波峰之強度為{200}面之X射線繞射波峰強度約10倍強。
接著，藉由習知電解電鍍法，以表面具有{001}及{111}結晶面之銅作為銅晶種層，將構成互連體24之經包埋之銅沈積於擴散阻障層23上。係提供經包埋之銅以包埋於互連溝槽21之內部。將互連溝槽21內部之包埋之銅沈積之後，以化學機械研磨法(CMP移除殘留於SiON絕緣層20上之複數層結構22及過量形成於互連溝槽21上之銅，直到與絕緣層20之上表面相同之層面。以此方式，完成如第13圖所示之單鑲嵌型銅互連結構1B。
藉由截面TEM法，以習知HR-TEM檢測該銅互連體24之內部結構。銅互連體24所包含之晶粒界之數目為面積密度約7/μm2 。又，該銅互連體24之電阻率於室溫以直流電四探針法測定。測量結果為約2.3μΩ.cm之低值，與純銅塊之電阻率(1.7μΩ.cm)接近。
(實施例6)本發明之第六實施例，係以具有由鍺(Ge)層及銅-錳(Cu-Mn)合金層為材料所形成之擴散阻障層之銅互連結構之實例進行說明。
類似於第一實施例，藉由習知高頻濺鍍法於{001}-矽(Si)基板上之SiO2 絕緣層10上形成一凹槽，以成具有開口寬度為32nm之互連溝槽11。藉由習知高頻濺鍍法，將鍺(Ge)層及銅-錳(Cu-Mn)合金層沈積至層間絕緣層10之上表面及互連溝槽11之內表面。The習知高頻濺鍍法形成鍺層，且其厚度設為2nm。
於此實施例中，藉由習知高頻濺鍍法，利用銅-錳合金(其中包含濃度為7原子%之錳)為標靶，形成銅-錳(Cu-Mn)合金層。銅-錳(Cu-Mn)合金層之厚度設為5nm，厚於第一實施例。此係考量到與銅相較，鍺具有相對大之擴散係數(Ge於400℃之擴散係數為1.13×10-19 cm2 /s)，而為了進一步抑制鍺擴散並侵入銅-錳(Cu-Mn)合金層之表面層部分。
於下一步驟中，將由鍺層及銅-錳(Cu-Mn)合金層(形成擴散阻障層之材料)所製之複數層結構以605K(332℃)之溫度於流速為1.0公升/分鐘之氬氣流中加熱1分鐘。為了抑制鍺擴散至銅-錳(Cu-Mn)合金層，係以可降低加熱時間之習知原紅外線燈退火方法進行熱處理。自室溫升溫至605K係5秒。於溫度到達所欲程度後，1分鐘後關閉該燈，而於熱處理環境中循環之氬氣流之流速增加至8.0公升/分鐘，此為了促使複數層結構12冷卻。
藉由加熱複數層結構12而形成擴散阻障層13後，以SIMS法測定擴散阻障層13於厚度方向之原子濃度分佈。依據SIMS分析，發現錳擴散及移動至緊密接近SiO2 絕緣層10界面之區域中，且以濃縮方式分佈於此區域。雖然原子濃度不同，但擴散阻障層13內部之氧原子顯示類似錳原子之分佈狀態。基於EELS分析結果，測定到非晶形錳氧化物係形成於該錳及氧原子堆積之區域。又，鍺亦存在於此區域，但其原子濃度低於錳。
同時，其顯示銅係堆積於擴散阻障層13之表面部分上，阻障層13及SiO2絕緣層10間之界面之反側。又，以XRD分析檢測熱處理製程前及後之複數層結構12(13)之表面結晶定向。此分析證實銅-錳(Cu-Mn)合金層之表面，於熱處理前係由{001}及{111}之銅結晶面構成。反之，於熱處理後，僅有銅之{111}繞射波峰顯示於銅-錳(Cu-Mn)合金層之XRD圖譜中(參照第3及4圖)。
於熱處理製程後，以主要由銅所組成之層作為銅晶種層，藉由電解電鍍法，將構成互連體14之經包埋之銅沈積於擴散阻障層13上，其中，該擴散阻障層13之表面層主要由具有{111}面之表面結晶定向之銅所組成。接著，以化學機械研磨法(CMP)移除殘留於SiO2 絕緣層10上之擴散阻障層13及過量形成於互連溝槽11上之銅，直到與絕緣層10之上表面相同之層面。從而完成如第10圖所示之單鑲嵌型銅互連結構1A。
藉由截面TEM法，以習知HR-TEM檢測該銅互連體14之內部結構。銅互連體14所包含之晶粒界之數目為面積密度約7/μm2 。又，該銅互連體14之電阻率於室溫以直流電四探針法測定。測量結果為約2.5μΩ.cm之低值，其值高於第一實施例，但低於純鋁之電阻率(2.7μΩ‧cm)。基於SIMS分析，此較高之電阻率可解釋為，因小量鍺(<1×1018 原子/cm3 )侵入互連體14，故該互連體14並非由純銅塊所構成。
本發明銅互連結構之實施例為低密度之晶粒界及低電阻率，故它們有益於裝置操作電流之有效循環。又，本發明銅互連結構之EM阻抗性亦為優異，且能夠避免裝置操作電流之漏電流。因此，它們有益於製造低耗電及高操作信賴度之電子裝置，如液晶顯示裝置(LCD)、平面顯示板裝置(FDP)、有機電致發光(EL)裝置、及無機EL裝置。
本發明之具有低密度之晶粒界及低電阻率之銅互連結構之實施例，可以具有互連寬度45nm之互連、或具有互連寬度32nm或更低之精密互連而形成，具有用於新一代互連結構之改良技術點。因此，該等銅互連結構可用於製造例如具有互連寬度45nm或更低之矽USLI裝置。
又，本發明之銅互連結構具有低電阻率。故，該等銅互連結構可適用於製造矽半導體記憶體，如具低RC延遲之NAND型快閃記憶體。
1A、1B．．．銅互連結構
10、20．．．絕緣層
11、21．．．互連溝槽
12、22．．．複數層結構
12a．．．錳層
12b．．．銅層
13、23．．．擴散阻障層
14、24．．．互連體
22a．．．氮化鉭層
22b．．．鉭層
22c．．．銅-錳合金層
23a．．．經熱處理之氮化鉭層
23b．．．經熱處理之鉭層
23c．．．經熱處理之銅-錳合金層
第1圖係說明於熱處理進行前，自沈積於鎂層上之銅層表面所得X射線繞射圖譜。
第2圖係說明於熱處理進行後，自沈積於鎂層上之銅層表面所得X射線繞射圖譜。
第3圖係說明於熱處理進行前，自沈積於鍺層上之銅層表面所得X射線繞射圖譜。
第4圖係說明於熱處理進行後，自沈積於鍺層上之銅層表面所得X射線繞射圖譜。
第5圖係說明製造銅互連結構之一實施例之製程之第一步驟之概略圖式。
第6圖係說明製造銅互連結構之一實施例之製程之第二步驟之概略圖式。
第7圖係說明於熱處理進行前，自複數層銅合金結構(擴散阻障層)表面所得X射線繞射圖譜。
第8圖係說明於熱處理進行後，自複數層銅合金結構(擴散阻障層)表面所得X射線繞射圖譜。
第9圖係說明製造銅互連結構之一實施例之製程之第三步驟之概略圖式。
第10圖係說明由第5、6及9圖所示之製程步驟所製造之銅互連結構之實施例之橫截面。
第11圖係說明於熱處理進行前，自沈積於鉭層上之銅層表面所得X射線繞射圖譜。
第12圖係說明於熱處理進行後，自沈積於鉭層上之銅層表面所得X射線繞射圖譜。
第13圖係說明銅互連結構之另一實施例之橫截面。
1A．．．銅互連結構
10．．．絕緣層
13．．．擴散阻障層
14．．．互連體

Claims (43)

  1. 一種形成銅互連結構之方法，包括下列步驟：於絕緣層中形成一開口；於該開口之表面上形成包含金屬元素及銅而具有複數層結構之銅合金層，該金屬元素之氧化物形成焓係低於銅之氧化物形成焓；於該銅合金層上進行熱處理製程以形成阻障層，其中，該熱處理之進行時間為1分鐘至80分鐘；於形成該銅合金層時所形成之該具有複數層結構之層係構成為：由該金屬元素之層與銅層所成之複數層結構；或是由含有第2金屬元素之層與CuMn層所成之複數層結構，其中該第2金屬元素氧化物形成焓係低於矽；或是由該含有第2金屬元素之層與該金屬元素之層與銅層所成之複數層結構。
  2. 如申請專利範圍第1項所述之方法，其中該阻障層中之該金屬元素之原子濃度係朝向該阻障層中面向該絕緣層之一外側表面而累積，而該阻障層中之銅原子濃度係朝向該阻障層之一內側表面而累積。
  3. 如申請專利範圍第2項之方法，其中該阻障層更包括朝向該阻障層之外側表面累積之氧的原子濃度，顯示與該金屬元素之原子濃度類似之分布。
  4. 如申請專利範圍第1項之方法，其中該熱處理係於具有不少於0.1公升/分鐘且不超過5.0公升/分鐘之速率之惰氣氛圍中進行。
  5. 如申請專利範圍第1項之方法，其中該金屬元素具有大於銅本身擴散係數之擴散係數。
  6. 如申請專利範圍第1項之方法，其中該金屬元素包括至少一種或多種之鎂(Mg)、錳(Mn)、鋁(Al)、及鍺(Ge)。
  7. 如申請專利範圍第1項之方法，其中該銅合金層係於真空氛圍及不超過1帕(Pascal)之壓力中形成。
  8. 如申請專利範圍第7項之方法，其中該銅合金層係於真空氛圍及不超過0.1帕之壓力中形成。
  9. 如申請專利範圍第1項之方法，其中該複數層結構包括含銅之層及含錳之層，於該絕緣層上之沈積順序為可交換。
  10. 如申請專利範圍第1項之方法，其中該複數層結構包括：包含鍺之第一層，係形成於絕緣層上，及包含銅錳合金之第二層，係沈積於該第一層上。
  11. 如申請專利範圍第1項之方法，其中該第二金屬元素包括鈧(Sc)、鈦(Ti)、釩(V)、鉻(Cr)、釔(Y)、鋯(Zr)、鈮(Nb)、銻(Sb)、鉿(Hf)、鉭(Ta)及錸(Re)之至少一種。
  12. 如申請專利範圍第11項之方法，其中該第二金屬元素包括鉭或鈦。
  13. 如申請專利範圍第1項之方法，其中該包括第二金屬元素之層具有複數層結構。
  14. 如申請專利範圍第13項之方法，其中該複數層 結構包括：包含氮化鉭之第一層，係形成於絕緣層上，及包含鉭之第二層，係形成於該第一層上。
  15. 如申請專利範圍第1項所述之方法，其中該包含金屬元素之銅合金層係包括{111}、{001}、及{311}之銅表面定向。
  16. 如申請專利範圍第1項所述之方法，其中該進行熱處理之步驟係包括移除{311}之銅表面定向。
  17. 如申請專利範圍第16項所述之方法，其中該阻障層之內表面包括{111}及{001}之銅表面定向。
  18. 如申請專利範圍第17項所述之方法，其中{111}面之X射線繞射波峰強度係強於{200}面之X射線繞射波峰強度。
  19. 如申請專利範圍第18項之方法，其中{111}面之X射線繞射波峰強度為該{200}面之X射線繞射波峰強度之約10倍。
  20. 如申請專利範圍第1項之方法，其中該銅合金層中之該金屬元素包含鍺。
  21. 如申請專利範圍第20項之方法，其中該包含鍺之該銅合金層係包括{111}及{001}之銅表面定向。
  22. 如申請專利範圍第21項之方法，其中該進行熱處理之步驟係包括移除{001}之銅表面定向。
  23. 如申請專利範圍第22項之方法，其中該阻障層之內表面係包括{111}之銅表面定向。
  24. 如申請專利範圍第1項之方法，更包括將銅沈積於該阻障層之內表面以形成互連體之步驟。
  25. 如申請專利範圍第1項之方法，其中該熱處理進行之溫度範圍為327℃至427℃。
  26. 一種形成銅互連結構之方法，係包括下列步驟：於絕緣層中形成一開口；於該開口之表面上形成包含金屬元素及銅而具有複數層結構之銅合金層，其中該金屬元素之氧化物形成焓係低於銅之氧化物形成焓，及對該銅合金層施行熱處理以形成阻障層，該阻障層之內表面之銅表面定向係減少，於形成該銅合金層時所形成之該具有複數層結構之層係構成為：由該金屬元素之層與銅層所成之複數層結構；或是由含有第2金屬元素之層與CuMn層所成之複數層結構，其中該第2金屬元素氧化物形成焓係低於矽；或是由該含有第2金屬元素之層與該金屬元素之層與銅層所成之複數層結構。
  27. 如申請專利範圍第26項之方法，其中當暴露於該熱處理時，該金屬元素具有降低銅表面定向種類之效用。
  28. 如申請專利範圍第26項之方法，其中該金屬元素係包括至少一種或多種之鎂(Mg)、錳(Mn)、鋁(Al)、及鍺(Ge)。
  29. 如申請專利範圍第26項之方法，其中該熱處理之施行條件為： 溫度範圍327℃至427℃，及熱處理時間1分鐘至80分鐘。
  30. 如申請專利範圍第26項所述之方法，其中該阻障層中金屬元素之原子濃度係朝向阻障層中面向該絕緣層之一外側表面而累積，而該阻障層中之銅原子濃度係朝向該阻障層面向該互連體之一內側表面而累積。
  31. 如申請專利範圍第30項之方法，其中該阻障層更包括朝向該阻障層之外側表面累積之氧的原子濃度，顯示與該金屬元素之原子濃度類似之分布。
  32. 如申請專利範圍第26項所述之方法，其中該銅合金層係包含包括{111}、{001}、及{311}之銅表面定向之金屬元素。
  33. 如申請專利範圍第26項之方法，其中該進行熱處理之步驟係包括移除{311}之銅表面定向之步驟。
  34. 如申請專利範圍第33項所述之方法，其中該阻障層之內表面係包括{111}及{001}之銅表面定向。
  35. 如申請專利範圍第34項所述之方法，其中該阻障層之內表面之X射線繞射波峰強度為{111}波峰係強於{200}波峰。
  36. 如申請專利範圍第35項所述之方法，其中該{111}面之X射線繞射波峰強度為{200}面之X射線繞射波峰強度之約10倍。
  37. 如申請專利範圍第26項之方法，其中該銅合金層中之該金屬元素包含鍺。
  38. 如申請專利範圍第37項之方法，其中該包含鍺之該銅合金層包括{111}及{001}之銅表面定向。
  39. 如申請專利範圍第38項之方法，其中該進行熱處理之步驟係包括移除{001}之銅表面定向之步驟。
  40. 如申請專利範圍第39項之方法，其中該阻障層之內表面係包括{111}之銅表面定向。
  41. 如申請專利範圍第26項之方法，更包括將銅沈積於該阻障層之內表面上以形成互連體之步驟。
  42. 如申請專利範圍第26項之方法，其中該金屬元素具有大於銅本身擴散係數之擴散係數。
  43. 如申請專利範圍第29項之方法，其中該熱處理係於具有流速為不低於每分鐘0.1公升，且不高於每分鐘5.0公升之惰氣氛圍中進行。
TW098143422A 2008-12-19 2009-12-17 形成銅互連結構之方法 TWI450361B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008324061A JP4441658B1 (ja) 2008-12-19 2008-12-19 銅配線形成方法、銅配線および半導体装置

Publications (2)

Publication Number Publication Date
TW201034119A TW201034119A (en) 2010-09-16
TWI450361B true TWI450361B (zh) 2014-08-21

Family

ID=42211573

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098143422A TWI450361B (zh) 2008-12-19 2009-12-17 形成銅互連結構之方法

Country Status (3)

Country Link
US (3) US8112885B2 (zh)
JP (1) JP4441658B1 (zh)
TW (1) TWI450361B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101755334B (zh) * 2007-07-25 2011-08-31 富士通半导体股份有限公司 半导体器件
US8258626B2 (en) * 2008-09-16 2012-09-04 Advanced Interconnect Materials, Llc Copper interconnection, method for forming copper interconnection structure, and semiconductor device
WO2010111986A1 (de) * 2009-04-03 2010-10-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements, optoelektronisches bauelement und bauelementanordnung mit mehreren optoelektronischen bauelementen
KR101067091B1 (ko) * 2010-03-31 2011-09-22 삼성전기주식회사 방열기판 및 그 제조방법
KR101281463B1 (ko) * 2010-07-06 2013-07-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
US8852674B2 (en) 2010-11-12 2014-10-07 Applied Materials, Inc. Method for segregating the alloying elements and reducing the residue resistivity of copper alloy layers
US9611539B2 (en) * 2012-01-27 2017-04-04 Applied Materials, Inc. Crystalline orientation and overhang control in collision based RF plasmas
US8927869B2 (en) * 2012-04-11 2015-01-06 International Business Machines Corporation Semiconductor structures and methods of manufacture
US20130299990A1 (en) * 2012-05-14 2013-11-14 United Microelectronics Corp. Single metal damascene structure and method of forming the same
US8772934B2 (en) * 2012-08-28 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum interconnection apparatus
EP2779224A3 (en) * 2013-03-15 2014-12-31 Applied Materials, Inc. Methods for producing interconnects in semiconductor devices
US9190321B2 (en) 2013-04-08 2015-11-17 International Business Machines Corporation Self-forming embedded diffusion barriers
US8981564B2 (en) 2013-05-20 2015-03-17 Invensas Corporation Metal PVD-free conducting structures
CN103489900B (zh) * 2013-09-04 2016-05-04 京东方科技集团股份有限公司 一种阻挡层及其制备方法、薄膜晶体管、阵列基板
MY182166A (en) * 2013-09-20 2021-01-18 Namics Corp Copper foil, copper foil with carrier foil, and copper-clad laminate
US9349636B2 (en) 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores
US9147618B2 (en) * 2013-10-22 2015-09-29 Globalfoundries Inc. Method for detecting defects in a diffusion barrier layer
US9455184B2 (en) 2014-06-17 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum interconnection apparatus
US10068181B1 (en) * 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
US9613856B1 (en) * 2015-09-18 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
JP6975584B2 (ja) * 2017-09-07 2021-12-01 東京エレクトロン株式会社 半導体装置
EP3743949A1 (en) * 2018-01-26 2020-12-02 Lumileds LLC Optically transparent adhesion layer to connect noble metals to oxides
US20190237629A1 (en) * 2018-01-26 2019-08-01 Lumileds Llc Optically transparent adhesion layer to connect noble metals to oxides
TWI755797B (zh) * 2020-04-28 2022-02-21 國立中央大學 高亮度單極化輸出面射型雷射陣列
WO2022170169A1 (en) 2021-02-08 2022-08-11 Macdermid Enthone Inc. Method and wet chemical compositions for diffusion barrier formation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362099B1 (en) * 1999-03-09 2002-03-26 Applied Materials, Inc. Method for enhancing the adhesion of copper deposited by chemical vapor deposition
US20070049024A1 (en) * 2005-08-30 2007-03-01 Fujitsu Limited Manufacture method for semiconductor device having concave portions filled with conductor containing Cu as its main composition

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503217B2 (ja) 1986-12-19 1996-06-05 富士通株式会社 電極配線の形成方法
JPH01202841A (ja) 1988-02-08 1989-08-15 Hitachi Ltd 半導体集積回路装置及びその製造方法
JP3346794B2 (ja) 1991-07-24 2002-11-18 株式会社東芝 半導体装置及びその形成方法
JPH0547760A (ja) 1991-08-12 1993-02-26 Hitachi Ltd 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト
JPH06140398A (ja) 1992-10-27 1994-05-20 Kawasaki Steel Corp 集積回路装置
JPH06310509A (ja) 1993-04-22 1994-11-04 Kawasaki Steel Corp 半導体集積回路の配線構造
TW310461B (zh) * 1995-11-10 1997-07-11 Matsushita Electric Industrial Co Ltd
US6387805B2 (en) 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JPH1187349A (ja) 1997-07-16 1999-03-30 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JPH11186273A (ja) 1997-12-19 1999-07-09 Ricoh Co Ltd 半導体装置及びその製造方法
JP3540699B2 (ja) * 1998-01-12 2004-07-07 松下電器産業株式会社 半導体装置の製造方法
JP3955386B2 (ja) * 1998-04-09 2007-08-08 富士通株式会社 半導体装置及びその製造方法
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US20010051420A1 (en) * 2000-01-19 2001-12-13 Besser Paul R. Dielectric formation to seal porosity of low dielectic constant (low k) materials after etch
US20030227068A1 (en) * 2001-05-31 2003-12-11 Jianxing Li Sputtering target
JP2003142487A (ja) 2001-11-05 2003-05-16 Ebara Corp 半導体装置及びその製造方法
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP4455214B2 (ja) 2004-08-05 2010-04-21 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
TWI282031B (en) 2004-08-31 2007-06-01 Univ Tohoku Nat Univ Corp Copper alloy and a liquid crystal display device
US7994046B2 (en) * 2006-01-27 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a dielectric layer with an air gap, and a structure including the dielectric layer with the air gap
WO2007100125A1 (ja) * 2006-02-28 2007-09-07 Advanced Interconnect Materials, Llc 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
EP1845554A3 (en) * 2006-04-10 2011-07-13 Imec A method to create super secondary grain growth in narrow trenches
JP5076452B2 (ja) * 2006-11-13 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362099B1 (en) * 1999-03-09 2002-03-26 Applied Materials, Inc. Method for enhancing the adhesion of copper deposited by chemical vapor deposition
US20070049024A1 (en) * 2005-08-30 2007-03-01 Fujitsu Limited Manufacture method for semiconductor device having concave portions filled with conductor containing Cu as its main composition

Also Published As

Publication number Publication date
US20120021603A1 (en) 2012-01-26
JP2010147311A (ja) 2010-07-01
JP4441658B1 (ja) 2010-03-31
US20100154213A1 (en) 2010-06-24
US20100155952A1 (en) 2010-06-24
US8169079B2 (en) 2012-05-01
TW201034119A (en) 2010-09-16
US8112885B2 (en) 2012-02-14
US9082821B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
TWI450361B (zh) 形成銅互連結構之方法
US8580688B2 (en) Copper interconnection structure and method for forming copper interconnections
US8420535B2 (en) Copper interconnection, method for forming copper interconnection structure, and semiconductor device
CN101395290B (zh) 半导体装置、其制造方法以及用于该制造方法的溅射用靶材
JP4591084B2 (ja) 配線用銅合金、半導体装置及び半導体装置の製造方法
US7956463B2 (en) Large grain size conductive structure for narrow interconnect openings
CN1825583A (zh) 多级互连结构及在IC晶片上形成Cu互连的方法
US20140151097A1 (en) Method and Structure to Improve the Conductivity of Narrow Copper Filled Vias
Wu et al. A study of Cu/CuMn barrier for 22-nm semiconductor manufacturing
US7928573B2 (en) Metal thin film for interconnection of semiconductor device
JP6080009B2 (ja) 半導体集積回路装置及びその製造方法、並びに該半導体集積回路装置に使用する低抵抗率銅配線の探索方法
JP4527393B2 (ja) 半導体装置用Ｃｕ系合金配線及びその製造方法
CN102496597A (zh) 一种集成电路中Cu互连线扩散障碍层的构筑方法
Perng et al. A 3 nm self-forming InOx diffusion barrier for advanced Cu/porous low-k interconnects
JP4065019B6 (ja) 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
JP4065019B2 (ja) 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
Su et al. A study on the diffuse mechanism and the barrier property of copper manganese alloy on tantalum
US20140151884A1 (en) Self-forming barrier structure and semiconductor device having the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees