[go: up one dir, main page]

TWI450115B - 使用製程敏感度模式以辨識光罩佈局中的製造問題區域之方法 - Google Patents

使用製程敏感度模式以辨識光罩佈局中的製造問題區域之方法 Download PDF

Info

Publication number
TWI450115B
TWI450115B TW098143909A TW98143909A TWI450115B TW I450115 B TWI450115 B TW I450115B TW 098143909 A TW098143909 A TW 098143909A TW 98143909 A TW98143909 A TW 98143909A TW I450115 B TWI450115 B TW I450115B
Authority
TW
Taiwan
Prior art keywords
mode
problem area
manufacturing
target
layout
Prior art date
Application number
TW098143909A
Other languages
English (en)
Other versions
TW201017460A (en
Inventor
Melvin, Iii
James P Shiely
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of TW201017460A publication Critical patent/TW201017460A/zh
Application granted granted Critical
Publication of TWI450115B publication Critical patent/TWI450115B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electron Beam Exposure (AREA)

Description

使用製程敏感度模式以辨識光罩佈局中的製造問題區域之方法
本發明係關於積體電路的製造。比較明確地，本發明係關於一種使用一製程敏感度模式以辨識一光罩佈局的一製造問題區域之方法和裝置。
半導體的整合密度藉由半導體製造技術方面相關的改良，已經大幅地達到突破性的進展。
半導體製造技術通常包括數個涉及複雜的物理和化學交互作用之製程。因為幾乎不可能理想地控制這些複雜的物理和化學交互作用，這些製程通常具有的製程變量能夠導致該積體電路的實際特性不同於其理想特性。假如其中的差距太大就會導致製造問題，其可能降低生產良率和/或降低該積體電路的品質。
所以為了實行於經濟上的考量，一項半導體製造過程相對於製程變量必須健全，也就是必須能夠容許範圍足夠大的製程變量。(在此本發明是以用詞“焦點深度”來敘述，其通常指的是微影成像技術中製程變量，但對於本技術領域中的技術人員明顯的是本發明可以直接應用以包括其他的製程變量，比如劑量變量、光阻厚度變量、蝕刻變量、以及摻雜變量)。
明確地，改善焦點深度直接節省成本。這是因為降低花費在檢驗、保養、維修儀器的時間能夠大幅地增加產量。此外，製造過程中面臨的真實製程狀況可以隨著各種原因而改變，例如：晶圓上的高低起伏變量是由於化學機械拋光製程步驟中不盡理想所發生。因此改善焦點深度能夠增加由這些製程變量出現的製造過程所生產之晶片生產良率。
然而，改善焦點深度十分具有挑戰性，特別在較小的次微米尺寸。為了改善積體電路的製造可行性，設計者通常會使用設計規則表，其中明確指定一項設計中可以規劃的特徵尺寸和形狀。糟糕的是在較小的次微米尺寸，設計規則表變的極度龐大而且很難使用。此外，設計規則表的過度限制阻礙設計者無法完成裝置的最佳品質。
所以就需要一種用以辨識一光罩佈局中一製造問題區域的方法和裝置，使其能夠被修正進而改善該光罩佈局的製造可行性。
本發明之一實施例提供一種系統用以辨識一光罩佈局中可能導致製造問題的一區域。操作的過程期間，該系統產生一正中目標的製程模式，在標稱(例如：最佳的)製程狀況下將一半導體製造過程模式化；該系統也產生一或多個偏離目標的製程模式，在一或多個任意的(例如：非最佳的)製程狀況下將該半導體製造過程模式化；接著該系統利用該正中目標製程模式和該偏離目標製程模式以計算一製程敏感度模式。注意到一製程模式(正中目標、偏離目標、或製程敏感度)能夠以一個多維(例如：2-D)函數表示。然後，該系統利用該製程敏感度模式以辨識該光罩佈置中的一問題區域。明確地，該系統能夠藉由該敏感度模式以代表該光罩佈局的一個多維函數作迴旋運算，以計算一問題指標。接著，該系統能夠將該問題指標的數值與一臨界值比較，以辨識該問題區域。注意到辨識該問題區域的步驟容許該問題區域被修正，以改善該光罩佈局的製造可行性。此外，利用該製程敏感度模式以辨識該問題區域的步驟，降低辨識該問題區域所需要的計算時間。明確地，該製程敏感度模式容許即時探究多重的製程狀況。還有，該製程敏感度模式為最終使用者直接辨識該問題區域。因此，該最終使用者不需要進行任何複雜的計算，從品質上或數值上決定一特徵或一組特徵相關的製程錯誤量。
此實施例的一變化形式中，該系統將一分析模式適配該半數製造過程在標稱(例如：最佳)製程狀況下的製程資料，以產生一正中目標的製程模式。
此實施例的一變化形式中，該系統將一分析模式適配該半導體製造過程在任意(例如：非最佳)製程狀況下的製程資料，以產生一或多個偏離目標的製程模式。
此實施例的一變化形式中，該系統在對該光罩佈局進行一光學近場修正(OPC)之前操作。此實施例中的另一變化形式中，該系統則在對該光罩佈局進行一OPC製程之後操作。
此實施例的一變化形式中，該半導體製造過程可以包括：微影成像、蝕刻、化學機械拋光(CMP)、溝槽填充、或主光罩製造。
此實施例的一變化形式中，該系統於施加OPC之前、但在其他解析度增強技術施加至該光罩佈局之後操作。此實施例的另一變化形式中，該系統在一或多項解析度增強技術(包括OPC)施加至該光罩佈局之後操作。注意到這些解析度增強技術可以包括，但不限於，交替相位偏移光罩、輔助特徵、雙偶極照明、無黃光相位微影成像(CPL)、或其他照明技術。
圖1根據本發明之一實施例呈現一積體電路的各種設計和製造步驟。此製程從一產品構想(步驟100)開始，接著該產品構想以一積體電路付諸實施，其利用電子設計自動化(EDA)軟體設計而成(步驟110)。一旦完成該電路設計就將其製成資料帶輸出(步驟140)。輸出資料帶之後，製程經由製造(步驟150)、封裝、和組合(步驟160)。該製程最後以生產晶片(步驟170)完成。
接著，該EDA軟體設計步驟110包括數個次步驟，分別是系統設計(步驟112)、邏輯設計和功能確認(步驟114)、綜合和設計用於檢測(步驟116)、設計規劃(步驟118)、連結表確認(步驟120)、實際執行(步驟122)、分析和擷取(步驟124)、實際確認(步驟126)、解析度增強(步驟128)、以及光罩資料準備(步驟130)。
本發明能夠在該上述的一或多個步驟中使用。明確地，Synopsys公司的產品適於修改以使用本發明辨識一光罩佈局中的問題區域。
製程變量
半導體製造技術通常包括數個製程，其涉及複雜的物理和化學交互作用。因為幾乎不可能理想地控制這些複雜的物理和化學交互作用，這些製程通常具有的製程變量足以導致積體電路的實際特性不同於其理想特性。假如這中間的差距太大就會衍生製造問題，降低生產良率和/或降低積體電路的品質。
製程變量是由於各種原因引起，例如：微影成像時轉盤主軸旋轉速度的變量會導致光阻的厚度改變，也會致使反射性方面的變量，接著就會導致圖樣影像發生不希望的變化。類似地，烘烤板是用以將溶劑驅離晶圓而在光阻中形成圖樣，其會具有熱或冷斑點，導致臨界尺寸(CD)的變量。同樣地，旋轉塗佈時支撐該晶圓的塊狀物含有微粒子，於晶圓表面產生“山丘”，在微影成像時導致偏離焦點(失焦)。注意到如此的失焦也會因為該塊狀物失去水平、或透鏡有像差、或者該晶圓不是完全平整等等其他因素而發生。
將製程變量區分成兩種型態：隨機和系統有所助益。(注意在此名詞“焦點深度”通常用以包括敘述隨機和系統的製程變量大小之所有名詞)。隨機製程變量是目前不能使用一分析模式以模式化的製程變量；另一方面系統製程變量是通常使用分析模式能夠模式化的製程變量。例如：旋轉主軸的速度變量通常被分類為一隨機製程變量；而晶圓的高低起伏變量通常分類為一系統製程變量。注意到，研究者繼續藉由產生將隨機製程變量模式化的新分析模式，嘗試將隨機製程變量轉換成系統製程變量。
製造問題
為了實行於符合經濟上的考量，一半導體製造過程相對於製程變量要健全，即必須能夠容許一範圍足夠大的製程變量。注意到改善一製程的健全性(或焦點深度)直接得到節省成本的結果。這是因為改善焦點深度會降低花費在儀器檢測、保養、維修的時間量，所以增加操作的晶圓數目。此外，改善焦點深度能夠增加生產良率。由於這些原因，增加焦點深度能夠實質地增加利潤。
還有，改善焦點深度的重要性隨著製造過程趨於較小尺寸而增加，因為這些製程的原始焦點深度快速地減小。明確地，在較小的次微米尺寸，即使焦點深度的些微改善也能夠節省百萬元的製造成本。
糟糕的是改善焦點深度十分具有挑戰性，特別在較小的次微米尺寸。為改善積體電路的製造可行性，設計者通常使用設計規則表，其中指定何時以及如何畫定電路特徵。糟糕的是在較小的次微米尺寸，這些設計規則表變的極度龐大而且很難使用。此外，對設計者造成不必要的阻礙使其設計無法達到最佳品質。
辨識一光罩佈局的製造問題區域
半導體製造的極致目標之一，是一瞬間取得一光罩佈局中一位置點上的所有製程變量資訊。假如可以達到此一極致目標，就能夠在一光罩佈局中一問題區域製造其圖樣之前辨識並修正，因此改善該光罩佈局的製造可行性。例如：假使得知一線段末端可能會在製造過程中拉回40毫微米，設計者就能夠使用此資訊在規劃該線段時重新決定該圖樣的尺寸。
此外，能夠辨識這些問題區域但不需使用大量的計算時間也很重要。注意到問題區域可以藉由模擬各種製程狀況以及與完成圖樣比較，得以辨識而決定可能產生製造可行性問題的區域。糟糕的是這些方式需要大量的計算時間，因為其涉及運算多重的複雜模擬模式(例如：OPC模式)。
取而代之需要的是一種方法能夠快速告知使用者一結構在一可運作的製程範圍內是否穩定，(即能夠適當地印製使其根據設計容許量而操作)。(注意到決定一結構是否穩定會隨著該層次的型態所定，例如：對於一金屬層，只要在電路中不會造成短路或斷路，就可以接受一相當大的CD變量；相形之下，對於一多晶矽層，即使非常小的CD變量也無法接受)。
本發明之一實施例提供一種用於辨識一光罩佈局中可能導致製造問題的一區域之系統。明確地在本發明之一實施例中，該系統使用一“製程敏感度模式”(可以由一參數化的多維函數以及一組基底檔案表示)，以檢驗一圖樣並產生一問題指標，其標示在光罩佈局中任意一點上預期會發生的製程變量之大小。基於此製程變量的大小，設計者就能夠決定其在製造過程中是否會導致問題，並採取適當的解決方法，比如移動或加寬特徵。
此外本發明之一實施例中，該系統利用計算的問題指標以產生一輪廓。明確地，該輪廓可以從該問題指標與一臨界值比較而產生。注意到產生一輪廓之步驟非常有用，因為能夠解讀製程變量資料並且直接辨識問題區域。還有，該輪廓可以利用一標準的光學強度觀測設備顯示，比如Synopsys公司的ICWorkbenchTM 之一適合修改版。
注意到，本發明之一關鍵優點在於能夠在一單一的多維函數獲取所有的製程敏感度資料。(注意到為改善計算效率，一個多維函數通常是以一組多維函數的線性組合表示，其稱之為基底函數。但是從數學觀點而言，該製程敏感度模式仍然能夠當做是一單一個多維函數)。還有，如此容許一系統直接辨識該問題區域。明確地，該系統能夠只藉由該製程敏感度模式以代表該光罩佈局的另一個多維函數作迴旋運算，快速地計算一問題指標。然後，該系統能夠將該問題指標與一臨界值比較，以辨識一製造問題區域，因此大幅降低辨識該製造問題區域所需要的計算時間。
使用一製程敏感度模式以辨識一問題區域
圖2根據本發明之一實施例顯示辨識一問題區域的方法之流程圖。
該方法從產生一正中目標的製程模式開始，其在標稱(例如：最佳的)製程狀況下將一半導體製程技術模式化(步驟202)。注意到該半導體製程技術可以包括微影成像、蝕刻、化學機械拋光(CMP)、溝槽填充、和/或其他技術，以及上述的組合。
接著，該系統產生一或多個偏離目標的製程模式，在一或多個任意(例如：非最佳的)製程狀況下將該半導體製程技術模式化(步驟204)。
在本發明之一實施例，一正中目標(或偏離目標)的製程模式是以一個多維函數表示。在本發明之另一實施例，一正中目標(或偏離目標)的製程模式是由一參數化的多維函數以及一組基底檔案表示。此外本發明之一實施例中，產生一正中目標的製程模式涉及將一分析模式適配該半導體製造過程在標稱(例如：最佳的)製程狀況下的製程資料。另一方面，產生該一或多個偏離目標的製程模式之步驟，可以涉及將一分析模式適配該半導體製造過程在任意(例如：非最佳的)製程狀況下的製程資料。注意到本發明之一實施例中，該一或多個偏離目標的製程模式能夠經由分析性干擾該正中目標製程模式而產生。
然後，該系統利用該正中目標的製程模式與一或多個偏離目標的製程模式以計算一製程敏感度模式(步驟206)。
圖3A根據本發明之一實施例呈現代表一正中目標製程模式的一2-D函數圖形。
圖3B根據本發明之一實施例呈現代表一偏離目標製程模式的一2-D函數圖形。
圖3C根據本發明之一實施例呈現一製程敏感度模式圖形。
注意到圖3A和圖3B中顯示的該2-D函數分別在空間頻率區間內代表該正中目標和該偏離目標的製程模式。此外，圖3A、圖3B和圖3C中X與Y軸標示一空間頻率分量，(單位是每微米徑度)，而Z軸標示一特定空間頻率分量的大小。這些製程模式也能夠利用不同區間內的一2-D函數表示，比如空間區間。
本發明之一實施例中，該系統藉由從該正中目標製程模式中減去該一或多個偏離目標製程模式中的各個偏離目標製程模式，以計算該製程敏感度模式。注意到該製程敏感度模式將偏離焦點過程中消失的圖樣特徵模式化。
明確地，考慮光學微影成像的情況。設Pt 代表一正中目標的製程模式，即由Pt 將位於焦點時的光學微影成像製程模式化。此外，設Pd 代表一偏離目標的製程模式，即由Pd 將位於偏離焦點時的光學微影成像製程模式化。現在，該製程敏感度模式Fp 能夠以下列公式計算：Fp =(Pt -Pd )/ΔPd ，其中ΔPd 是焦點偏離量(為長度單位)。
注意到上述的實例中，僅只考慮一個單一的偏離目標製程模式，但也可以具有兩個或較多的偏離目標製程模式。一般來說，該製程敏感度模式Fp 可以下列公式計算：
其中P1..n 是偏離目標的製程模式，將一任意(例如：非最佳的)製程狀況模式化，Pt 是該正中目標的製程模式，將一標稱(例如：最佳的)製程狀況模式化，以及ΔP1..n 是該標稱製程狀況與該任意(1..n)製程狀況之間製程狀況的相對改變。
例如：設Pt 將位於焦點時的光學微影成像製程模式化。此外，設Pdn 將位於負值偏離焦點時的光學微影成像製程模式化，即透鏡與晶圓之間的距離是小於正中目標的距離。還有，設Pdp 將位於正值偏離焦點時的光學微影成像製程模式化，即透鏡與晶圓之間的距離是大於正中目標的距離。現在該製程敏感度模式Fp 可以下列公式計算：
其中ΔPdn 與ΔPdp 是負值與正值的焦點偏離量(為長度單位)。
注意到(Pt -Pdn )/ΔPdn 與(Pt -Pdp )/ΔPdp 分別將負值和正值偏離焦點過程中消失的圖樣特徵模式化。以上的實例藉由(Pt -Pdn )/ΔPdn 與(Pt -Pdp )/ΔPdp 相加後再除以2，將該製程敏感度模式正規化以計算該製程敏感度模式Fp 。(注意到該正規化的步驟對於本發明並非必要)。
接著，該系統利用該製程敏感度模式以辨識該光罩佈局中一問題區域。明確地，該系統首先將該製程敏感度模式以代表該光罩佈局的一個多維(例如2-D)函數作迴旋運算，以計算一問題指標(步驟208)。(注意到對於該迴旋運作，該製程敏感度通常以空間區間內的一2-D函數表示)。
接著，該系統將該問題指標的數值與一臨界值比較，以辨識該光罩佈局中的問題區域(步驟210)之方式辨識該問題區域。
注意到藉著利用適當的偏離目標製程模式，該上述的方式可以直接辨識由於光罩佈局相關的各種原因所發生之製造問題，這包括但不限於2-D效應(例如：線段末端拉回)、近場問題、跳動尺寸、以及相位偏移光罩。
圖4A根據本發明之一實施例呈現一問題指標的1-D圖形。注意到，雖然該問題指標通常是一2-D函數，但為清楚的理由可以顯示為圖4A中的1-D函數，其中X軸對應為沿著光罩佈局中一直線的位置，而Y軸對應為在該位置的問題指標之數值。
該問題指標400的數值可以與一或多個臨界值比較，比如臨界值402,404,406和408，以辨識問題區域例如：問題區域410,412和414。
此外，該問題指標的數值能夠標示一問題的型態和強度。明確地，可以選擇臨界值402和408使其分別標示空間和多邊形問題，例如：於一明場效情況中，該系統藉著將問題指標400分別與臨界值402和408比較，以辨識空間問題區域410和多邊形問題區域412。(除非特別陳述，在一明場效主光罩的說明文中敘述為直接應用，但本技術領域中的技術人員瞭解本發明能夠簡易地應用至該暗場效情況，例如：在一暗場效情況中，問題區域的型態與該明場效情況相反，即問題區域410和412分別對應至多邊形和空間問題)。
類似地，可以選擇臨界值404和406以分別顯示潛在的空間和多邊形問題區域。例如：該系統能夠藉著將問題指標400與臨界值406比較，以辨識潛在的多邊形問題區域414。
圖4B根據本發明之一實施例呈現一光罩佈局中一問題指標高於或低於一問題臨界值的區域。(注意到該光罩佈局由於清晰的原故並未顯示)。
明確地，該問題指標的數值是大於區域420,422和424的一空間問題臨界值，如此顯示這些區域的空間問題。另一方面，該問題指標的數值是小於區域426,428和430的一多邊形問題臨界值，如此顯示這些區域的多邊形問題。
圖5根據本發明之一實施例呈現一製程敏感度模式如何能夠用以辨識一光罩佈局中可能導致製造問題的區域，(注意到其中虛線描繪已修正的光罩佈局以及陰影區域描繪有效圖樣)。
一光罩佈局通常包括數個圖樣，比如圖樣502和504，其被設計以產生一晶圓上的理想圖樣。(於清晰的目的並未顯示)。糟糕地，因為一半導體製造過程通常涉及複雜的物理和化學交互作用，該有效(或真實)圖樣，比如有效圖樣506或508，通常與相對的理想圖樣不同。假如這些差距太大，就會導致製造問題足以降低生產良率和/或增加該積體電路的品質變量。
本發明之一實施例中，該系統產生一輪廓，比如510和512，能夠清楚地辨識該光罩佈局中會導致問製造問題的區域(或面積)。
例如：有效圖樣506在線段末端514具有最小拉回，因此該系統在線段末端514的附近不會產生一輪廓。另一方面，線段末端516的拉回量大到足以可能導致製造問題，因此該系統產生的輪廓510清楚地辨識該線段末端516附近的區域成為一潛在的製造問題區域。
類似地，該系統不會在邊緣518產生一輪廓，因為在邊緣518縮減的量最小；相形之下，有效圖樣508在邊緣520具有足夠的縮減量。結果該系統產生的輪廓512清楚地辨識邊緣520附近的一區域成為一可能的製造問題區域。
注意到，該系統將一問題指標與一問題臨界值比較以產生這些輪廓。此外，本發明之一實施例中，該系統利用一標準光學強度觀測設備以顯示這些輪廓。
還有，該系統能夠在一未修正、部分修正、或完全修正的光罩佈局中辨識問題區域。例如：該系統在一OPC製程施加至一光罩佈局之前能夠辨識該光罩佈局上的問題區域。明確地，本發明之一實施例中，該系統調整問題臨界值而有效地補償該未修正圖樣上的該OPC。
另一方面，該系統通常是在某項解析度增強技術(RET)施加至該光罩佈局之後操作。這些RET包括，但不限於，交替相位偏移光罩、輔助特徵、雙偶極照明、或無黃光相位微影成像(CPL)。
注意到，該系統能夠在一OPC製程執行之前操作，因為一OPC製程通常不會大幅地改變一光罩佈局的空間頻率分量或相位特徵。另一方面，例如：輔助特徵能夠實質地改變一光罩佈局的空間頻率分量。因此，這些RET通常是在該系統用以辨識一光罩佈局的問題區域之前進行。
結論
以上鋪陳敘述的資料結構和內碼通常儲存在一電腦可讀取的儲存媒體上，能夠儲存由一電腦系統使用的內碼和/或資料之任何裝置或媒體，其包括但不限於磁性或光學儲存裝置，比如磁碟機、磁帶、CD(高密度碟片)、和DVD(數位易變性碟片或數位影音碟片)、以及存留於一傳輸媒體內的電腦指示訊號(帶有訊號被調變的一載波或沒有)，例如：該傳輸媒體可以包括一通訊網路，比如網際網路。
此外，本發明之實施例的敘述僅只為呈現和敘述之目的，並非刻意以排除其他內容或限制本發明於所揭示的形式，因此很明顯可以做各種修改和變化。此外，以上所揭示的內容並非用於限制本發明，且本發明的範圍是由所附的申請專利項所規範。
100．．．產品構想
110．．．電子設計自動化軟體
112．．．系統設計
114．．．邏輯設計和功能確認
116．．．綜合和設計用於檢測
118．．．設計規劃
120．．．連結表確認
122．．．實際執行
124．．．分析和擷取
126．．．實際確認
128．．．解析度增強
130．．．光罩資料準備
140．．．製成資料帶輸出
150．．．製造
160．．．封裝和組合
170．．．晶片
400．．．問題指標
402，404，406，408．．．臨界值
410，412，414．．．問題區域
420，422，424，426，428，430．．．區域
502，504．．．圖樣
506，508．．．有效圖樣
510，512．．．輪廓
514，516．．．線段末端
518，520．．．邊緣
圖1根據本發明之一實施例呈現一積體電路的各種設計和製造步驟。
圖2根據本發明之一實施例呈現利用一敏感度模式以辨識一問題區域之方式流程圖。
圖3A根據本發明之一實施例呈現代表一正中目標製程模式的一2-D函數圖形。
圖3B根據本發明之一實施例呈現代表一偏離目標製程模式的一2-D函數圖形。
圖3C根據本發明之一實施例呈現代表一製程敏感度模式的一2-D函數圖形。
圖4A根據本發明之一實施例呈現一問題指標的一1-D圖形。
圖4B根據本發明之一實施例呈現在一光罩佈局中一問題指標超過或低於一問題臨界值的區域。
圖5根據本發明之一實施例呈現如何使用一製程敏感度模式以辨識一光罩佈局中可能導致製造問題的一區域。

Claims (6)

  1. 一種利用一製程敏感度模式在一未修正、部分修正、或完全修正的光罩佈局中以辨識一製造問題區域之方法，該方法包括：將代表該製程敏感度模式的第一多維函數以代表該光罩佈局的第二多維函數作迴旋運算，以計算一問題指標；以及利用該問題指標以辨識該光罩佈局中的該製造問題區域；其中該第一多維函數截取所有的製程敏感度資訊，因此大幅地降低用於辨識該製造問題區域所需要的計算量，及其中該製程敏感度模式是製造期間製程變量的一種表示。
  2. 如申請專利範圍第1項之方法，其中辨識該製造問題區域的步驟包括將該問題指標與一或多個問題臨界值比較。
  3. 如申請專利範圍第1項之方法，其中將代表該製程敏感度模式的該第一多維函數以代表該光罩佈局的該第二多維函數作迴旋運算之步驟包括：利用一組基底函數將該第一多維函數取其近似；以及將該組基底函數以該第二多維函數作迴旋運算。
  4. 一種用於改進一未修正、部分修正、或完全修正光罩佈局的製造可行性之方法，該方法包括： 利用能夠由截取所有該製程敏感度資訊的一第一多維函數表示的一製程敏感度模式，辨識該光罩佈局中的一問題區域；其中辨識該問題區域的步驟容許該問題區域被修正，因此改善該光罩佈局的製造可行性。
  5. 如申請專利範圍第4項之方法，其中該製程敏感度模式可以由下列步驟產生：產生一正中目標製程模式，在標稱(例如：最佳的)製程狀況下將一半導體製造過程模式化；產生一或多個偏離目標製程模式，在一或多個任意的(例如：非最佳的)製程狀況下將該半導體製造過程模式化；以及利用該正中目標製程模式與該一或多個偏離目標製程模式以計算該製程敏感度模式。
  6. 如申請專利範圍第4項之方法，其中辨識該問題區域包括：將該製程敏感度模式以代表該光罩佈局的一第二多維函數作迴旋運算；以及利用該迴旋運算的結果以辨識該問題區域。
TW098143909A 2005-02-24 2005-12-28 使用製程敏感度模式以辨識光罩佈局中的製造問題區域之方法 TWI450115B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/065,409 US7251807B2 (en) 2005-02-24 2005-02-24 Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model

Publications (2)

Publication Number Publication Date
TW201017460A TW201017460A (en) 2010-05-01
TWI450115B true TWI450115B (zh) 2014-08-21

Family

ID=35999476

Family Applications (2)

Application Number Title Priority Date Filing Date
TW094147031A TWI325547B (en) 2005-02-24 2005-12-28 Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model
TW098143909A TWI450115B (zh) 2005-02-24 2005-12-28 使用製程敏感度模式以辨識光罩佈局中的製造問題區域之方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW094147031A TWI325547B (en) 2005-02-24 2005-12-28 Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model

Country Status (9)

Country Link
US (4) US7251807B2 (zh)
EP (1) EP1696269B1 (zh)
JP (1) JP4925408B2 (zh)
KR (1) KR101190399B1 (zh)
CN (2) CN1828613B (zh)
AT (1) ATE442610T1 (zh)
DE (1) DE602006009001D1 (zh)
SG (1) SG125169A1 (zh)
TW (2) TWI325547B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251807B2 (en) * 2005-02-24 2007-07-31 Synopsys, Inc. Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model
US7475382B2 (en) * 2005-02-24 2009-01-06 Synopsys, Inc. Method and apparatus for determining an improved assist feature configuration in a mask layout
US7315999B2 (en) * 2005-03-17 2008-01-01 Synopsys, Inc. Method and apparatus for identifying assist feature placement problems
US7496880B2 (en) * 2005-03-17 2009-02-24 Synopsys, Inc. Method and apparatus for assessing the quality of a process model
US7458059B2 (en) * 2005-10-31 2008-11-25 Synopsys, Inc. Model of sensitivity of a simulated layout to a change in original layout, and use of model in proximity correction
US7840287B2 (en) * 2006-04-13 2010-11-23 Fisher-Rosemount Systems, Inc. Robust process model identification in model based control techniques
EP1862857B1 (en) * 2006-05-31 2012-08-08 Synopsys, Inc. Method and apparatus for determining a process model for integrated circuit fabrication
US7454739B2 (en) 2006-05-31 2008-11-18 Synopsys, Inc. Method and apparatus for determining an accurate photolithography process model
US7743357B2 (en) * 2006-05-31 2010-06-22 Synopsys, Inc. Method and apparatus for determining a process model that models the impact of CAR/PEB on the resist profile
JP2010532511A (ja) * 2007-07-06 2010-10-07 サガンテック イスラエル リミテッド 固定及び自由レイアウトエンティティを含む回路レイアウトを修正するためのレイアウト修正エンジン
TW200929412A (en) * 2007-12-18 2009-07-01 Airoha Tech Corp Model modification method for a semiconductor device
US8120767B2 (en) * 2008-03-13 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Mask making decision for manufacturing (DFM) on mask quality control
JP2009282319A (ja) * 2008-05-22 2009-12-03 Toshiba Corp パターン検証方法、パターン検証システム、パターン検証プログラム、マスク製造方法、および半導体装置の製造方法
US8806387B2 (en) * 2008-06-03 2014-08-12 Asml Netherlands B.V. Model-based process simulation systems and methods
US8117568B2 (en) * 2008-09-25 2012-02-14 International Business Machines Corporation Apparatus, method and computer program product for fast simulation of manufacturing effects during integrated circuit design
JP4762288B2 (ja) * 2008-09-26 2011-08-31 株式会社東芝 パターン形成不良領域算出方法
US8181128B2 (en) 2008-10-13 2012-05-15 Synopsys, Inc. Method and apparatus for determining a photolithography process model which models the influence of topography variations
US7954071B2 (en) * 2008-10-31 2011-05-31 Synopsys, Inc. Assist feature placement based on a focus-sensitive cost-covariance field
NL2003718A (en) * 2008-11-10 2010-05-11 Brion Tech Inc Methods and system for model-based generic matching and tuning.
US8136054B2 (en) * 2009-01-29 2012-03-13 Synopsys, Inc. Compact abbe's kernel generation using principal component analysis
US8010913B2 (en) * 2009-04-14 2011-08-30 Synopsys, Inc. Model-based assist feature placement using inverse imaging approach
US9448706B2 (en) * 2009-07-29 2016-09-20 Synopsys, Inc. Loop removal in electronic design automation
US8694930B2 (en) * 2011-08-11 2014-04-08 Infineon Technologies Ag Method and apparatus for providing a layout defining a structure to be patterned onto a substrate
US8510699B1 (en) 2012-03-09 2013-08-13 International Business Machines Corporation Performance driven layout optimization using morphing of a basis set of representative layouts
US10365557B2 (en) * 2013-02-24 2019-07-30 Synopsys, Inc. Compact OPC model generation using virtual data
TWI621957B (zh) * 2013-03-14 2018-04-21 新納普系統股份有限公司 使用點擊最佳化的次解析度輔助特徵實現方式
CN103405164B (zh) * 2013-07-23 2015-08-12 山东科技大学 烤箱与烤盘配合布局的方法
WO2015121127A1 (en) * 2014-02-11 2015-08-20 Asml Netherlands B.V. Model for calculating a stochastic variation in an arbitrary pattern
EP2952964A1 (en) * 2014-06-03 2015-12-09 Aselta Nanographics Method for determining the parameters of an ic manufacturing process by a differential procedure
WO2016008711A1 (en) 2014-07-14 2016-01-21 Asml Netherlands B.V. Optimization of assist features and source
WO2016050584A1 (en) 2014-10-02 2016-04-07 Asml Netherlands B.V. Rule-based deployment of assist features
WO2016162228A1 (en) * 2015-04-10 2016-10-13 Asml Netherlands B.V. Method and apparatus for inspection and metrology
US10394116B2 (en) 2017-09-06 2019-08-27 International Business Machines Corporation Semiconductor fabrication design rule loophole checking for design for manufacturability optimization
US10621295B2 (en) 2018-04-10 2020-04-14 International Business Machines Corporation Incorporation of process variation contours in design rule and risk estimation aspects of design for manufacturability to increase fabrication yield
CN109596638B (zh) * 2018-10-26 2022-05-06 中国科学院光电研究院 有图形晶圆及掩模版的缺陷检测方法及装置
CN112904662B (zh) * 2021-05-07 2021-07-23 南京晶驱集成电路有限公司 辅助图形的添加方法、装置及测试版图
CN114509912A (zh) * 2022-01-07 2022-05-17 东方晶源微电子科技（北京）有限公司 一种掩模优化方法、掩模优化装置及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453457B1 (en) * 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
US20020164065A1 (en) * 2001-03-20 2002-11-07 Numerical Technologies System and method of providing mask defect printability analysis
TW520544B (en) * 2001-06-15 2003-02-11 United Microelectronics Corp Method and apparatus for measuring bridge caused by mask layout correction
US20030121021A1 (en) * 2001-12-26 2003-06-26 Numerical Technologies, Inc. System and method for determining manufacturing error enhancement factor

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6474547A (en) 1987-09-14 1989-03-20 Motorola Inc Manufacture of semiconductor for compensating strain between pattern on semiconductor body and mask for obtaining pattern
JPH04216548A (ja) * 1990-12-18 1992-08-06 Mitsubishi Electric Corp フォトマスク
JP3223718B2 (ja) * 1994-09-07 2001-10-29 松下電器産業株式会社 マスクデータの作成方法
US5774177A (en) * 1996-09-11 1998-06-30 Milliken Research Corporation Textile fabric inspection system
US5965309A (en) * 1997-08-28 1999-10-12 International Business Machines Corporation Focus or exposure dose parameter control system using tone reversing patterns
US6183919B1 (en) * 1999-06-11 2001-02-06 International Business Machines Corporation Darkfield imaging for enhancing optical detection of edges and minimum features
US6539521B1 (en) * 2000-09-29 2003-03-25 Numerical Technologies, Inc. Dissection of corners in a fabrication layout for correcting proximity effects
WO2002044699A2 (de) * 2000-11-30 2002-06-06 Sigma-C Gmbh Verfahren und vorrichtung zur bestimmung von eigenschaften einer integrierten schaltung
JP4748343B2 (ja) * 2001-04-26 2011-08-17 大日本印刷株式会社 ウエーハ転写検証方法
DE10143723B4 (de) * 2001-08-31 2006-09-28 Infineon Technologies Ag Verfahren zur Optimierung eines Layouts für eine Maske zur Verwendung bei der Halbleiterherstellung
US6673638B1 (en) * 2001-11-14 2004-01-06 Kla-Tencor Corporation Method and apparatus for the production of process sensitive lithographic features
US6904587B2 (en) * 2002-12-20 2005-06-07 Synopsys, Inc. Incremental lithography mask layout design and verification
US6964032B2 (en) * 2003-02-28 2005-11-08 International Business Machines Corporation Pitch-based subresolution assist feature design
US6934930B2 (en) * 2003-07-08 2005-08-23 Texas Instruments Incorporated Generating an optical model for lens aberrations
JP4684584B2 (ja) * 2003-07-23 2011-05-18 キヤノン株式会社 マスク及びその製造方法、並びに、露光方法
JP2005099765A (ja) * 2003-08-28 2005-04-14 Toshiba Corp プロセス近接効果の予測モデルの作成方法、工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム
US6978438B1 (en) * 2003-10-01 2005-12-20 Advanced Micro Devices, Inc. Optical proximity correction (OPC) technique using generalized figure of merit for photolithograhic processing
US7451068B2 (en) * 2003-10-10 2008-11-11 Synopsys, Inc. Method and apparatus for generating an OPC segmentation based on modeled intensity gradients
US7251807B2 (en) * 2005-02-24 2007-07-31 Synopsys, Inc. Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model
US7475382B2 (en) * 2005-02-24 2009-01-06 Synopsys, Inc. Method and apparatus for determining an improved assist feature configuration in a mask layout
US7315999B2 (en) * 2005-03-17 2008-01-01 Synopsys, Inc. Method and apparatus for identifying assist feature placement problems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453457B1 (en) * 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
US6777138B2 (en) * 2000-09-29 2004-08-17 Numerical Technologies, Inc. Mask product made by selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabricat layout
US20020164065A1 (en) * 2001-03-20 2002-11-07 Numerical Technologies System and method of providing mask defect printability analysis
TW520544B (en) * 2001-06-15 2003-02-11 United Microelectronics Corp Method and apparatus for measuring bridge caused by mask layout correction
US20030121021A1 (en) * 2001-12-26 2003-06-26 Numerical Technologies, Inc. System and method for determining manufacturing error enhancement factor

Also Published As

Publication number Publication date
CN100541498C (zh) 2009-09-16
CN1825323A (zh) 2006-08-30
US20060190913A1 (en) 2006-08-24
EP1696269A3 (en) 2008-01-23
US7251807B2 (en) 2007-07-31
TW201017460A (en) 2010-05-01
ATE442610T1 (de) 2009-09-15
SG125169A1 (en) 2006-09-29
JP2006235600A (ja) 2006-09-07
US7243332B2 (en) 2007-07-10
JP4925408B2 (ja) 2012-04-25
EP1696269A2 (en) 2006-08-30
DE602006009001D1 (de) 2009-10-22
US20070250804A1 (en) 2007-10-25
US20060190914A1 (en) 2006-08-24
CN1828613A (zh) 2006-09-06
EP1696269B1 (en) 2009-09-09
US7320119B2 (en) 2008-01-15
CN1828613B (zh) 2011-05-18
TWI325547B (en) 2010-06-01
TW200639668A (en) 2006-11-16
KR101190399B1 (ko) 2012-10-12
US7784018B2 (en) 2010-08-24
KR20060094470A (ko) 2006-08-29
US20060190912A1 (en) 2006-08-24

Similar Documents

Publication Publication Date Title
TWI450115B (zh) 使用製程敏感度模式以辨識光罩佈局中的製造問題區域之方法
TWI388921B (zh) 決定輔助特徵組態之方法、決定輔助特徵尺寸之方法及儲存指令的電腦可讀取儲存媒體
EP1997045B1 (en) Computer-implemented methods, storage medium, and system for creating a metrology target structure design for a reticle layout
US7814456B2 (en) Method and system for topography-aware reticle enhancement
US7090949B2 (en) Method of manufacturing a photo mask and method of manufacturing a semiconductor device
JP2006252544A (ja) 生産性を高めた集積回路の設計システム
US20090019418A1 (en) Lithography simulation method, mask pattern preparation method, semiconductor device manufacturing method and recording medium
CN116710843B (zh) 用于自由形状的光学邻近校正
US7315999B2 (en) Method and apparatus for identifying assist feature placement problems
US7207029B2 (en) Calculating etch proximity-correction using image-precision techniques
US7234129B2 (en) Calculating etch proximity-correction using object-precision techniques
CN119717406A (zh) 用于曲线光学邻近校正（opc）的自适应目标控制