TWI447871B - 用於連接積體電路晶片至電源與接地電路之裝置 - Google Patents

Description

用於連接積體電路晶片至電源與接地電路之裝置

本發明一般而言係關於半導體器件裝配及封裝領域，且更具體而言係關於為一積體電路(IC)封裝中之電源或接地提供連接。

眾所周知使用薄金屬焊接線來互連一晶粒與一IC封裝基座，包含用於在其之間攜載、轉移、遞送或分配與電源或接地電路有關之電壓及電流信號之互連。IC封裝基座可包含一引線框或一層壓基板。使用薄金屬焊接線來攜載電源或接地相關電壓及電流信號可限制IC封裝之效能及可靠性。若相對大的電流以高速方式切換並遞送至晶粒，則此尤其如此。舉例而言，在IC封裝內之焊接線中存在一電阻、一電容及一電感或其一組合可增加跨越焊接線之電壓(或IR)降，可限制該IC封裝之電流容量，且可增加由該IC封裝內之交叉耦合所引起之雜訊另外，高的平均電流密度可致使焊接線之不期望之消耗。

互連晶粒與封裝基座以在其之間攜載電源或接地相關電信號之其他眾所周知的技術包含使用覆晶(FC)互連、使用較厚金焊接線、製成後在晶粒或經鍍敷厚銅層上使用頂部鋁層及核心或晶粒內焊接。然而，許多習用技術常常更為昂貴、複雜或仍經受諸如數目、可製造性、密度及厚度之焊接線限制。

申請人認識到對一種用於製成一在一晶粒與一封裝基座之間提供一直接互連之半導體器件之方法及系統之一現有需要，尤其係用於在其之間攜載電源或接地相關電信號之互連，而不存在在上述先前技術中發現之缺點。申請人亦認識到對如下改良型互連之一現有需要，該改良型互連提供：1)一低電阻以減小一電壓降，2)一至晶粒之直接連接以減小矽上之路由，3)用於處理電源或接地信號之經減小數目之周邊焊接墊以達成晶粒大小減小，4)更厚或更寬連接以增加電流。

前述需要係藉由本揭示內容之教示解決，本揭示內容係相關於一種用於半導體器件之裝配及封裝之系統及方法。根據一個實施例，在一種用於在一半導體器件之一晶粒與一封裝基座之間轉移電源與接地信號中之至少一者之方法及系統中，在其之間形成一連接器。安置於附裝至該封裝基座之晶粒上方之連接器包含一藉由複數個導電凸塊電耦合至該晶粒之中心墊及一自該中心墊向外朝向該封裝基座延伸之指形件。該指形件經由一導電墊電耦合至該封裝基座。複數個焊接線經形成以電耦合該封裝基座與該晶粒。 一經由該連接器之導電路徑之電阻甚小於一經由該複數個焊接線中之任一者之導電路徑之電阻以促進電源與接地信號中之該至少一者之一有效轉移。

在本揭示內容之一個態樣中，一種用於製成一半導體器件之方法包含將複數個導電凸塊置於一晶粒之一表面上。將該晶粒之與該複數個凸塊相對之表面附裝至一封裝基 座，該封裝基座可係一引線框或一基板。將一連接器連接至該晶粒且連接至該封裝基座。該連接包含藉由複數個導電凸塊將該連接器之一中心墊電耦合至該晶粒，並藉由一導電墊將一指形件電耦合該封裝基座。該指形件自該中心墊向外朝向該封裝基座延伸。連接複數個焊接線以電耦合該封裝基座與該晶粒。該連接器之電阻甚小於該複數個焊接線中之任一者之電阻。該晶粒、該連接器及該複數個焊接線藉由一模製化合物包覆模製。

藉由根據本文中所提出之說明性實施例之方法及系統達成數個優點。該等實施例有利地提供一改良型連接器用於在一半導體器件之一晶粒與一封裝基座之間轉移電源與接地信號中之至少一者。該改良型連接器有利地提供一低電阻導電路徑，從而減小IR降，尤其與經由焊接線之導電路徑之電阻相比較。該包含指形件的連接器可經組態而更厚且更寬以減小路徑電阻並增加電流，且可自該晶粒之其他側延伸以在該晶粒上之期望位置與基板之間達成最佳連接。該連接器與該晶粒及該封裝基座之間之電耦合有利地提供一至該晶粒之直接連接(經由複數個導電凸塊)以減小矽上之路由且亦減小用於電源或接地之周邊焊接墊之數目以達成晶粒大小減小。該連接器可視情況構建為一多層基板以減小電源與接地網路之間之電感，或構建為一分割式金屬圖案以達成電源與接地兩者之連接。該連接器亦有利地藉由在該晶粒與該基板之間提供一額外高導電路徑來達成熱效能方面的改良。

許多半導體器件使用薄金屬性焊接線來互連一晶粒與一封裝基座(例如，一引線框或一基板)。該互連用於攜載、遞送，或分配電源與接地信號中之至少一者。然而，在用於互連之焊接線中存在一電阻、一電容及一電感，或其一組合，可增加跨越該等焊接線之電壓(或IR)降，可限制該IC封裝之電流容量，且可增加由該IC封裝內之交叉耦合所引起之雜訊。該等問題尤其可由一用於製成一在一晶粒與一封裝之間提供改良型互連(特別是用於在其間攜載電源或接地信號之互連)之半導體器件之系統及方法來處理。根據一實施例，在一用於在一半導體器件之一晶粒與一封裝基座之間轉移電源與接地信號中之至少一者之方法及系統中，於其間形成一連接器。該安置於附裝至封裝基座之晶粒上方之連接器包含一藉由複數個導電凸塊電耦合至該晶粒之中心墊，及一自該中心墊向外朝向該封裝基座延伸之指形件。該指形件係藉由一導電墊電耦合至該封裝基座。複數個焊接線經形成以電耦合該封裝基座與該晶粒。一經由該連接器之導電路徑之電阻甚小於一經由該複數個焊接線中之任一者之導電路徑之電阻，以促進電源與接地信號中之該至少一者之一有效轉移。參考圖1A、1B、1C、1D、1E、1F及圖2描述具有一用於轉移電源與接地信號中之至少一者之改良型互連結構之半導體器件。

以下術語可用於理解本揭示內容。應理解，本文中所描述之術語係出於描述目的而不應視為限制。

半導體封裝(或封裝)－一半導體封裝提供至積體電路(IC)或晶粒中之一者之實體及電介面，以將IC連接至外部電路。該封裝保護IC免受損壞、污染及由諸如處理、加熱及冷卻因子所產生之應力。將IC放在一封裝內部以使其可靠且便於使用之過程稱為半導體封裝裝配或簡稱為"裝配"。

引線框－一片其上附裝一IC晶片或晶粒、打線焊接，且藉由環氧樹脂轉移模製之金屬框架。該引線框可包含藉由焊接線連接至晶粒之焊接墊以提供至外部點之電連接之引線。

基板－一基板係一用於製成一半導體器件之下伏材料。除提供基座支撐之外，基板亦用於在IC晶片與外部電路之間提供電互連。兩類用於製成半導體器件之基板包含剛性基板及撓性帶基板。剛性基板通常由一薄層或層片之堆疊組成，且常常稱為多層層壓基板。在某些應用中，層壓基板可包含一單個介電材料層及一單個金屬層。撓性帶基板銅層由聚合物材料(例如，聚醯亞胺)組成，且常常稱為一聚醯亞胺帶基板。通常包含一金屬層之聚醯亞胺帶基板與多層層壓基板相比較一般更薄、且更具撓性。互連圖案(諸如，通路)在基板之多個層之間提供電耦合。導電層通常包含一焊接至一聚合物基板之金屬箔之邊線。

封裝基座－一封裝基座為IC晶片或晶粒提供支撐。如本文中所述，該封裝基座可係選自一引線框或一基板中之一者。

半導體器件－一半導體器件係一利用半導體材料之電子 性質來實施一期望功能之電阻組件。一半導體器件可製造為一單個分立器件或製造為封裝至一模組中之一個或多個IC。

球狀柵格陣列(BGA)－一種類型之晶片封裝類型，其經由焊球或凸塊達成晶片至一基板或印刷電路板之直接安裝。該等焊球或凸塊以柵格樣式陣列佈置且存在於晶片之下側上以進行至外部之電連接。

組態－描述一元件、一電路、一封裝、一電子器件及類似其他器件之一設置，且係指形件一用於在使用或操作器件之前或在使用或操作器件期間設定、界定或選擇其特定性質、參數或屬性。某些組態屬性可經選擇以具有一卻設值。舉例而言，對於一特定應用而言，一自一電源至一晶粒之可允許IR降可組態成0.1伏特。

電連接器或互連－一在兩個電元件之間提供電耦合之技術。該電互連使用諸如金屬(例如，鋁、銅、銀、金及包含合金在內之類似其他金屬)導電材料、一導電黏合劑、一熱壓縮焊接、一高熔點焊料觸點或其一組合來達成電互連。係任一半導體器件之一實質部分之該互連可包含導電迹線、導電凸塊、焊料凸塊、通路、金屬平面、焊接線、金屬焊區、金屬平面、焊接線區域、導電墊、金屬雙頭螺栓及類似其他部分。一如本文中所描述之導電凸塊係一可以球體形式之導電元件且包含在一晶粒與一基板之間之一導電路徑中。可藉由將一可回焊導電材料(例如，以一漿料、粉末或膜形式之可回焊焊料)施用至一接觸墊(例如， 一焊料凸塊)來形成一導電凸塊。用於形成導電凸塊之其他材料可包含各向異性或各向同性導電漿料、導電黏合劑及銅、金金屬或其合金。一導電凸塊亦可以一金屬雙頭螺栓形式構建。另外，可使用典型機械連接技術(例如，彈簧、插座及管腳)來形成該互連。

電源與接地信號－一晶粒透過一電源與接地電路電耦合至一電源及一電壓參考(例如，接地)。該電耦合可經由一引線框或一基板實施路由。在晶粒與電源之間轉移之任一電信號(例如，一電壓或一電流信號)稱為一電源信號，且在晶粒與接地之間轉移之任一電信號稱為一接地信號。

圖1A根據一實施例以透視圖圖解說明一具有連接器110之半導體器件100之簡化及示意性視圖。半導體器件100包含一顯示為一基板之封裝基座120。在一實例中，非所描繪之實施例，封裝基座120可係一引線框。一晶粒130藉由一晶粒附裝複合物(未顯示)附裝至封裝基座120。安置於晶粒130上方之連接器110在晶粒130與封裝基座120之間提供電耦合。參考圖1B及圖1E描述該電耦合之額外細節。

連接器110包含一中心墊112，其中一個或多個延伸物(例如，一指形件114)處於一個或多個墊隅角中。在所描繪之實施例中，中心墊112具有一矩形形狀且中心墊112之一中心與晶粒130之一中心對準。連接器110亦包含細長且自中心墊112向外朝向封裝基座120之一周邊或隅角區域延伸之指形件114。在所描繪之實施例中，連接器110包含對應於並對準於晶粒130之四個隅角及封裝基座120之四個隅角 之四個指形件。在一實例中，非所描繪之實施例，連接器110可具有一不同於一矩形之形狀及幾何結構，且可包含比四個更多或更少數目之指形件。中心墊112及指形件114之特定形狀及幾何結構可視期望進行調適以在晶粒130上之期望位置與封裝基座120之間達成最佳連接。該特定形狀及幾何結構可相依於應用並可根據諸如晶粒大小及焊接線位置因子而改變。舉例而言，指形件114可自中心墊112之隅角區域延伸並可耦合至封裝基座120之非隅角區域。在所描繪之實施例中，作為一選擇，連接器110可包含複數個孔182。複數個孔182有利地使得一模製化合物(未顯示)能夠流過，從而形成一牢固焊接。

複數個焊接線140電耦合封裝基座120與晶粒130。複數個焊接線140宜經組態以攜載除電源或接地信號之外之信號，且連接器110宜經組態以攜載電源與接地信號中之至少一者。因此，有利地騰出複數個焊接線140以攜載輸入及輸出信號之一重要部分，而使得連接器110能夠攜載電源與接地負載之一重要部分。在一實施例中，複數個焊接線140經組態以在封裝基座120與晶粒130之間攜載輸入或輸出或兩種類型之信號。雖然，應理解，在某些應用中，複數個焊接線140中之少數幾個可攜載電源或接地信號。在所描繪之實施例中，顯示四組焊接線沿晶粒之周邊。複數個焊接線140耦合至封裝基座120上之對應焊接墊。中心墊112之尺寸係組態成小於晶粒130之尺寸，以容納沿晶粒130之周邊之複數個焊接線140。另外，指形件114之尺寸 亦可經組態以亦容納複數個焊接線140。因此，中心墊110之形狀及大小與指形件114之形狀及大小可經調適以容納一特定焊接線佈局。在一實施例中，用於製成半導體器件100之一個或多個組件及材料可經組態以最小化由半導體器件100中所使用之各種組件及材料之間之熱機械不匹配所引起的固有或後續應力。如之前所述，可在連接器110中組態可選複數個孔182，以減小由於連接器110與一模製化合物之間之熱機械性質不匹配而產生之應力。組件之實例可包含晶粒130、封裝基座120與連接器110之間的電互連或其一組合，且材料之實例可包含模製化合物及基板。如之前所述，電互連包含連接器110、複數個導電凸塊、一導電墊、一導電邊線、一焊料凸塊、一通路、一金屬平面、一金屬焊區、一金屬平面、一焊接線區域、一金屬雙頭螺栓、一彈簧、一插座及一管腳。

圖1B根據一實施例以透視圖圖解說明參考圖1A描述之半導體器件100之簡化及示意性視圖，其中移除連接器110以顯示封裝基座120及晶粒130之細節。參考圖1A及圖1B，晶粒130之一頂表面包含複數個導電凸塊150。如之前所述，一導電凸塊係一可為一球形形式之導電元件且包含在一晶粒與一基板之間之一導電路徑中。可藉由將一可回焊導電材料(例如，以一漿料、粉末或膜形式之可回焊焊料)施用至一接觸墊來形成導電凸塊。一導電凸塊亦可以一金屬雙頭螺栓形式構建。用於形成導電凸塊之其他材料可包含各向異性或各向同性導電漿料及銅、金金屬或其合 金或任一適宜之導電材料。舉例而言，各向同性材料(例如，各向同性銀填充之環氧樹脂)藉由將導電粒子(例如，銀)併入至黏合劑配方中來提供無方向或所有方向導電性。各向同性材料可用於非可釬焊基板上，或在可使用熱敏晶片時使用。一各向同性導電聚合物使得電流能夠沿一個軸行進。一各向同性導電聚合物廣泛地用於撓性帶基板應用中。晶粒130之一底表面(與頂表面相對)附裝至封裝基座120。複數個焊接線140電耦合封裝基座120與晶粒130。

封裝基座120包含一安置於晶粒130之每一隅角與封裝基座120之一對應隅角之間之導電墊160。導電墊160可耦合至包含電源電路(未顯示)或接地電路(未顯示)之外部電路(未顯示)，從而使得能夠將電源與接地電路電耦合至晶粒130。僅使用四個導電墊減小用於處於電源與接地信號中之至少一者之周邊焊接墊之數目，從而達成晶片大小減小。應理解，可根據一特定實施方案之期望需要使用更多或更少數目之導電墊。四個導電墊之每一導電墊160與指形件114中之一對應者對準並使用一印刷釬焊連接。其他連接技術可使用施用至一接觸墊之可回焊導電材料(例如，以一漿料、粉末或膜形式之可回焊焊料)。用於形成導電墊160之其他材料可包含各向異性或各向同性導電漿料及銅、金金屬或其合金或任一適宜之導電材料。複數個導電凸塊150在晶粒130與中心墊112之一底表面之間提供一直接耦合，且導電墊160在封裝基座120與指形件114之間提供一直接耦合。因此，連接器110在晶粒130與封裝基 座120之間提供一直接耦合。

如較早所述，連接器110可使用諸如金屬(例如，鋁、銅、銀、金及包含合金在內之類似其他金屬)導電材料、一導電黏合劑、一熱壓縮焊接、一高熔點焊料觸點或其一組合來達成電互連。連接器110可包含導電迹線、導電凸塊、焊料凸塊、通路、金屬平面、焊接線、金屬焊接區、金屬平面、焊接線區域、導電墊、金屬雙頭螺栓及類似其他部分。在一特定實施例中，連接器110係自一金屬片衝壓或蝕刻而成，類似於一引線框。該金屬片可視情況經鍍敷以改良可焊性。

經由連接器110在一電源(未顯示)與晶粒130之間所量測之一導電路徑之電阻甚小於經由複數個焊接線140中之任一者該電源與晶粒130之間所量測之一導電路徑之電阻。可藉由調整中心墊112之尺寸、金屬片之厚度及連接器110之指形件114之寬度及長度來改變經由連接器110之導電路徑之電阻。在一特定實施例中，中心墊112之尺寸及指形件114之寬度可根據期望效能參數進行組態，例如期望之IR降、晶粒130之一最大電流負載、電源或接地信號之一額定最大值及電源或接地電流信號之一最大平均值。在一特定實施例中，指形件114之寬度可組態成大約在複數個焊接線140中之任一者之一半徑之4倍至40倍之間。在一實施例中，經由連接器110之導電路徑之電阻與經由複數個焊接線140中之任一者之導電路徑之電阻之比率可在1與150之間進行調整。因此，該改良型連接器有利地提供一 低電阻導電路徑，從而減小IR降，且亦能夠攜載一增加之電流，尤其與焊接線路徑相比較。

連接器110可構建於數個組態中，包含金屬片。參考圖1D描述連接器110之一層壓基板實施方案之額外細節。

圖1C根據一實施例以透視圖圖解說明一具有一分割式連接器170之半導體器件100之簡化及示意性視圖。在所描繪之實施例中，參考圖1A描述之中心墊112經電分割以形成具有一電源網路172及一接地網路174之分割式連接器170。應理解，雖然僅顯示一個用於電源之網路及一個用於接地之網路，然而可提供複數個分割式電源與接地網路。分割可藉由減小電源與接地網路之間之電感來減小雜訊，且可減小為連接所有信號所需之打線焊接連接之數目，從而減小晶粒大小。

圖1D根據一實施例以透視圖圖解說明一具有一多層式基板連接器180之半導體器件100簡化及示意性視圖在一特定實施例中，多層式基板連接器180可構建為一多層撓性帶基板。在所描繪之實施例中，連接器110製成為一具有2個金屬層之薄、多層式基板。多層式基板連接器180之一個金屬層可經組態以攜載一電源信號，而多層式基板連接器180之另一金屬層可經組態以攜載一接地信號。電源與接地網路之間之分離可藉由減小其之間之電感來有利地減小雜訊。

圖1E根據一實施例圖解說明參考圖1A描述之半導體器件100之簡化及示意剖視圖。晶粒130藉由一晶粒附裝複合 物(未顯示)附裝至封裝基座120。連接器110經由複數個導電凸塊150電耦合至晶粒130且經由導電墊160電耦合至封裝基座120。複數個焊接線140電耦合封裝基座120與晶粒130。如較早所述，導電墊160耦合至封裝基座120中所形成之通路並耦合至BGA以進行至外部之包含至電源(未顯示)或接地之連接之連接，從而經由連接器110在晶粒130與電源(未顯示)或接地之間提供電耦合。

圖1F根據一實施例以透視圖圖解說明參考圖1A描述之半導體器件100在裝配之後之簡化及示意性視圖。在所描繪之實施例中，使用一模製化合物190來模製晶粒130(未顯示)、連接器110(未顯示)及複數個焊接線140(未顯示)。在一實例中，非所描繪之實施例，封裝基座120可包含一球狀柵格陣列(BGA)來進行至外部之連接。因此，可藉由使用現有材料及過程(例如，晶粒凸塊、焊料印刷及回焊)來製造具有連接器110之半導體器件100。在一實例中，非所描繪之實施例，可自頂部曝露連接器110以供接地連接或至一散熱器之連接。

圖2係一根據一實施例圖解說明一種用於製成一具有一用於處理電源與接地信號中之至少一者之改良型連接器之半導體器件之方法之流程圖。在一特定實施例中，圖2圖解說明用於製成參考圖1A、1B、1C、1D、1E及1F描述之半導體器件100之過程。在步驟210，將複數個導電凸塊置於一晶粒之一表面上。在步驟220，將該晶粒之一與該複數個凸塊相對之表面附裝至一封裝基座。該封裝基座可係 一引線框或一基板。在步驟230中，將一連接器連接至該晶粒且連接至該封裝基座。該連接步驟包含藉由複數個導電凸塊將該連接器之一中心墊電耦合至該晶粒，且藉由一導電墊將一指形件電耦合至該封裝基座。該指形件自該中心墊向外朝向該封裝基座之周邊或隅角區域延伸。在步驟240，連接複數個焊接線以電耦合該封裝基座與該晶粒。該連接器之電阻甚小於該複數個焊接線中之任一者之電阻。在步驟250，藉由模製化合物模製完成該晶粒、該連接器及該複數個焊接線。

上述各種步驟可添加、省略、組合、變更或以不同之順序實施。例如，可交換步驟240與250。亦即，可在形成連接器之步驟230之前實施形成焊接線之步驟240。

藉由根據本文中所提出之說明性實施例之方法及系統達成數個優點。該等實施例有利地提供一改良型連接器用於在一半導體器件之一晶粒與一封裝基座之間轉移電源與接地信號中之至少一者。該改良型連接器有利地提供一低電阻導電路徑，從而減小IR將，尤其與經由焊接線該導電路徑之電阻相比較。該包含指形件的連接器可組態成更厚且更寬以減小路徑電阻並增加電流，且可自該晶粒之其他側延伸以在該晶粒上之期望位置與基板之間達成最佳連接。連接器與晶粒及封裝基座之間之電耦合有利地提供一至該晶粒之直接連接(經由複數個導電凸塊)以減小矽上之路由且亦減小用於電源或接地之周邊焊接墊之數目亦達成晶粒大小減小。該連接器可視情況構建為一多層基板以減小電 源與接地網路之間之電感，或構建為一分割式金屬圖案以達成電源與接地兩者之連接。該連接器亦有利地藉由在晶粒與基板之間提供一額外高導電性路徑來達成熱效能方面的改良。

熟悉本發明相關之技術者將瞭解，所描述之實施例僅係代表性實例性實施方案，且在所主張之本發明範疇內許多其他實施例及變化亦可行。

100‧‧‧半導體器件

112‧‧‧中心墊

114‧‧‧指形件

120‧‧‧封裝基座

140‧‧‧焊接線

110‧‧‧連接器

182‧‧‧孔

130‧‧‧晶粒

160‧‧‧導電墊

150‧‧‧導電凸塊

170‧‧‧分割式連接器

172‧‧‧電源網路

174‧‧‧接地網路

180‧‧‧多層式基板連接器

190‧‧‧模製化合物

圖1A圖解說明一根據一實施例具有一連接器之半導體器件之簡化及示意性透視圖；圖1B圖解說明一根據一實施例之參考圖1A所描述之半導體器件之一封裝基座及一晶粒之簡化及示意性透視圖；圖1C圖解說明一根據一實施例具有一分割式連接器之半導體器件之簡化及示意性透視圖；圖1D圖解說明一根據一實施例具有一多層式基板連接器之半導體器件之簡化及示意性透視圖；圖1E圖解說明一根據一實施例之參考圖1A所描述之半導體器件之簡化及示意剖視圖；圖1F圖解說明一根據一實施例之參考圖1A所描述之半導體器件在裝配後之簡化及示意性剖視圖；及圖2係一流程圖，其圖解說明一種根據一實施例用於製作一具有一用於處理電源與接地信號中之至少一者之改良型連接器之半導體器件之方法。

100‧‧‧半導體器件

110‧‧‧連接器

112‧‧‧中心墊

114‧‧‧指形件

120‧‧‧封裝基座

140‧‧‧焊接線

182‧‧‧孔

Claims (19)

1. 一種半導體器件，其包括：一封裝基座；一晶粒，其附裝至該封裝基座；及一連接器，其安置於該晶粒上方，以電耦合該封裝基座與該晶粒，其中該連接器包含：一中心墊，其藉由複數個導電凸塊電耦合至該晶粒；一指形件，其自該中心墊向外朝向該封裝基座延伸，該指形件藉由一導電墊電耦合至該封裝基座；以及其中該連接器在該晶粒與該封裝基座之間提供電源與接地連接中之至少一者。
2. 如請求項1之半導體器件，進一步包括：複數個焊接線，其電耦合該封裝基座與該晶粒，其中一經由該連接器之導電路徑之電阻比一經由該複數個焊接線中之任一者之導電路徑之電阻小一具有1與150之間範圍之可組態因子。
3. 如請求項2之半導體器件，進一步包括：一模製化合物，其模製該晶粒、該連接器及該複數個焊接線。
4. 如請求項3之半導體器件，其中一安置於該連接器、該晶粒、該封裝基座或其一組合之間的電互連經組態以減小該半導體器件由該半導體器件中所使用之材料之間之一熱機械不匹配引起的應力，其中該模製化合物係該等 材料中之一者。
5. 如請求項3之半導體器件，其中該中心墊包含複數個孔，其中該模製化合物流過該複數個孔。
6. 如請求項2之半導體器件，其中該中心墊之尺寸經組態以小於該晶粒之尺寸，以容納該複數個焊接線。
7. 如請求項2之半導體器件，其中該指形件之一寬度大約在該複數個焊接線中之任一者之一半徑之4倍至40倍之間。
8. 如請求項1之半導體器件，其中該連接器係由一金屬片製成。
9. 如請求項1之半導體器件，其中該連接器被製成一多層基板，其中該多層基板之一個層攜載一電源信號，其中該多層基板之另一個層攜載一接地信號。
10. 如請求項1之半導體器件，其中該中心墊被電分割成一電源網路及一接地網路。
11. 如請求項1之半導體器件，其中該中心墊與該晶粒在該晶粒之中心處對準，其中該等指形件中之每一者與該晶粒之一隅角斜線對準。
12. 如請求項1之半導體器件，其中該中心墊之尺寸及該指形件之一寬度可根據該晶粒之一電流負載進行組態。
13. 如請求項1之半導體器件，其中該連接器可操作以消散由該晶粒所產生之熱。
14. 如請求項1之半導體器件，其中該晶粒係一微處理器、一數位信號處理器、一射頻晶片、一記憶體、一微控制器及一單晶片系統中之一者或其一組合。
15. 如請求項1之半導體器件，其中該封裝基座可選擇為一引線框及一基板中之一者。
16. 一種用於製作一半導體器件之方法，該方法包括：將複數個導電凸塊置於一晶粒之一表面上；將與該複數個凸塊相對之表面附裝至一封裝基座；將一連接器連接至該晶粒且連接至該封裝基座，其中該連接包含藉由該複數個導電凸塊，將該連接器之一中心墊電耦合至該晶粒，且藉由一導電墊，將一指形件電耦合至該封裝基座，該指形件自該中心墊向外朝向該封裝基座延伸，其中該連接器在該晶粒與該封裝基座之間提供電源與接地連接中之至少一者；及連接複數個焊接線，以電耦合該封裝基座與該晶粒，其中一經由該連接器之導電路徑之電阻不大於一經由該複數個焊接線中之任一者之導電路徑之電阻。
17. 如請求項16之方法，進一步包括：藉由一模製化合物模製該晶粒、該連接器及該複數個焊接線。
18. 如請求項16之方法，進一步包括：藉由選擇性地衝壓或蝕刻一金屬片來製備該連接器。
19. 一種導電結構，其在一晶粒與一封裝基座之間直接轉移電源與接地信號中之至少一者，該導電結構包括：一中心墊，其藉由複數個導電凸塊電耦合至該晶粒；及一指形件，其自該中心墊向外朝向該封裝基座延伸， 該指形件藉由一導電墊電耦合至該封裝基座，其中該中心墊及該指形件之尺寸可經組態以轉移電源與接地信號中之該至少一者之一額定最大值。