[go: up one dir, main page]

TWI445315B - 自動校正頻率之頻率校正電路及其方法 - Google Patents

自動校正頻率之頻率校正電路及其方法 Download PDF

Info

Publication number
TWI445315B
TWI445315B TW099130302A TW99130302A TWI445315B TW I445315 B TWI445315 B TW I445315B TW 099130302 A TW099130302 A TW 099130302A TW 99130302 A TW99130302 A TW 99130302A TW I445315 B TWI445315 B TW I445315B
Authority
TW
Taiwan
Prior art keywords
oscillator
frequency
period
packet identification
clock
Prior art date
Application number
TW099130302A
Other languages
English (en)
Other versions
TW201212544A (en
Inventor
Huan Hsiang Shen
Chih Kao Chen
Chien Cheng Kuo
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Priority to TW099130302A priority Critical patent/TWI445315B/zh
Priority to US12/907,013 priority patent/US8359489B2/en
Publication of TW201212544A publication Critical patent/TW201212544A/zh
Application granted granted Critical
Publication of TWI445315B publication Critical patent/TWI445315B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Information Transfer Systems (AREA)
  • Manipulation Of Pulses (AREA)

Description

自動校正頻率之頻率校正電路及其方法
本發明係有關於一種自動校正頻率之頻率校正電路及其方法，尤指一種藉由高速及/或全速傳輸模式下的通用序列匯流排的封包識別碼來自動校正頻率之頻率校正電路及其方法。
振盪器是許多電子系統中的重要組成元件，可應用在通訊系統、電腦系統、控制系統和微處理器中，做為時脈產生器、計時器或計數器。
一般說來，系統廠商礙於成本壓力，而廣泛採用較不準確的非晶體振盪器(像是阻容振盪器或延遲時間振盪器)來代替振盪頻率較為準確的晶體振盪器(像是石英振盪器)。然而，用來改善非晶體振盪器的振盪頻率之先前技術，雖然能提升非晶體振盪器的振盪頻率之準確度，但是還是無法符合高速數位系統(例如USB2.0)的需求。因此，系統廠商仍然在發展可大幅提升非晶體振盪器的振盪頻率之準確度的技術。
本發明的一實施例提供一種自動校正頻率之頻率校正電路。該頻率校正電路包含一序列介面引擎、一封包識別碼辨識單元、一振盪器及一計數比較器。該序列介面引擎係根據從一高速及/或全速傳輸模式下的一通用序列匯流排之主控端所接收的差動訊號對中產生一序列數位資料；該封包識別碼辨識單元係根據該序列數位資料，辨識出每一幀起始的一封包識別碼，以及連續兩封包識別碼之間的一第一週期；及該計數比較器係用以根據該第一週期，產生一校正訊號以校正該振盪器的一輸出頻率。
本發明的一實施例提供一種自動校正頻率之方法。該方法包含根據從一高速及/或全速傳輸模式下的一通用序列匯流排之主控端所接收的差動訊號對中產生一序列數位資料；根據該序列數位資料，辨識出每一幀起始的一封包識別碼；及根據連續兩封包識別碼之間的一第一週期，校正一振盪器的一輸出頻率。
本發明所提供的一種自動校正頻率之頻率校正電路及其方法，係根據高速及/或全速傳輸模式下的一通用序列匯流排的幀始端(start of frame,SOF)的封包識別碼來自動校正一振盪器的輸出頻率。因此，可在不大幅變更現有電路設計下，仍能使得該振盪器的輸出頻率的誤差範圍符合USB 2.0對於頻率誤差的要求。
請參照第1圖，第1圖係為本發明的一實施例說明自動校正頻率之頻率校正電路100之示意圖。頻率校正電路100包含一序列介面引擎(serial interface engine)102、一封包識別碼(packet identification,PID)辨識單元104、一振盪器106及一計數比較器108。序列介面引擎102係根據從一高速(high speed)及/或全速(full speed)傳輸模式下的一通用序列匯流排之主控端(host)110所接收的差動訊號對中，產生一序列數位資料；封包識別碼辨識單元104係耦接於序列介面引擎102，根據序列數位資料，辨識出每一幀(frame)起始的一封包識別碼，以及連續兩封包識別碼之間的一第一週期T1。
計數比較器108係耦接於封包識別碼辨識單元104和振盪器106，包含一參考振盪器1082、一第一計數器1084、一除頻器1086、一第二計數器1088、一比較器1090及一控制器1092。參考振盪器1082係耦接於第一計數器1084和第二計數器1088，用以提供一計數器1084和第二計數器1088計數用的一參考振盪頻率(100MHz-300MHz)；第一計數器1084係耦接於封包識別碼辨識單元104，用以計數在第一週期T1期間由參考振盪器1082的參考振盪頻率所產生的一第一時脈數C1；除頻器1086係耦接於振盪器106，用以將振盪器106的輸出頻率f1(12MHz)除以3000(高速傳輸模式)或24000(全速傳輸模式)，產生一第二週期T2；第二計數器1088係耦接於除頻器1086，用以計數在第二週期T2期間由參考振盪器1082的參考振盪頻率所產生的一第二時脈數C2；比較器1090係耦接於第一計數器1084和第二計數器1088，用以根據第一時脈數C1和第二時脈數C2之間的一差異，產生一比較結果；控制器1092係耦接於比較器1090，用以根據比較結果，產生一校正訊號E1以校正振盪器106的輸出頻率f1。另外，振盪器106和參考振盪器1082係為延遲時間振盪器(delay time oscillator)或阻容振盪器(RC oscillator)。
請參照第2A圖和第2B圖，第2A圖和第2B圖係說明在通用序列匯流排2.0版(USB 2.0)的通訊協定中，全速及高速傳輸模式下所定義的幀距之示意圖。如第2A圖所示，全速傳輸模式下定義的幀距(frame interval)係為一毫秒誤差五百奈秒(1.000ms±500ns)的時間間隔；如第2B圖所示，高速傳輸模式下定義的幀距係為一百二十五微秒誤差六十二點五奈秒(125us±62.5ns)的時間間隔。而上述的幀距的誤差範圍皆可符合USB 2.0對於頻率誤差(±500ppm)的要求，所以可利用高速及/或全速傳輸模式下的幀距做為校正頻率的基準。
請參照第3A圖和第3B圖，第3A圖和第3B圖係說明封包識別碼辨識單元104如何在高速及/或全速傳輸模式下，辨識出封包識別碼之示意圖。如第3A圖和第3B圖所示，全速及高速傳輸模式的封包識別碼的型態皆為10100101，因此，藉由封包識別碼的型態，封包識別碼辨識單元104便能從序列介面引擎102產生的序列數位資料中辨識出每一幀起始的封包識別碼。
請參照第1圖、第2A圖和第2B圖第一計數器1084根據第一週期T1以及參考振盪器1082的參考振盪頻率，產生第一時脈數C1傳送至比較器1090。另外，如第2A圖所示，在高速傳輸模式下除 頻器1086會將振盪器106的輸出頻率f1(12MHz)除以3000產生第二週期T2，以對應兩連續幀始端(SOF)所對應的第一週期T1；同理如第2B圖所示，在全速傳輸模式下，除頻器1086會將振盪器106的輸出頻率f1(12MHz)除以24000產生第二週期T2。之後，第二計數器1088則根據第二週期T2以及參考振盪器1082的參考振盪頻率，產生第二時脈數C2傳送至比較器1090。比較器1090則根據第一時脈數C1和第二時脈數C2之間的差異，當差異大於一預設閥值TH時，產生比較結果。控制器1092則根據比較結果，產生校正訊號E1以校正振盪器106的輸出頻率f1。
請參照第4圖，第4圖係本發明的另一實施例說明利用高速及/或全速傳輸模式下的通用序列匯流排的幀始端的封包識別碼來自動校正振盪器頻率之方法之流程圖。第4圖之方法係利用第1圖的頻率校正電路100說明，詳細步驟如下：步驟40：開始；步驟42：序列介面引擎102根據從高速及/或全速傳輸模式下的通用序列匯流排之主控端110所接收的差動訊號對，產生序列數位資料；步驟44：封包識別碼辨識單元104根據序列數位資料，辨識出每一幀始端的封包識別碼；步驟48：第一計數器1084計數在第一週期T1期間由參考振盪器1082產生的第一時脈數C1； 步驟50：將振盪器106的輸出頻率f1除以3000或24000，產生第二週期T2；步驟52：第二計數器1088計數在第二週期T2期間由參考振盪器1082產生的第二時脈數C2；步驟54：比較器1090比較第一時脈數C1和第二時脈數C2，若第一時脈數C1和第二時脈數C2之間的差異大於預設閥值TH時，產生比較結果，並執行步驟56；否則跳回步驟50；步驟56：控制器1092根據比較結果，產生校正訊號E1以校正振盪器106的輸出頻率f1；跳回步驟50。
由第4圖的方法可知，除頻器1086、計數器1088、比較器1090、控制器1092和振盪器106形成一個可自動校正頻率的迴圈。因此，當振盪器106的輸出頻率發生偏移且大於預設閥值TH時，即可透過上述迴圈來校正振盪器106的輸出頻率。
綜合以上所述，先前技術是利用生產時把校正好的參數寫入非揮發性記憶體，或是利用雷射調整來校正頻率，但這些方法還是無法符合高速數位系統的需求。然而，本發明所提供的自動校正頻率之頻率校正電路及其方法，利用高速及/或全速傳輸模式下的通用序列匯流排的幀始端(SOF)的封包識別碼來自動校正振盪器的輸出頻率。因此，在不變更現有電路設計下，仍能使得振盪器的輸出頻率的誤差範圍可符合USB 2.0對於頻率誤差(±500ppm)的要求。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧頻率校正電路
102‧‧‧序列介面引擎
104‧‧‧封包識別碼辨識單元
106‧‧‧振盪器
108‧‧‧計數比較器
110‧‧‧主控端
1082‧‧‧參考振盪器
1084‧‧‧第一計數器
1086‧‧‧除頻器
1088‧‧‧第二計數器
1090‧‧‧比較器
1092‧‧‧控制器
C1‧‧‧第一時脈數
C2‧‧‧第二時脈數
E1‧‧‧校正訊號
f1‧‧‧輸出頻率
T1‧‧‧第一週期
T2‧‧‧第二週期
40-56‧‧‧步驟
第1圖係為本發明的一實施例說明自動校正頻率之頻率校正電路之示意圖。
第2A圖和第2B圖係說明在通用序列匯流排2.0版的通訊協定中，全速及高速傳輸模式下所定義的幀距之示意圖。
第3A圖和第3B圖係說明封包識別碼辨識單元如何在高速及/或全速傳輸模式下，辨識出封包識別碼之示意圖。
第4圖係本發明的另一實施例說明利用高速及/或全速傳輸模式下的通用序列匯流排的幀始端的封包識別碼來自動校正振盪器頻率之方法之流程圖。
100．．．頻率校正電路
102．．．序列介面引擎
104．．．封包識別碼辨識單元
106．．．振盪器
108．．．計數比較器
110．．．主控端
1082．．．參考振盪器
1084．．．第一計數器
1086．．．除頻器
1088．．．第二計數器
1090．．．比較器
1092．．．控制器
C1．．．第一時脈數
C2．．．第二時脈數
E1．．．校正訊號
f1．．．輸出頻率
T1．．．第一週期
T2．．．第二週期

Claims (9)

  1. 一種自動校正頻率之方法，包含：根據從一高速(high speed)及/或全速(full speed)傳輸模式下的一通用序列匯流排之主控端(host)所接收的差動訊號對中產生一序列數位資料；根據該序列數位資料，辨識出每一幀(frame)起始的一封包識別碼(packet identification,PID)；及根據連續兩封包識別碼之間的一第一週期，計數在該第一週期期間由一參考振盪器產生的一第一時脈數；將一振盪器的輸出頻率除以一預定數，產生一第二週期；計數在該第二週期期間由該參考振盪器產生的一第二時脈數；根據該第一時脈數和該第二時脈數之間的一差異，產生一比較結果；及根據該比較結果，產生一校正訊號以校正該振盪器的該輸出頻率。
  2. 如請求項1所述之方法，其中根據該第一時脈數和該第二時脈數之間的該差異，產生該比較結果，係為當該差異大於一預設閥值時，產生該比較結果。
  3. 如請求項1所述之方法，其中該封包識別碼係由八個位元資料10100101所組成。
  4. 一種自動校正頻率之頻率校正電路，包含：一序列介面引擎(serial interface engine)，根據從一高速(high speed)及/或全速(full speed)傳輸模式下的一通用序列匯流排之主控端(host)所接收的差動訊號對中產生一序列數位資料；一封包識別碼辨識單元，根據該序列數位資料，辨識出每一幀(frame)起始的一封包識別碼(packet identification,PID)，以及連續兩封包識別碼之間的一第一週期；一振盪器；及一計數比較器，用以根據該第一週期，產生一校正訊號以校正該振盪器的一輸出頻率，其中該計數比較器包含：一參考振盪器；一第一計數器，用以計數在該第一週期期間由該參考振盪器產生的一第一時脈數；一除頻器，用以將該振盪器的該輸出頻率除以一預定數，產生一第二週期；一第二計數器，用以計數在該第二週期期間由該參考振盪器產生的一第二時脈數；一比較器，用以根據該第一時脈數和該第二時脈數之間的一差異，產生一比較結果；及一控制器，用以根據該比較結果，產生該校正訊號以校正該輸出頻率。
  5. 如請求項4所述之頻率校正電路，其中該參考振盪器係為一延遲時間振盪器(delay time oscillator)。
  6. 如請求項4所述之頻率校正電路，其中該參考振盪器係為一阻容振盪器(RC oscillator)。
  7. 如請求項4所述之頻率校正電路，其中該振盪器係為一延遲時間振盪器(delay time oscillator)。
  8. 如請求項4所述之頻率校正電路，其中該振盪器係為一阻容振盪器(RC oscillator)。
  9. 如請求項4所述之頻率校正電路，其中該封包識別碼係由八個位元資料10100101所組成。
TW099130302A 2010-09-08 2010-09-08 自動校正頻率之頻率校正電路及其方法 TWI445315B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099130302A TWI445315B (zh) 2010-09-08 2010-09-08 自動校正頻率之頻率校正電路及其方法
US12/907,013 US8359489B2 (en) 2010-09-08 2010-10-18 Frequency calibration circuit for automatically calibrating a frequency generated by an oscillator and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099130302A TWI445315B (zh) 2010-09-08 2010-09-08 自動校正頻率之頻率校正電路及其方法

Publications (2)

Publication Number Publication Date
TW201212544A TW201212544A (en) 2012-03-16
TWI445315B true TWI445315B (zh) 2014-07-11

Family

ID=45770247

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099130302A TWI445315B (zh) 2010-09-08 2010-09-08 自動校正頻率之頻率校正電路及其方法

Country Status (2)

Country Link
US (1) US8359489B2 (zh)
TW (1) TWI445315B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780977B2 (en) 2015-10-14 2017-10-03 Silicon Motion Inc. Clock correction method and circuit utilizing training sequence to correct oscillator output, and reference clock generation method and circuit utilizing training sequence to generate reference clock

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201217977A (en) * 2010-10-27 2012-05-01 Sonix Technology Co Ltd Method for locking frequency of USB device and USB frequency locking device
US20120316458A1 (en) * 2011-06-11 2012-12-13 Aliphcom, Inc. Data-capable band for medical diagnosis, monitoring, and treatment
US8643391B2 (en) * 2011-09-30 2014-02-04 Silicon Laboratories Inc. RC calibration using chopping
US20130103969A1 (en) * 2011-10-21 2013-04-25 Jyh-Hwang Wang Clock generation device for usb device
CN102945061B (zh) * 2012-11-19 2015-11-25 四川和芯微电子股份有限公司 用于产生usb外设时钟的电路及方法
TWI517552B (zh) * 2013-01-31 2016-01-11 新唐科技股份有限公司 振盪器校正電路與方法以及積體電路
KR102105139B1 (ko) * 2013-07-11 2020-04-28 에스케이하이닉스 주식회사 클럭 지연 검출회로 및 이를 이용하는 반도체 장치
TWI530799B (zh) * 2013-11-28 2016-04-21 慧榮科技股份有限公司 應用於通用串列匯流排裝置的頻率校正方法及其相關的通用串列匯流排裝置
EP2978133A1 (en) * 2014-07-22 2016-01-27 Synopsys, Inc. Calibration unit for calibrating an oscillator, oscillator arrangement and method for calibrating an oscillator
TWI545419B (zh) * 2015-05-08 2016-08-11 偉詮電子股份有限公司 自動校正非晶體振盪器之時脈之裝置及其方法
EP3187796A1 (en) 2015-12-28 2017-07-05 Thermo King Corporation Cascade heat transfer system
CN114780469A (zh) * 2022-06-24 2022-07-22 浙江地芯引力科技有限公司 时钟频率校准装置、数据芯片以及时钟频率校准方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359951B1 (en) * 1998-06-03 2002-03-19 Intel Corporation Method and apparatus for high speed signaling
DE10262079A1 (de) * 2002-12-23 2004-11-18 Infineon Technologies Ag Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz
TWI357721B (en) * 2008-03-06 2012-02-01 Holtek Semiconductor Inc Oscillation tuning circuit and method
TWI374350B (en) * 2008-11-11 2012-10-11 Genesys Logic Inc Serial bus clock frequency calibration system and method
US8407508B2 (en) * 2009-02-18 2013-03-26 Genesys Logic, Inc. Serial bus clock frequency calibration system and method thereof
TWI410806B (zh) * 2009-10-16 2013-10-01 Elan Microelectronics Corp A method and a circuit for correcting the frequency of the USB device, and a method of identifying whether or not the input packet is a tag packet

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780977B2 (en) 2015-10-14 2017-10-03 Silicon Motion Inc. Clock correction method and circuit utilizing training sequence to correct oscillator output, and reference clock generation method and circuit utilizing training sequence to generate reference clock
TWI615700B (zh) * 2015-10-14 2018-02-21 慧榮科技股份有限公司 時脈校正方法、參考時脈產生方法、時脈校正電路以及參考時脈產生電路
US10075311B2 (en) 2015-10-14 2018-09-11 Silicon Motion Inc. Clock correction method and circuit utilizing training sequence to correct oscillator output, and reference clock generation method and circuit utilizing training sequence to generate reference clock

Also Published As

Publication number Publication date
US20120056651A1 (en) 2012-03-08
TW201212544A (en) 2012-03-16
US8359489B2 (en) 2013-01-22

Similar Documents

Publication Publication Date Title
TWI445315B (zh) 自動校正頻率之頻率校正電路及其方法
CN104901687B (zh) 时钟频率校准方法和系统
CN102063402B (zh) 校正usb装置频率的方法及电路
TWI410806B (zh) A method and a circuit for correcting the frequency of the USB device, and a method of identifying whether or not the input packet is a tag packet
CN101646986B (zh) 基于usb的同步和定时系统
TWI420802B (zh) 自動校正頻率之頻率校正電路及其方法
CN109687867B (zh) 一种无晶振usb设备时钟校准方法及校准电路
CN112015691A (zh) 一种串行总线设备的时钟校准方法、校准电路和电子设备
CN115903998B (zh) 校准方法、电路、存储介质、时钟恢复电路及电子装置
WO2014114146A1 (zh) 时钟产生电路自校正系统及其校正方法
CN101977051B (zh) 自动校正频率的频率校正电路及其方法
US20130103969A1 (en) Clock generation device for usb device
CN106484155A (zh) 导航系统及其时钟校准方法
US7656979B2 (en) Data communication device
CN102081426B (zh) 可调式振荡器的频率调整装置及频率调整方法
US9509491B2 (en) Data reception apparatus and method of determining identical-value bit length in received bit string
CN101051837B (zh) Usb接口内建式振荡器的频率校正装置及其方法
TWI477129B (zh) 可調式振盪器之頻率調整方法
TWI445378B (zh) 可調式振盪器之頻率調整裝置及頻率調整方法
CN104753497B (zh) 一种oscpps修正方法与装置
CN205901711U (zh) 一种基于gps秒脉冲信号的精确数字分频装置
CN106612104B (zh) 一种实时时钟误差补偿装置及方法
WO2021135303A1 (zh) 一种基于fpga的间隔均分设计方法和装置
TWI271978B (en) System for providing a calibrated clock and methods thereof
CN106201956B (zh) 自动更正非晶体振荡器的时钟的装置及其方法