TWI445301B - 傳送／接收電路以及傳送／接收電路阻抗校正方法 - Google Patents

Description

傳送/接收電路以及傳送/接收電路阻抗校正方法

本發明有關於傳送/接收電路以及相關的傳送/接收電路阻抗校正方法，特別有關於使用傳送/接收電路本身包含的元件來作阻抗匹配之傳送/接收電路以及相關的傳送/接收電路阻抗校正方法。

在網路通訊系統中，傳輸路徑上都需考慮阻抗匹配的問題。因為晶片內部的電阻會有漂移的狀況，所以需要一個可以校正阻抗匹配的電路來做到精準的阻抗匹配。其中一種做法為，提供一相當精確的校正電路來達到校正阻抗的目的。但是為了達到精確的校正，校正電路須佔據相當大的面積。舉例來說，美國專利號US6734302即揭露了此類的校正技術。

因此，本發明之一目的在於提供一傳送/接收電路以及校正此傳送/接收電路的方法，使傳送/接收電路中的阻抗可藉由傳送/接收電路中的元件而校正，避免習知技術中校正電路佔據較大面積的問題。

本發明之一實施例揭露了一種傳送/接收電路之阻抗校正方法，係使用於一傳送/接收電路上。此方法包含：將一第一電流輸入傳送器而產生一第一輸出電壓，其中該第一電流係根據一預定電壓與一晶片之一內部電阻的比值而產生；將一第二電流輸入該傳送器而產 生一第二輸出電壓，其中該第二電流係根據該預定電壓與一預定電阻的比值而產生；以及根據該第一輸出電壓以及該第二輸出電壓之差異來調整該第一可變阻抗模組。

本發明之另一實施例揭露了一種傳送/接收電路，包含：一傳送器；一接收器，其中該一傳送器和一接收器設置於一晶片中；一第一可變阻抗模組：以及一控制單元，用以控制一第一電流流入該接收器而產生一第一輸出電壓，其中該第一電流係根據一預定電壓與該晶片之一內部電阻的比值而產生，該控制單元亦用以控制一第二電流流入該接收器而產生一第二輸出電壓，其中該第二電流係根據該預定電壓與一預定電阻的比值而產生，且該控制單元更根據該第一輸出電壓以及該第二輸出電壓之差異來調整該第一可變阻抗模組。

本發明之又一實施例揭露了一種傳送/接收電路之阻抗校正方法，係使用於一傳送/接收電路上。此阻抗校正方法包含：將一第一電流輸入該傳送器而產生一第一輸出電壓，其中該第一電流係根據該預定電壓與該晶片之該內部電阻的比值而產生；將一第二電流輸入該傳送器而產生一第二輸出電壓，其中該第二電流對應於該第一電流；以及根據該第一輸出電壓以及該第二輸出電壓之差異來調整該第二可變阻抗模組。

本發明之再一實施例揭露了一種傳送/接收電路，包含：一傳送器；一接收器，其中該一傳送器和一接收器耦接至一晶片；一第一可變阻抗模組：以及一控制單元，用以控制一第一電流流入該接收器而產生一第一輸出電壓，其中該第一電流係根據該預定電壓與該 晶片之該內部電阻的比值而產生，該控制單元亦控制一第二電流流入該接收器而產生一第二輸出電壓，其中該第二電流對應於該第一電流，且該控制單元更根據該第一輸出電壓以及該第二輸出電壓之差異來調整該第二可變阻抗模組。

藉由上述之實施例，可利用傳送/接收電路內部的阻抗來達到所須的阻抗匹配，因此可省下習知技術中阻抗匹配機制中所佔據的面積。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。

第1圖繪示了根據本發明之實施例的傳送/接收電路100。如第1圖所示，傳送/接收電路100包含一傳送器101、一接收器103、一可變阻抗模組105，其中傳送器101和接收器 103設置於一晶片中。晶片可透過傳送器101和連接墊107來傳送訊號，並透過接收器103和連接墊107來接收訊號。

而本發明所揭露的傳送/接收電路阻抗校正機制，如第2圖所示，可包含：

步驟2001

將一第一電流Ib輸入傳送器101於V_o處產生一第一輸出電壓V_ob。其中I_b係根據一預定電壓與晶片之一內部電阻的比值而產生。在一實施例中，，V_bg為不隨著溫度變化和製程漂移而改變的一預定電壓，R_poly為傳送器101和接收器103所設置之晶片的內部電阻，而K₁為調整I_b值的一參數，亦可為1。

晶片的內部電阻包含了多種形態。較常見的為多晶電阻(poly resistor)和擴散電阻(diffusion resistor)。多晶電阻係由晶片中的多晶材質如多晶矽(poly silicon)等形成，而擴散電阻係由晶片中有經過擴散處理(diffusion process)的區域所形成。而在本發明的實際例中，均是以多晶電阻來舉例，並非用以限定本發明，本發明所揭露之概念亦可使用在其他形態的內部電阻中。

步驟2003

將一第二電流I_bx輸入傳送器101於V_o處產生一第二輸出電壓V_obx。其中I_bx係根據一預定電壓與之一預定電阻R_ext的比值而產生。在一實施例中，，其中R_ext為一預定電阻之電阻 值(或稱為晶片外部之精準電阻)。其中，K₁和K₂係為了調整I_b和I_bx的比例差。舉例來說，R_poly和R_ext可能為不同數量級(例如，10²和10⁴)，因此可透過K₁和K₂來調整I_b和I_bx。

步驟2005

根據第一輸出電壓V_ob以及第二輸出電壓V_obx來調整第一可變阻抗模組105。在一實施例中，係將第一輸出電壓V_ob和第二輸出電壓V_obx的值傳送至接收器103中的類比數位轉換器(ADC、未繪示)，分別解出D_a和D_ax值。然後可根據D_a和D_ax的差值來計算出晶片的內部電阻R_poly的漂移值。由於在此實施例中，內部電阻R_poly為多晶電阻，且可變阻抗模組105之材質與內部電阻之材質相同。因此可變阻抗模組105之漂移值與內部電阻R_poly的漂移值相同，故可以一控制訊號(例如：控制碼字)來調整可變阻抗模組105之阻抗值，使其為期望之阻抗值。舉例來說，若內部電阻R_poly漂移了10%，則可變阻抗模組105亦會調整10%來補償其漂移值。

在一實施例中，步驟2001至2005可被一控制單元或一控制碼來執行。

第3圖繪示了第1圖所示之傳送/接收電路100的詳細結構之其中一例。於第3圖所示的電路架構中，傳送/接收電路100係以小訊號模式的情況來表示。須注意的是，第3圖所示的電路架構及其運作方式僅用以舉例，並非用以限定本發明。如第3圖所示，傳送器101包含一放大器202。而電阻204係等效於晶片的內部電阻R_poly。接收器103包含電阻201、203、放大器209以及類比數位轉換器 211。在此實施例中，Ib電流會使得傳送器101的輸出點T_x處之值等於先前所述的V_ob而放大器209輸出點R_x的電壓值會等於-V_bg。然後，使I_bx電流流入傳送器101，會使得傳送器101的輸出點T_x處之值等於V_obx，而放大器209輸出點R_x的電壓值會等於-V_obx。接著，如前所述會將-V_bg和-V_obx傳送到類比數位轉換器211分別計算出相對的D_out，以算出晶片內部電阻R_poly的漂移值，進而以一控制訊號CS來調整可變阻抗模組105。請留意，由於接收器之輸入阻抗相較於可變阻抗模組105為相當高的輸入阻抗。因此，可變阻抗模組105兩端之電壓實質上相等，所以Vo可置於可變阻抗模組105右端也可位於可變阻抗模組105左端，其並不影響後續有關Vo之恆等式。於此實施例中，可包含一電流切換單元221，其接收控制單元213的控制訊號在兩電流源217(I_b)和219(I_bx)進行切換，而控制單元213接收來自數位類比轉換器211的D_out和來進行電流源的切換動作，意即針對電流切換單元215進行切換動作，並根據D_out輸出控制訊號CS來調整可變阻抗模組105。

第4圖繪示了根據本發明之另一實施例的傳送/接收電路400。相較於第1圖所示的傳送/接收電路100，傳送/接收電路400除了傳送器301、接收器303以及可變阻抗模組305之外，更包含另一可變阻抗模組309(此例中為一可變電阻)以及一開關元件311。在傳送器301不運作時，傳送器301可予以關閉，並使開關311導通，使得可變阻抗模組309和接收器303之間可產生一導通路徑，使阻抗模組309提供所須的阻抗匹 配。藉此可省下讓傳送器301維持運作所須的能量。但可變阻抗模組309亦會因元件製程不同會有阻抗漂移的狀況，因此也需要校正的機制。

在此例中，係先將可變阻抗模組305依前述之調整機制調整完後，再對可變阻抗模組309進行調整。其調整機制可如第10圖所示般，包含：

步驟1001

將一第一電流I_b輸入傳送器而產生一第一輸出電壓V_ob。其中I_b係根據一預定電壓與晶片之一內部電阻的比值而產生。在一實施例中，，V_bg為一預定電壓，R_poly為傳送器101和接收器103所設置之晶片的內部電阻，而K為調整I_b值的一參數，亦可為1。

步驟1003

將一第二電流輸入傳送器而產生一第二輸出電壓V_obx，其中第二電流對應於第一電流。在一實施例中，第二電流的值等同於第2圖中的50%I_b+50%I_bx的值。

步驟1005

根據第一輸出電壓V_ob以及第二輸出電壓V_obx之差異來調整可變阻抗模組309。在一實施例中，係將第一輸出電壓V_ob和第二輸出電壓V_obx的值傳送至接收器303中的類比數位轉換器(ADC) 解出D_b和D_bx。然後可根據D_b和D_bx來計算出晶片的內部電阻R_poly與預定電阻的差異值，並以一控制訊號(例如：控制碼字)來調整可變阻抗模組309。

於第5圖中將詳細解釋為何輸出電壓V_ob和V_obx可以反應出可變阻抗模組309的阻值漂移狀況。當得知阻抗模組309的阻值漂移狀況後，可據以調整可變阻抗模組309。

第5圖繪示了第4圖所示之傳送/接收電路的詳細結構之其中一例。於第5圖所示的電路架構中，傳送/接收電路300係以小訊號模式的情況來表示。須注意的是，第5圖所示的電路架構及其運作方式僅用以舉例，並非用以限定本發明。在此實施例中，傳送器301包含一放大器401、電晶體403(此例中為一P型金氧半導體電晶體)以及電晶體405，電阻402係模擬晶片內部的電阻R_poly。可變阻抗模組305一可變電阻407，此例中控制訊號CS係輸入至可變電阻407。接收器303包含類比數位轉換器409以及訊號衰減器411。

在此實施例中，因為電阻402(R_poly)其數量級為K，而電阻407(R_A)因為底下推導(2)亦等效為數量級K的電阻，而電阻309是為了傳送器關閉時的阻抗匹配，所以電阻309(R_B)和電阻407是用不同的電阻串組成，所以才需要額外校正電阻309。而電阻309是要校正成和外接的傳輸線阻抗R_L一致(通常在Ethernet領域中，R_L=50ohm)。而為了由輸出電壓預測到電阻309的漂移[R_B(real)=R_B(design)*(1+y)]，在一實施例中須滿足下列條件：

(1)I_in為50%I_b加上50%I_bx。若I_b設定成跟I_bx等量，可得到 I_in=K*V_bg*[1+1/(1+x)]，其中(x為內部電阻漂移量)。

其推導如下：

將設定成K，即可得到I_in=K*V_bg*[1+1/(1+x)]。

(2)R_A=R_L*(1+N)，輸出阻抗=傳輸線阻抗(R_L)。

(3)R_A須先被校正過。其校正方法可如前述之R_A校正方法。

(4)R_poly須“適當”的選擇。例如R_poly=R_L*N。

底下將詳細解釋當R_A已校正完，要校正R_B時，為何輸出電壓值V_o(第9圖中所示的V_ob和V_obx)會含有R_B漂移值『y』的資訊。而關於在此實施例中，為何可以採用前述的方式校正R_A，亦將於第6圖中說明。

V _X =I _in ×R _poly

其中N為電晶體403和405提供之電流量的比例。

因此，可得知I_in和V_o的關係式可由R_A、R_B和R_poly來表示。

若將以及R _poly =R _L ×N×(1+x)代入前述I_in和V_out的關係式可得到下列關係式。其中R_L為自307看出的傳輸線阻抗。理想上R_poly應等於R_L，但實際上會有x的漂移，且因為電晶體405之電流為電晶體403的N倍，故依電路學的原理可推得R _poly =R _L ×N×(1+x)。關於為何R _A =R _L ×(1+N)，將另外描述。

當x遠小於1時，因此可得到下列關係式

由此可見輸出電壓V_o中可帶有R_b偏移量y的資訊。

底下將描述為何R _A =R _L ×(1+N)。

請再參照第5圖，若假設Iin接地且Vx為0，有一I_out自307流入，則可得到下列關係式：V _X =0

輸出阻抗為R_L，因此

第6圖繪示了第5圖所示之傳送/接收電路開路的狀況，其係為了說明第5圖僅校正R_A時，為何分別輸入I_b和I_bx電流，可以讓輸出電壓含有R_A漂移量x的資訊。

第6圖中的輸出電壓可如下所示。

R_poly和R_A為同種type的電阻，所以製程時漂移『x』相同。

當I_in灌入I_b電流，因I_b=K*V_bg/[R_poly]，所以輸出電壓為定值。

若當I_in灌入I_bx電流，因I_bx=K*V_bg/R_ext，所以輸出電壓正比於(1+x)。因此，分別灌出I_b和I_bx時，輸出電壓可反映出R_poly漂移的資訊。

除了第5圖中所述的電路架構外，本案的傳送/接收電路亦可如第7圖所示般，僅具有一電晶體403，而沒有電晶體405。第8圖繪示了第7圖所示之傳送/接收電路開路的狀況。

在第8圖中的輸出電壓可以下列之關係表示：V _out =V _x =I _in ×R _poly 若R_poly製程時漂移為『x』則V _out =I _in ×R _poly(design)×(1+x)

依據第6圖之描述，當I_in灌入I_b電流，因I_b=K*V_bg/[R_poly*(1+x)]，所以輸出電壓為定值。

若當I_in灌入I_bx電流，因I_bx=K*Vb_g/R_ext，所以輸出電壓正比於(1+x)。

而在第7圖和第8圖中，如何求出R_B的漂移資訊可以下列方程式來表示： 當輸入傳送器之電流為兩倍Ib時，輸出電壓Vo和R_B漂移『y』的關係導証如下，Rpoly電阻有漂移『x』→R_poly(real)=R_poly(design)*(1+x)。

R_A已經被校正，所以不會有漂移現象，在此情況下，R_A=R_L。

R_B電阻有漂移『y』→R_B(real)=R_B(design)*(1+y)=R_L*(1+y)。

所以輸出電壓值V_out含有R_B漂移『y』的資訊。

第9圖繪示了根據本發明之另一實施例的傳送/接收電路900。相較於第4圖所示的實施例，第9圖僅具有可變阻抗模組309而省略了可變阻抗模組305。而其阻抗校正方法可如第10圖所示。由於第10圖之步驟已詳述於上，故在此不再贅述。

藉由上述之實施例，可利用傳送/接收電路內部的阻抗來達到所須的阻抗匹配，因此可省下習知技術中阻抗匹配機制中所佔據的面積。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、300‧‧‧傳送/接收電路

101、301‧‧‧傳送器

103、303‧‧‧接收器

105、305、309‧‧‧可變阻抗模組

107、307‧‧‧連接墊

221、311‧‧‧開關元件

201、203、204、205、402‧‧‧電阻

207‧‧‧反相器

209、401‧‧‧放大器

211‧‧‧類比數位轉換器

213‧‧‧控制單元

215‧‧‧電流切換單元

217、219‧‧‧電流源

403、405‧‧‧電晶體

407‧‧‧可變電阻

409‧‧‧類比數位轉換器

411‧‧‧訊號衰減器

第1圖繪示了根據本發明之實施例的傳送/接收電路。

第2圖繪示了對應第1圖之實施例的傳送/接收電路之阻抗校正方法。

第3圖繪示了第1圖所示之傳送/接收電路的詳細結構之其中一例。

第4圖繪示了根據本發明之另一實施例的傳送/接收電路。

第5圖繪示了第4圖所示之傳送/接收電路的詳細結構之其中一例。

第6圖繪示了第5圖所示之傳送/接收電路開路的狀況。

第7圖繪示了第4圖所示之傳送/接收電路的詳細結構之其中一例。

第8圖繪示了第7圖所示之傳送/接收電路開路的狀況。

第9圖繪示了根據本發明之另一實施例的傳送/接收電路。

第10圖繪示了對應第9圖之實施例的傳送/接收電路之阻抗校正方法。

100‧‧‧傳送/接收電路

101‧‧‧傳送器

103‧‧‧接收器

105‧‧‧可變阻抗模組

107‧‧‧連接墊

Claims (17)

1. 一種傳送/接收電路之阻抗校正方法，係使用於一傳送/接收電路上，該傳送/接收電路包含一第一可變阻抗模組、一傳送器以及一接收器，該方法包含：將一第一電流輸入該傳送器而產生一第一輸出電壓，其中該第一電流係根據一預定電壓與一晶片之一內部電阻的比值而產生；將一第二電流輸入該傳送器而產生一第二輸出電壓，其中該第二電流係根據該預定電壓與一預定電阻的比值而產生；根據該第一輸出電壓以及該第二輸出電壓的差異計算出該內部電阻的漂移值，並根據該漂移值來調整該第一可變阻抗模組以補償該漂移值。
2. 如申請專利範圍第1項所述之阻抗校正方法，其中該第一可變阻抗模組和該內部電阻的材質相同。
3. 如申請專利範圍第1項所述之阻抗校正方法，其中該傳送器包含：一第一電晶體，具有耦接至該第一可變阻抗模組之一第一端的一汲極。
4. 如申請專利範圍第3項所述之阻抗校正方法，其中該傳送器包含：一第二電晶體，具有耦接至該第一可變阻抗模組之一第二端的一汲極。
5. 如申請專利範圍第1項所述之阻抗校正方法，其中該傳送/接收電路更包含一第二可變阻抗模組，該第二可變阻抗模組之一端耦接該傳送器以及該接收器，該阻抗校正方法包含：將一第三電流輸入該傳送器而產生一第三輸出電壓，其中該第三電流係根據該預定電壓與該內部電阻的比值而產生；將一第四電流輸入該傳送器而產生一第四輸出電壓；以及根據該第三輸出電壓以及該第四輸出電壓來調整該第二可變阻抗模組。
6. 如申請專利範圍第5項所述之阻抗校正方法，其中該第四電流的值等於該第三電流的值加上一第五電流的值，其中該第五電流係根據該預定電壓與該預定電阻的比值而產生。
7. 如申請專利範圍第5項所述之阻抗校正方法，更包含：當該傳送器傳送訊號時，使該第二可變阻抗模組和該接收器不產生導通路徑；以及當該傳送器不傳送訊號時，關閉該傳送器並使第二可變阻抗模組和該接收器產生一導通路徑。
8. 一種傳送/接收電路之阻抗校正方法，係使用於一傳送/接收電路上，且該傳送/接收電路包含一可變阻抗模組、一傳送器以及一接收器，該可變阻抗模組之一第一端耦接該傳送器以及該接收器，而該可變阻抗模組之一第二端耦接一地電位，且該傳送/接 收電路之該傳送器和該接收器設置於一晶片中，該阻抗校正方法包含：將一第一電流輸入該傳送器而產生一第一輸出電壓，其中該第一電流係根據該預定電壓與該晶片之一內部電阻的比值而產生；將一第二電流輸入該傳送器而產生一第二輸出電壓，其中該第二電流對應於該第一電流；以及根據該第一輸出電壓以及該第二輸出電壓之差異來調整該可變阻抗模組；其中該第二電流的值等於：(Ib+Ibx)*R，其中Ib為該第一電流的值，而Ibx代表一第三電流的值，R為一比例；其中該第三電流係根據該預定電壓與一預定電阻的比值而產生。
9. 一種傳送/接收電路，包含：一傳送器；一接收器；一第一可變阻抗模組，耦接該傳送器及該接收器：以及一控制單元，用以控制一第一電流流入該傳送器而產生一第一輸出電壓，其中該第一電流係根據一預定電壓與一晶片之一內部電阻的比值而產生，該控制單元亦用以控制一第二電流流入該傳送器而產生一第二輸出電壓，其中該第二電流係根據該預定電壓與一預定電阻的比值而產生，且該控制單元更根據該第一輸出電壓以及該第二輸出電壓之差異計算出該內部電阻的漂移值，並根據該漂移值來調整該第一可變阻抗模組以補償該漂移值。
10. 如申請專利範圍第9項所述之傳送/接收電路，其中該第一可變阻抗模組和該內部電阻的材質相同。
11. 如申請專利範圍第9項所述之傳送/接收電路，其中該傳送器包含：一第一電晶體，具有耦接至該第一可變阻抗模組之一第一端的一源極。
12. 如申請專利範圍第11項所述之傳送/接收電路，其中該傳送器更包含：一第二電晶體，具有耦接至該第一可變阻抗模組之一第二端的一汲極。
13. 如申請專利範圍第9項所述之傳送/接收電路，其中該傳送/接收電路更包含一第二可變阻抗模組，該第二可變阻抗模組之一端耦接該傳送器以及該接收器，該阻抗校正方法包含：將一第三電流輸入該傳送器而產生一第三輸出電壓，其中該第三電流係根據該預定電壓與該內部電阻的比值而產生；將一第四電流輸入該傳送器而產生一第四輸出電壓；以及根據該第三輸出電壓以及該第四輸出電壓之差異來調整該第二可變阻抗模組。
14. 如申請專利範圍第13項所述之傳送/接收電路，其中該第四電流的值等於該第三電流的值加上一第五電流的值，其中該第五電流係根據該預定電壓與一預定電阻的比值而產生。
15. 如申請專利範圍第13項所述之傳送/接收電路，其中該控制單元在當該傳送器傳送訊號時，使該第二可變阻抗模組和該接收器不產生導通路徑，且當該傳送器不傳送訊號時，關閉該傳送器並使第二可變阻抗模組和該接收器產生一導通路徑。
16. 一種傳送/接收電路，包含：一傳送器；一接收器，其中該一傳送器和一接收器設置於一晶片中；一可變阻抗模組，耦接該傳送器及該接收器：以及一控制單元，用以控制一第一電流流入該接收器而產生一第一輸出電壓，其中該第一電流係根據該預定電壓與該晶片之一內部電阻的比值而產生，該控制單元亦控制一第二電流流入該接收器而產生一第二輸出電壓，其中該第二電流對應於該第一電流，且該控制單元更根據該第一輸出電壓以及該第二輸出電壓之差異來調整該可變阻抗模組；其中該第二電流的值等於：(Ib+Ibx)*R，其中Ib為該第一電流的值，而Ibx代表一第三電流的值，R為一比例；其中該第三電流係根據該預定電壓與一預定電阻的比值而產生。
17. 如申請專利範圍第16項所述之傳送/接收電路，該控制單元在當該傳送器傳送訊號時，使該可變阻抗模組和該接收器不產生導通路徑，且當該傳送器不傳送訊號時，關閉該傳送器並使該可變阻抗模組和該接收器產生一導通路徑。