[go: up one dir, main page]

TWI445181B - 薄膜電晶體 - Google Patents

薄膜電晶體 Download PDF

Info

Publication number
TWI445181B
TWI445181B TW101104104A TW101104104A TWI445181B TW I445181 B TWI445181 B TW I445181B TW 101104104 A TW101104104 A TW 101104104A TW 101104104 A TW101104104 A TW 101104104A TW I445181 B TWI445181 B TW I445181B
Authority
TW
Taiwan
Prior art keywords
electrode portion
film transistor
thin film
semiconductor layer
gate
Prior art date
Application number
TW101104104A
Other languages
English (en)
Other versions
TW201334193A (zh
Inventor
Henry Wang
Chia Chun Yeh
Xue Hung Tsai
Ted Hong Shinn
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Priority to TW101104104A priority Critical patent/TWI445181B/zh
Priority to CN201210511484.7A priority patent/CN103247691B/zh
Priority to US13/705,151 priority patent/US8901658B2/en
Publication of TW201334193A publication Critical patent/TW201334193A/zh
Application granted granted Critical
Publication of TWI445181B publication Critical patent/TWI445181B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/402—Amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices

Landscapes

  • Thin Film Transistor (AREA)

Description

薄膜電晶體
本發明是有關於一種薄膜電晶體，且特別是關於一種具有歐姆強化層的薄膜電晶體。
現今社會多媒體技術相當發達，多半受惠於半導體元件與顯示裝置的進步。就顯示器而言，具有高畫質、空間利用效率佳、低功率消耗、無輻射等優越特性之薄膜電晶體液晶顯示器已逐漸成為市場之主流。隨著薄膜電晶體液晶顯示器之產品(如電視機、手機、數位相機、筆記型電腦等等)越來越普及，這些裝置對日常生活上的影響也日益增加。
然而，在響應節能的需求下，如何在維持高畫質、高性能的條件下，藉由改變薄膜電晶體液晶顯示器內之半導體元件，進一步降低薄膜電晶體液晶顯示器之功率消耗，實為未來的趨勢。目前，為了降低功率消耗，已有技術針對薄膜電晶體之半導體層與源極(或汲極)之歐姆接觸阻值進行改良。舉例而言，已有習知技術藉由配置歐姆接觸層於半導體層與源極(或汲極)之接觸表面以降低歐姆接觸阻值。然而，現階段針對功率消耗的改良仍有待進步。
本發明提供一種薄膜電晶體，其具有低功率消耗。
本發明之一實施例提供一種薄膜電晶體，其包括閘極、半導體層、絕緣層、源極以及汲極。半導體層具有相對之一第一端與一第二端。絕緣層配置於閘極與半導體層之間。源極夾持半導體層的第一端而汲極夾持半導體層的第二端。
基於上述，本發明之實施例的薄膜電晶體可利用源極以及汲極分別夾持半導體層的二端來完成歐姆接觸，以增加歐姆接觸的面積，進而有效地降低操作電壓以及降低功率消耗。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為本發明之一實施例之薄膜電晶體的剖面示意圖。請參照圖1，本實施例之薄膜電晶體100包括閘極112、半導體層120、絕緣層130、源極140以及汲極150。半導體層120具有相對之一第一端X1與一第二端X2。此外，半導體層120的材料例如是金屬氧化物半導體。具體而言，半導體層120的材料包括氧化銦鋅(Indium zinc oxide,IZO)、氧化鋅(Zinc oxide,ZnO)、摻鋁氧化鋅(Aluminum doped zinc oxide,AZO)、氧化銦鎵鋅(Indium gallium zinc oxide,IGZO)或其組合。
絕緣層130配置於閘極112與半導體層120之間。此外，絕緣層130的材料例如是高介電係數之氧化矽或氮化 矽等。另外，絕緣層130具有一背對閘極112的第一表面S1，且半導體層120具有一面向閘極112的第二表面S2。
在本實施例中，源極140夾持半導體層120的第一端X1而汲極150夾持半導體層120的第二端X2。此外，源極140具有一第一電極部140a以及一第二電極部140b。具體而言，第一電極部140a連接至半導體層120的第一端X1，且第二電極部140b連接至第一電極部140a與半導體層120的第一端X1，其中至少部分第二電極部140b配置於第一表面S1與第二表面S2之間。另外，汲極150具有一第三電極部150a以及一第四電極部150b。具體而言，第三電極部150a連接至半導體層120的第二端X2，且第四電極部150b連接至第三電極部150a與半導體層120的第二端X2，其中至少部分第四電極部150b配置於第一表面S1與第二表面S2之間。
在本實施例中，閘極112、第一電極部140a以及第三電極部150a的材料例如是鉬(Mo)、鋁(Al)、鈦(Ti)等金屬材料或其合金或是其金屬疊層。第二電極部140b以及第四電極部150b的材料例如是金屬、金屬氧化物或其組合。具體而言，第二電極部140b以及第四電極部150b的材料包括鉬鉻合金、鋁鉬合金、鉬金屬、銅金屬、氧化銦錫或其組合。在本實施例中，第二電極部140b與第四電極部150b的材料可與第一電極部140a以及第三電極部150a相似，但本發明不以此為限。此外，第二電極部140b的厚度H1與第四電極部150b的厚度H2例如各為2奈米至300奈 米。在本實施例中，第二電極部140b的厚度H1與第四電極部150b的厚度H2例如是10奈米至100奈米。
另外，半導體層120的第二表面S2包括子表面S2a、子表面S2b及子表面S2c，其中子表面S2b與子表面S2c分別位於子表面S2a的相對兩端，子表面S2b位於第一端X1，且子表面S2c位於第二端X2。在本實施例中，第二電極部140b位於子表面S2b與第一表面S1之間。此外，第四電極部150b位於子表面S2c與第一表面S1之間。
具體而言，半導體層120例如具有背對閘極112的第三表面S3，第一電極部140a從第一端X1沿著第三表面S3往第三電極部150a延伸至第一位置P1，而第三電極部150a從第二端X2沿著第三表面S3往第一電極部140a延伸至第二位置P2。在本實施例中，第一電極部140a與半導體層120的重疊長度L1(即X1至P1)例如是大於第二電極部140b的長度L140b，而第三電極部150a與半導體層120的重疊長度L2(即X2至P2)例如是大於第四電極部150b的長度L150b。此外，第一位置P1在第一表面S1上的第一正投影I1介於第二電極部140b與第二位置P2在第一表面S1上的第二正投影I2之間，而第二正投影I2位於第一正投影I1與第四電極部150b之間，且第二電極部140b、第一正投影I1、第二正投影I2與第四電極部150b彼此互相分離。
於此，可看出第二電極部140b、第四電極部150b、第一電極部140a以及第三電極部150a以三明治的結構夾 住半導體層120。值得注意的是，由於氧化物半導體(半導體層120的材料)對金屬材料(即第二電極部140b、第四電極部150b、第一電極部140a以及第三電極部150a的材料)或金屬氧化物材料(如氧化銦錫)有優異的歐姆接觸，故本實施例可以不用配置毆姆接觸層於源極140(或汲極150)與半導體層120之間。在本實施例中，薄膜電晶體100藉由三明治的結構來增加氧化物半導體與源極140及汲極150的接觸面積，亦即增加歐姆接觸的面積，藉此增加通道寬度。換言之，此時載子除了可傳輸於第一電極部140a與第三電極部150a之間的第三表面S3外，亦可傳輸於第二電極部140b與第四電極部150b之間的第二表面S2。據此，通道寬度得以增加，而電流因而被提升，進而可降低薄膜電晶體100之操作電壓及薄膜電晶體100之功率消耗。
另外，本實施例之薄膜電晶體100更包括基板110、保護層160以及導電材料170。閘極112配置於基板110與半導體層120之間。而保護層160覆蓋第一電極部140a、半導體層120及第三電極部150a，其中保護層160具有貫孔W，且貫孔W暴露出至少部分汲極150。在本實施例中，貫孔W例如是暴露出至少部分第三電極部150a。此外，導電材料170填充於貫孔W中，並覆蓋部分保護層160，以使導電材料170電性連接汲極150。
值得注意的是，為降低寄生電容於習知技術中對薄膜電晶體所造成之影響，並進一步提高導電材料170的充放電速度，在本實施例中，閘極112在第二表面S2的正投 影Pro不與第二電極部140b與第四電極部150b重疊。換言之，第一電極部140a及第三電極部150a在垂直於第一表面S1的方向上部分重疊於閘極112，而第二電極部140b及第四電極部150b在垂置於第一表面S1的方向上則與閘極112沒有重疊。
要說明的是，由於第二電極部140b(或第四電極部150b)的材料與第一電極部140a(或第三電極部150a)的材料可同為金屬，故在施加電壓時，第二電極部140b(或第四電極部150b)可能具有與第一電極部140a(或第三電極部150a)相近之電位，故為避免因閘極112與第二電極部140b(或第四電極部150b)距離過近而導致寄生電容上升的問題，可選擇性地將第二電極部140b與第四電極部150b分別配置於正投影Pro的相對兩側，以增加閘極112與第二電極部140b(或第四電極部150b)的距離。據此，便可有效地降低寄生電容，使得導電材料170的充放電速度提升，進而得到較佳之影像品質。
另外，本發明之薄膜電晶體除了上述堆疊式(staggered)薄膜電晶體100之外，亦可為共平面式(co-planner)薄膜電晶體。圖2為本發明之另一實施例之薄膜電晶體的剖面示意圖。
請參照圖2，本實施例之薄膜電晶體200與圖1之薄膜電晶體100具有相似之膜層，且相似之膜層具有相似的材料與作用，故不再贅述。惟二者差異處在於膜層堆疊的順序。在本實施例中，源極140與汲極150配置於基板110 上。半導體層120配置於第一電極部140a與第三電極部150a上。第二電極部140b與第四電極部150b各覆蓋部份半導體層120且分別連接第一電極部140a與第三電極部150a之側邊。另外，絕緣層130配置於第一電極部140a與第三電極部150a遠離基板110的一側，而閘極112介於絕緣層130與保護層160之間。此外，本實施例之薄膜電晶體200亦包括保護層160與導電材料170。保護層160覆蓋閘極112及絕緣層130，且保護層160具有第一貫孔W1，而絕緣層130具有第二貫孔W2。第一貫孔W1與第二貫孔W2連通並暴露出至少部分汲極150。在本實施例中，第一貫孔W1與第二貫孔W2例如是暴露出至少部分第四電極部150b。導電材料170填充於第一貫孔W1與第二貫孔W2中，且導電材料170覆蓋部分保護層160，以使導電材料170電性連接汲極150。在本實施例中，導電材料170藉由第四電極部150b連接至半導體層120與第三電極部150a。
綜上所述，本發明的實施例所提出的薄膜電晶體藉由三明治結構(將半導體層夾於第一電極部與第二電極部之間及夾於第三電極部與第四電極部之間)，增加氧化物半導體與源極及汲極的接觸面積，即增加歐姆接觸的面積，藉此增加半導體的通道寬度，使電流得以在相同的元件面積下被提升，進而降低操作電壓以及薄膜電晶體之功率消耗。此外，藉由改良閘極與第二電極部以及第四電極部之間的位置，有效地降低寄生電容，進一步提升導電材料的 充放電速度，使得使用此薄膜電晶體之顯示器可具有較高之畫面更新頻率。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200‧‧‧薄膜電晶體
110‧‧‧基板
112‧‧‧閘極
120‧‧‧半導體層
130‧‧‧絕緣層
140‧‧‧源極
150‧‧‧汲極
140a‧‧‧第一電極部
140b‧‧‧第二電極部
150a‧‧‧第三電極部
150b‧‧‧第四電極部
160‧‧‧保護層
170‧‧‧導電材料
S1‧‧‧第一表面
S2‧‧‧第二表面
S2a、S2b、S2c‧‧‧子表面
S3‧‧‧第三表面
X1‧‧‧第一端
X2‧‧‧第二端
W‧‧‧貫孔
W1‧‧‧第一貫孔
W2‧‧‧第二貫孔
P1‧‧‧第一位置
P2‧‧‧第二位置
H1、H2‧‧‧厚度
L1、L2‧‧‧重疊長度
L140b、L150b‧‧‧長度
I1‧‧‧第一正投影
I2‧‧‧第二正投影
Pro‧‧‧正投影
圖1為本發明之一實施例之薄膜電晶體的剖面示意圖。
圖2為本發明之另一實施例之薄膜電晶體的剖面示意圖。
100‧‧‧薄膜電晶體
110‧‧‧基板
112‧‧‧閘極
120‧‧‧半導體層
130‧‧‧絕緣層
140‧‧‧源極
150‧‧‧汲極
140a‧‧‧第一電極部
140b‧‧‧第二電極部
150a‧‧‧第三電極部
150b‧‧‧第四電極部
160‧‧‧保護層
170‧‧‧導電材料
S1‧‧‧第一表面
S2‧‧‧第二表面
S2a、S2b、S2c‧‧‧子表面
S3‧‧‧第三表面
X1‧‧‧第一端
X2‧‧‧第二端
W‧‧‧貫孔
P1‧‧‧第一位置
P2‧‧‧第二位置
H1、H2‧‧‧厚度
L1、L2‧‧‧重疊長度
L140b、L150b‧‧‧長度
I1‧‧‧第一正投影
I2‧‧‧第二正投影
Pro‧‧‧正投影

Claims (15)

  1. 一種薄膜電晶體，包括：一閘極；一半導體層，具有一背對該閘極的第一表面及一面向該閘極的第二表面及相對之一第一端與一第二端；一絕緣層，配置於該閘極與該半導體層之間；一源極，從該半導體層的該第一表面與該第二表面夾持該半導體層的該第一端；以及一汲極，從該半導體層的該第一表面與該第二表面夾持該半導體層的該第二端。
  2. 如申請專利範圍第1項所述之薄膜電晶體，其中該絕緣層具有一背對該閘極的第三表面，該源極具有：一第一電極部，連接至該半導體層的該第一端；以及一第二電極部，連接至該第一電極部與該半導體層的該第一端，其中至少部分該第二電極部配置於該第三表面與該第二表面之間，且該汲極具有：一第三電極部，連接至該半導體層的該第二端；以及一第四電極部，連接至該第三電極部與該半導體層的該第二端，其中至少部分該第四電極部配置於該第三表面與該第二表面之間。
  3. 如申請專利範圍第2項所述之薄膜電晶體，其中該第二電極部與該第四電極部分別位於該閘極在該第二表面上的正投影之相對兩側。
  4. 如申請專利範圍第3項所述之薄膜電晶體，其中該第二電極部與該正投影不重疊，且該第四電極部與該正投影不重疊。
  5. 如申請專利範圍第2項所述之薄膜電晶體，其中該第一電極部從該第一端沿著該第一表面往該第三電極部延伸至一第一位置，該第三電極部從該第二端沿著該第一表面往該第一電極部延伸至一第二位置，該第一位置在該第三表面上的一第一正投影介於該第二電極部與該第二位置在該第三表面上的一第二正投影之間，該第二正投影位於該第一正投影與該第四電極部之間，且該第二電極部、該第一正投影、該第二正投影與該第四電極部彼此互相分離。
  6. 如申請專利範圍第2項所述之薄膜電晶體，其中該第二電極部與該第四電極部的厚度各為2奈米至300奈米。
  7. 如申請專利範圍第6項所述之薄膜電晶體，其中該第二電極部與該第四電極部的厚度各為10奈米至100奈米。
  8. 如申請專利範圍第2項所述之薄膜電晶體，其中該第二電極部與該第四電極部的材料為金屬、金屬氧化物或其組合。
  9. 如申請專利範圍第8項所述之薄膜電晶體，其中該第二電極部與該第四電極部的材料包括鉬鉻合金、鋁鉬合金、鉬金屬、銅金屬、氧化銦錫或其組合。
  10. 如申請專利範圍第1項所述之薄膜電晶體，其中該半導體層的材料為金屬氧化物半導體。
  11. 如申請專利範圍第10項所述之薄膜電晶體，其中該金屬氧化物半導體包括氧化銦鋅、氧化鋅、摻鋁氧化鋅、氧化銦鎵鋅或其組合。
  12. 如申請專利範圍第1項所述之薄膜電晶體，更包括一基板，其中該閘極配置於該基板與該半導體層之間。
  13. 如申請專利範圍第12項所述之薄膜電晶體，更包括：一保護層，覆蓋該源極、該半導體層及該汲極，其中該保護層具有一貫孔，該貫孔暴露出至少部分該汲極；以及一導電材料，填充於該貫孔中，並覆蓋部分該保護層。
  14. 如申請專利範圍第1項所述之薄膜電晶體，更包括一基板，其中該半導體層配置於該基板與該閘極之間。
  15. 如申請專利範圍第14項所述之薄膜電晶體，更包括：一保護層，覆蓋該閘極及該絕緣層，其中該保護層具有一第一貫孔，該絕緣層具有一第二貫孔，該第一貫孔與該第二貫孔連通並暴露出至少部分該汲極；以及一導電材料，填充於該第一貫孔與該第二貫孔中，並覆蓋部分該保護層。
TW101104104A 2012-02-08 2012-02-08 薄膜電晶體 TWI445181B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101104104A TWI445181B (zh) 2012-02-08 2012-02-08 薄膜電晶體
CN201210511484.7A CN103247691B (zh) 2012-02-08 2012-11-28 薄膜晶体管
US13/705,151 US8901658B2 (en) 2012-02-08 2012-12-04 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101104104A TWI445181B (zh) 2012-02-08 2012-02-08 薄膜電晶體

Publications (2)

Publication Number Publication Date
TW201334193A TW201334193A (zh) 2013-08-16
TWI445181B true TWI445181B (zh) 2014-07-11

Family

ID=48902122

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101104104A TWI445181B (zh) 2012-02-08 2012-02-08 薄膜電晶體

Country Status (3)

Country Link
US (1) US8901658B2 (zh)
CN (1) CN103247691B (zh)
TW (1) TWI445181B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895638A (zh) * 2016-06-21 2016-08-24 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法、液晶显示装置
JP2019040026A (ja) * 2017-08-24 2019-03-14 株式会社ジャパンディスプレイ 表示装置
CN109937484B (zh) 2017-08-31 2022-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置及制造薄膜晶体管的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9626344D0 (en) * 1996-12-19 1997-02-05 Philips Electronics Nv Electronic devices and their manufacture
JP3394483B2 (ja) 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
KR100579192B1 (ko) 2004-03-11 2006-05-11 삼성에스디아이 주식회사 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법
JP2006245031A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
EP1935027B1 (en) * 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101226974B1 (ko) 2006-05-03 2013-01-28 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
KR20100086934A (ko) 2007-11-22 2010-08-02 후지 덴키 홀딩스 가부시키가이샤 박막 트랜지스터 및 그 제조방법
KR101294235B1 (ko) 2008-02-15 2013-08-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US8329523B2 (en) 2009-05-15 2012-12-11 Lg Display Co., Ltd. Array substrate for dislay device and method of fabricating the same
KR101174881B1 (ko) * 2010-06-11 2012-08-17 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN103247691A (zh) 2013-08-14
US8901658B2 (en) 2014-12-02
TW201334193A (zh) 2013-08-16
CN103247691B (zh) 2015-09-30
US20130200362A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
US8785912B2 (en) Graphene electronic device including a plurality of graphene channel layers
US20100044708A1 (en) Thin film transistor, pixel structure and fabrication methods thereof
US20210249450A1 (en) Array substrate, method for manufacturing the same, and display device
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
WO2018099052A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
CN102184968A (zh) 具有单栅双沟道结构的薄膜晶体管及其制造方法
CN105572993A (zh) 阵列基板及液晶显示装置
WO2016188052A1 (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN102082179A (zh) 薄膜晶体管与具有此薄膜晶体管的像素结构
TW201342616A (zh) 半導體裝置及其製造方法
TW201530767A (zh) 半導體結構
CN104900712A (zh) Tft基板结构的制作方法及tft基板结构
TWI445181B (zh) 薄膜電晶體
CN114823914A (zh) 阵列基板及其制作方法、显示面板
CN107623008B (zh) 显示装置
US20130168667A1 (en) Thin film transistor
US10007168B2 (en) Liquid crystal lens
TWI470808B (zh) 半導體元件及其製作方法
TWI445175B (zh) 主動元件
CN103187451B (zh) 薄膜晶体管
CN113272967A (zh) 阵列基板及oled显示装置
CN114220865A (zh) 薄膜晶体管及其制作方法、显示面板
KR102260886B1 (ko) 박막 트랜지스터
CN112436020A (zh) 一种显示背板及其制备方法
TW201721849A (zh) 光感測陣列之光感測單元的製造方法及其結構