TWI441265B

TWI441265B - 雙模製之多晶片封裝件系統

Info

Publication number: TWI441265B
Application number: TW096149652A
Authority: TW
Inventors: 肯漢帕梯羅曼科斯納; 沈一權; 鄒勝源
Original assignee: 星科金朋有限公司
Priority date: 2006-12-30
Filing date: 2007-12-24
Publication date: 2014-06-11
Also published as: TW200836272A; KR20080063197A; US20120193805A1; JP2008166816A; US20080157402A1; JP5348632B2; US8558399B2; US8178982B2; KR101521254B1

Description

雙模製之多晶片封裝件系統

本發明大致係關於積體電路封裝件，且尤係關於多晶片封裝件(multi－chip package)系統。

積體電路封裝技術已能將越來越多個積體電路接設至單一電路板或基板上，該等新的封裝設計就形狀因素而言(例如積體電路之實體尺寸及形狀)更為精巧，並能明顯地增加整體積體電路密度。然而，積體電路密度一直受到現有之用來將個別的積體電路接設至基板上的”基板面(real estate)”的限制。就算是具有較大形狀外觀之系統，例如個人電腦、電腦伺服器、及儲存伺服器，也需要將更多的積體電路擠進相同或更小的”基板面”內。特別是可攜式個人電子用品，例如手機(cell phone)、數位相機、音樂播放器、個人數位助理(personal digital assistant)、及定位裝置(location－based device)，則更加強了對於積體電路密度之需求。

此增加的積體電路密度引領了多晶片封裝件的發展，在該多晶片封裝件內可封裝一個以上的積體電路。每個封裝件均提供該個別的積體電路及一層或更多層互連線(interconnect line)機械性支撐，該互連線使該等積體電路得以被電性連接至周圍的電路。目前的多晶片封裝件(一般也稱為多晶片模組)通常含有印刷電路板基板，該印刷電路板基板上固接有一組分離的積體電路組件。這種多晶片封裝件經發現能增加積體電路密度及小型化、改善訊號傳播速度、減少整體積體電路尺寸及重量、改善效能、及降低成本－該電腦產業的所有主要目標。

不管是垂直配置還是水平配置，因為通常必需先被組裝，然後才可測試該積體電路及積體電路連線，故多晶片封裝件仍會呈現一些問題。因此，當積體電路係接設且連接於多晶片模組中時，該等個別的積體電路及連接並無法被個別地測試，故不可能在被組裝至較大的電路內前先行確認是否為良品晶粒(known－good－die,KGD)。因此，傳統的多晶片封裝件會有組裝製程良率問題。因此，此種無法確認KGD的製作程序較不可靠且較容易造成組裝上的瑕疵。

此外，在典型的多晶片封裝件中，垂直堆疊的積體電路會較水平配置的積體電路封裝件呈現更多的問題，使得其製造程序更為複雜。測試並進而判定個別的積體電路真正的故障模式已變得越來越困難。該基板及積體電路通常是在組裝或測試期間損壞，故使得該製造程序更加複雜，且增加成本。該等垂直堆疊積體電路問題可能會比其所能帶來的效益還要大。

再者，多晶片封裝件通常可提供較高的積體電路密度，但也同時面臨其他的挑戰。在現有技術下，必需使用額外的結構，例如印刷電路板、中介層(interposer)、或可撓性導線(flexible wiring)，才能將該等積體電路連接在該多晶片封裝件內。這些額外的結構增加成本、製造複雜度、潛在故障區域、及潛在可靠度問題。

因此，仍然需要一種能提供該積體電路封裝件系統低製造成本、改善的良率、及減小的尺寸之雙模製多晶片封裝件系統。有鑑於節省成本及改善效能之前所未有的強烈需求，找到這些問題的解答變的越來越重要了。

尋求這些問題的解決方案已持續了好一段時間，但是先前的發展並未教示或建議任何解決方案，因此，該領域中熟習技術者仍殷切期盼這些問題的解決方案。

本發明提供一種雙模製多晶片封裝件系統，包含形成嵌入式(embedded)積體電路封裝件系統，該嵌入式積體電路封裝件系統具有第一封膠(encapsulation)，該第一封膠係部分地覆蓋第一積體電路晶粒及連接至該第一積體電路晶粒之引線(lead)；將半導體裝置接設至該第一封膠之上方且連接至該引線；以及在該半導體裝置及該嵌入式積體電路封裝件系統之上方形成第二封膠。

本發明之特定實施例具有除了或用以取代那些已提及或從上述係顯而易知的其他態樣。該等態樣對於該技術領域中那些熟習技術者在閱讀下列詳細描述及參閱該等伴隨的圖式後，將變得明顯。

下列實施例係以足以使該技術領域中那些熟習技術者能製作及使用本發明之方式加以描述。將理解到的是其他實施例基於本發明將為明白的，並且可在沒有偏離本發明的範疇下，對系統、製程、或機構作出變化。

在接下來的描述中，許多特定的細節係用來提供本發明完整的理解。然而，很明顯的，本發明也可在沒有這些特定細節的情況下加以實作。為了避免模糊本發明，一些已知的電路、系統組構、及製程步驟並未詳細揭露。同樣地，顯示該系統的實施例之圖示為部分圖解(semi－diagrammatic)且不按比例，尤其是，一些尺寸係用來使本發明清楚地呈現，所以在圖式中係誇大的顯示。此外，為了清楚及容易描繪、描述及明瞭，在揭露及描述成具有一些共同的特徵之多個實施例中，相似及相同的特徵通常係以相同的元件符號來加以描述。

為了說明的目的，此處所使用之術語“水平(horizontal)”係定義為平行於該積體電路之平面或表面之平面，無論其轉向(orientation)為何。術語“垂直(vertical)”指與剛才所定義之水平垂直之方向。許多術語，例如“以上(above)”、“以下(below)”、“底(bottom)”、“頂(top)”、““側(side)”(如“側壁(sidewall)”中的“側”、“較高(higher)”、“較低(lower)”、“較上(upper)”、“上方(over)”、及“下方(under)”係相對於該水平面來加以定義。術語“上(on)”指在元件之間有直接的接觸。此處所使用之術語“處理(processing)”包含沉積物質、圖案化(patterning)、暴露、顯影(development)、蝕刻、淨化、模塑(molding)、及/或移除該物質或如形成描述的結構所需者。此處所使用之術語“系統”意指依據使用該術語之內容的本發明之方法及設備。

茲參閱第1圖，其中係顯示本發明之實施例中雙模製多晶片封裝件系統100之底面圖。該底面圖繪示不具有防焊綠漆(solder mask)之雙模製多晶片封裝件系統100，該防焊綠漆將在第17圖中加以描述。該底面圖繪示被跡線(trace)106(例如選路跡線(routing trace))所連接之第一積體電路晶粒102及第二積體電路晶粒104。

跡線106也將第一積體電路晶粒102及第二積體電路晶粒104連接至外部互連件(external interconnect)108，例如焊球(solder ball)或焊塊(solder bump)。跡線106復將第一積體電路晶粒102連接至引線(lead)110。第一積體電路晶粒102及第二積體電路晶粒104二者均在引線110之間。

第一封膠(encapsulation)112(例如環氧模化合物(epoxy mold compound))係環繞第一積體電路晶粒102、第二積體電路晶粒104、及跡線106。第一封膠112暴露第一積體電路晶粒102之第一主動側114及第二積體電路晶粒104之第二主動側116。

茲參閱第2圖，其中顯示雙模製多晶片封裝件系統100沿著第1圖之線段2－2之剖面圖。該剖面圖繪示雙模製多晶片封裝件系統100包含嵌入式積體電路封裝件系統202。嵌入式積體電路封裝件系統202具有第一積體電路晶粒102、第1圖之第二積體電路晶粒104、及部分封膠於第一封膠112內之引線110。第1圖之第一主動側114及第二主動側116實質上係共平面的。

每條引線110均具有擴延部(extension)208、第一表面210、及第二表面212。舉例來說，擴延部208可為引線10之引腳(lead finger)。第一表面210為包含擴延部208之表面，而第二表面212為第一表面210之相對表面。

該剖面圖繪示第一封膠112部分地覆蓋引線110、擴延部208、及第一積體電路晶粒102。第一封膠112暴露第一表面210、第二表面212、及引線110之周邊側(periphery side)214。第一封膠112、引線110、擴延部208、第一積體電路晶粒102、第二積體電路晶粒104、及跡線106均在外部互連件108之上方。

具有擴延部208之引線110可形成模鎖(mold lock)，該模鎖可改善雙模製多晶片封裝件系統100之溼氣敏感等級(moisture sensitivity level,MSL)測試。第二表面212及周邊側214可用來復連接至次一系統層級(system level)(未顯示)，例如另一個積體電路封裝件系統、另一個雙模製多晶片封裝件系統、或印刷電路板。為了說明的目的，該剖面圖繪示引線110之擴延部208均實質上相同，但可理解到擴延部208也可彼此不同。

半導體裝置216(例如積體電路晶粒)係在嵌入式積體電路封裝件系統202之上方。內部互連件218(例如接線(bond wire)或帶狀接線(ribbon bond wire))，係在半導體裝置216及引線110之間。擴延部208或第一表面210可充作內部互連件218之接合墊(bond pad)。引線110可充作半導體裝置216及第一積體電路晶粒102之間的連通結構，也可充作半導體裝置216及第二積體電路晶粒104之間的連通結構。引線110並非傳統的電性通孔(electrical via)，其中，該通孔係定義為在不同導電層級之間且被絕緣物質(例如電介質)所環繞的電性導電結構。

第二封膠220覆蓋半導體裝置216、內部互連件218、第一表面210、及第一封膠112之接近於第一表面210之表面。該剖面圖將第二封膠220之封膠側222及引線110之周邊側214描繪為實質共平面的。為了說明的目的，封膠側222及周邊側214係顯示成實質上共平面的，但可理解到封膠側222及周邊側214可能不共平面，例如封膠側222可具有斜角組構(angled configuration)。

茲參閱第3圖，其中係顯示本發明之實施例中引線架(lead frame)300之上視圖。引線架300具有由窗框(window frame)302，條線(strip line)304、及開孔306形成之陣列。引線架300係用來形成第1圖之雙模製多晶片封裝件系統100。

每個窗框302均具有框架310中之開口308，以及許多個於框架310之相對側延伸進入開口308之擴延部208之實例(instance)。窗框302、開口308、及擴延部208可藉由許多種不同的製程加以形成，例如模壓(stamping)、蝕刻(etching)、半蝕刻(half etching)、或預成型(preformed)。為了說明的目的，擴延部208係顯示為不從框架310之一側延伸至另一側，但可理解到擴延部208也可從框架310之一側延伸至另一側。

開孔306(例如貫穿開孔(through hole)或溝槽(groove))係在引線架300之角落處，且可充作引線架300之進一步處理之對準引導件(alignment guide)。開孔306可藉由許多種不同的製程加以形成，例如模壓、蝕刻、或預成型。

為了說明的目的，開孔306係顯示在引線架300之角落處，但可理解到開孔306也可在引線架300之不同位置處。也為了說明的目的，引線架300具有作為潛在對準引導件之開孔306，但可理解到引線架300可具有不同的對準結構，例如沿著引線架300之各側的凹痕(notch)。

條線304係在每列窗框302之間。條線304可藉由許多種不同的製程加以形成，例如半蝕刻。為了說明的目的，該上視圖繪示條線304係描繪出成列的窗框302，但可理解到條線304也可描繪出成行的窗框302。

茲參閱第4圖，其中係顯示引線架300沿著第3圖之線段4－4之第一剖面圖。該第一剖面圖繪示窗框302具有框架310。引線110及每條引線110之擴延部208從框架310延伸進入開口308。在框架310之相對側上的擴延部208之實例係沿著引線架300之頂側402。

為了說明的目的，擴延部208的實例係顯示在頂側402處，但可理解到擴延部208的實例也可不在頂側402處，例如可在框架310之底側404處。也為了說明的目的，擴延部208的實例係顯示在頂側402處，但可理解到擴延部208的實例也可不沿著框架310之相同側。

茲參閱第5圖，其中係顯示該引線架300沿著第3圖之線段5－5之第二剖面圖。該第二剖面圖顯示條線304為引線架300中的凹口(recess)。條線304不會影響引線架300的結構剛性(structural rigidity)，而禁得起操作該引線架300以用於進一步的處理。

茲參閱第6圖，其中顯示於貼膠布階段(taping phase)之第3圖之結構。膠布(tape)602(例如覆蓋膜膠布(coverlay tape))係固接於第4圖之引線架300之底側404上。透過開口308可看見膠布602。條線304係顯示不為膠布602所影響。

茲參閱第7圖，其為第6圖之結構沿著第6圖之線段7－7之剖面圖。沿著引線架300之底側404的膠布602在開口308及框架310中形成實質上共平面的表面。頂側402係顯示不為膠布602所影響。

茲參閱第8圖，其中係顯示於晶粒固接階段(die－attaching phase)之第6圖之結構。第一積體電路晶粒102及第二積體電路晶粒104係置放於每個窗框302之開口308中且在膠布602之上方。具有第一非主動側802之第一積體電路晶粒102及具有第二非主動側804之第二積體電路晶粒104係面向下方，使得第一非主動側802及第二非主動側804被顯示出來，而沒有面向膠布602。擴延部208並沒有阻礙(impede)開口308中的第一積體電路晶粒102及第二積體電路晶粒104。

茲參閱第9圖，其中係顯示第8圖之結構沿著第8圖之線段9－9之剖面圖。第8圖之具有第1圖之第一主動側114的第一積體電路晶粒102及具有第二主動側116之第二積體電路晶粒104在開口308中係面向下方。第一主動側114及第二主動側116面向並且在膠布602上。第一主動側114、第二主動側116、及底側404係實質上共平面。頂側402係在第一非主動側802及第二非主動側804之上。

茲參閱第10圖，其中係顯示於第一模製階段(molding phase)之第8圖之結構。模製化合物(例如環氧模化合物)填充每個窗框302的開口308，以形成第一封膠112。第一封膠112描繪開口308的輪廓，並且暴露框架310之擴延部208的實例。第一封膠112可藉由許多種不同的製程加以形成，例如網印(screen print)或轉移模製(transfer molding)。可實施平面化製程(planarization process)以暴露擴延部208。

茲參閱第11圖，其中係顯示第10圖之結構沿著第10圖之線段11－－11之剖面圖。該剖面圖繪示膠布602係固接於底側404。膠布602有助於將第一封膠112成形為與第1圖之第一主動側114及第二主動側116共平面。第一封膠112填充引線架300中之開口308，並且覆蓋第8圖之第一非主動側802及第二非主動側804。第一封膠112暴露擴延部208及頂側402。

茲參閱第12圖，其中係顯示於去膠布階段(de－taping phase)之第10圖之結構。所顯示的上視圖繪示頂側402且相似於第10圖之頂側402。第一封膠112在每個窗框302的開口308中，並且暴露擴延部208的實例。開孔306並未被第一封膠112所填充。條線304係顯示不為第一封膠112所影響。

茲參閱第13圖，其中係顯示第12圖之底視圖。該底視圖繪示第11圖的膠布602被移除後的情形。開口308具有第一封膠112、第一積體電路晶粒102、第二積體電路晶粒104、及引線110。第一封膠112暴露第一主動側114、第二主動側116、及引線110。

茲參閱第14圖，其中係顯示第12圖之結構沿著第12圖之線段14－14之剖面圖。該剖面圖繪示第一封膠112暴露第二主動側116。第1圖之第一主動側114、第二主動側116、底側404、引線110、及沿著底側404之第一封膠112係實質上共平面的。第一封膠112填充開口308，以覆蓋第一積體電路晶粒102及第二積體電路晶粒104，但第一主動側114及第二主動側116除外。第一封膠112也暴露擴延部208及頂側402。

茲參閱第15圖，其中係顯示於接設階段(mounting phase)之第13圖之結構。第13圖之結構係接設於支撐結構1402(例如晶圓承載器(wafer carrier))上，其中，底側404係面向上方。支撐結構1402有助於保持第13圖之結構平坦，以備進一步的處理。引線架300具有暴露的且在第一封膠112中的第一積體電路晶粒102及第二積體電路晶粒104。第一封膠112也暴露來自引線架300的引線110。開孔306可與來自支撐結構1402之接腳(pin)(未顯示)共用，以對準引線架300。

茲參閱第16圖，其中係顯示於選路形成階段(route-forming phase)之第15圖之結構。接合位置(bond site)1602及跡線106係形成於第一封膠112上。跡線106連接第一積體電路晶粒102及第二積體電路晶粒104。跡線106也將第一積體電路晶粒102及第二積體電路晶粒104二者與接合位置1602及引線110連接。接合位置1602及跡線106可藉由許多種不同的製程加以形成，例如沉積導電物質。

為了說明的目的，接合位置1602係顯示在第一封膠112之周邊，但可理解到接合位置1602也可在其他位置，例如在第一封膠112之內側區域(interior region)。也為了說明的目的，跡線106係顯示為該第一積體電路晶粒102、第二積體電路晶粒104、引線110、及接合位置1602之選路(routing)，但可理解到跡線106可提供額外的功能，例如重分佈結構(redistribution structure)或形成電路元件。或者，第12圖之頂側402也可具有跡線106及接合位置1602。

茲參閱第17圖，其中係顯示於遮蔽階段(masking phase)之第16圖之結構。防焊綠漆1702係形成於第16圖之結構的上方。防焊綠漆1702具有與第12圖之開孔306對準之對準引導件1704。防焊綠漆1702暴露接合位置1602以備進一步的處理。

茲參閱第18圖，其中係顯示於條形成階段(strip-forming phase)之第17圖之結構。第17圖之結構進行切割製程(singulation process)，以形成引線架條(lead frame strip)1802。顯示於第15圖之引線架300係在顯示於第3圖之條線304處被切割。該切割製程可藉由許多種不同的製程加以實施，例如鋸切(sawing)或打洞(punching)。引線架條1802之頂側402繪示具有開口308之窗框302。第一封膠112係在該開口308中且暴露擴延部208。

茲參閱第19圖，其中係顯示第18圖之下視圖。該下視圖繪示具有防焊綠漆1702之引線架條1802，該防焊綠漆1702暴露接合位置1602。

茲參閱第20圖，其中係顯示第18圖之結構沿著第18圖之線段20－20之剖面圖。該剖面圖繪示具有第一封膠112之引線架條1802，該第一封膠112暴露第二主動側116。第1圖之第一主動側114、第二主動側116、底側404、引線110、及沿著底側404之第一封膠112係實質上共平面的。第一封膠112填充開口308，以覆蓋第1圖之第一積體電路晶粒102及第二積體電路晶粒104，但第一主動側114及第二主動側116除外。第一封膠112也暴露擴延部208及頂側402。

茲參閱第21圖，其中係顯示於裝置堆疊階段(device－stacking phase)之第20圖之結構。半導體裝置216沿著引線架條1802之頂側402接設在第一封膠112之上方。半導體裝置216以黏著劑(adhesive)2122(例如晶粒固接黏著劑(die－attach adhesive))接設於每個窗框302內之第一封膠112上。黏著劑2122及半導體裝置216並不會阻礙或污染(contaminate)擴延部208及頂側402及引線110。引線架條1802之底側404係顯示為未受影響的。

參閱第22圖，其中係顯示於裝置連接階段(device－connecting phase)之第21圖之結構。引線架條1802進行電性連接製程(electrical connecting process)。內部互連件218固接半導體裝置216及擴延部208或引線110之頂側402。內部互連件218可藉由許多種不同的製程加以固接，例如打線接合(wire bonding)。內部互連件218可在半導體裝置216與第一積體電路晶粒102及第二積體電路晶粒104之間形成電性連接。該電性連接係形成具有擴延部208、引線110、第16圖之接合位置1602、及第16圖之跡線106，而沒有傳統的電性通孔(未顯示)。

茲參閱第23圖，其中係顯示於第二模製階段之第22圖之結構。模製化合物(molding compound)(例如環氧模製化合物(epoxy molding compound))覆蓋引線架條1802之頂側402，以形成第二封膠220。第二封膠220覆蓋半導體裝置216及內部互連件218。外部互連件108固接至暴露於第19圖之防焊綠漆1702中的接合位置1602。

茲參閱第24圖，其中係顯示於切割階段之第23圖之結構。該切割可藉由許多種不同的製程加以實施，例如鋸切。第23圖之結構進行切割製程，以形成雙模製多晶片封裝件系統100。該剖面圖繪示形成與第二封膠220的封膠側222共平面之引線110的周邊側214之切割製程。半導體裝置216、內部互連件218、及第二封膠220係在嵌入式的積體電路封裝件系統202之上方。

茲參閱第25圖，其中係顯示本發明之實施例中用於製造雙模製多晶片封裝件系統100之雙模製多晶片封裝件系統2500的流程圖。系統2500包含形成嵌入式的積體電路封裝件系統，該嵌入式的積體電路封裝件系統具有部分地覆蓋第一積體電路晶粒及引線之第一封膠，該引線係連接至該第一積體電路晶粒(方塊2502)；將半導體裝置接設至該第一封膠之上方且連接至該引線(方塊2504)；以及在該半導體裝置及該嵌入式積體電路封裝件系統之上方形成第二封膠(方塊2506)。

本發明之再另一個重要態樣為其有價值地支撐及提供服務給降低成本、簡化系統及增加效能的歷史性潮流。

本發明之這些和其他有價值的態樣因此將該技術的狀態推進到至少下一個層次。

因此，經發現本發明之雙模製多晶片封裝件系統提供用以改善系統中之可靠度的解決方案、能力、及功能性態樣。所產生的製程及組構係直截了當、有成本效益、不複雜、具高度變化性、及有效的，可藉由採用已知的技術來加以實作，以及因此已經適合用於有效率及經濟的製造積體電路封裝件裝置。

雖然已經結合特定的最佳模式來描述本發明，但將理解到許多替換、修改、及變化對於本領域中熟習技術者而言，在根據先前的描述下係明顯的。因此，欲將落於所包含的申請專利範圍之範疇內所有這種替換、修改、及變化均涵蓋進來。所有此處迄今所提出或顯示在伴隨的圖式中的事項將以例示及非限定的意思予以解讀。

100、2500．．．雙模製多晶片封裝件系統

102．．．第一積體電路晶粒

104．．．第二積體電路晶粒

106．．．跡線

108．．．外部互連件

110．．．引線

112．．．第一封膠

114．．．第一主動側

116．．．第二主動側

202．．．嵌入式積體電路封裝件系統

208．．．擴延部

210．．．第一表面

212．．．第二表面

214．．．周邊側

216．．．半導體裝置

218．．．內部互連件

220．．．第二封膠

222．．．封膠側

300．．．引線架

302．．．窗框

304．．．條線

306．．．開孔

308．．．開口

310．．．框架

402．．．頂側

404．．．底側

602．．．膠布

802．．．第一非主動側

804．．．第二非主動側

1402．．．支撐結構

1602．．．接合位置

1702．．．防焊綠漆

1704．．．對準引導件

1802．．．引線架條

2122．．．黏著劑

2502．．．方塊

2504．．．方塊

2506．．．方塊

第1圖為本發明之實施例中雙模製多晶片封裝件系統之底面圖；第2圖為該雙模製多晶片封裝件系統沿著第1圖之線段2－2之剖面圖；第3圖為本發明之實施例中引線架之上視圖；第4圖為該引線架沿著第3圖之線段4－4之第一剖面圖；第5圖為該引線架沿著第3圖之線段5－5之第二剖面圖；第6圖為於貼膠布階段之第2圖之結構；第7圖為第6圖之結構沿著第6圖之線段7－7之剖面圖；第8圖為於晶粒固接階段之第6圖之結構；第9圖為第8圖之結構沿著第8圖之線段9－－9之剖面圖；第10圖為於第一模製階段之第8圖之結構；第11圖為第10圖之結構沿著第10圖之線段11－11之剖面圖；第12圖為於去膠布階段之第10圖之結構；第13圖為第12圖之底視圖；第14圖為第12圖之結構沿著第12圖之線段14－14之剖面圖；第15圖為於接設階段之第13圖之結構；第16圖為於選路形成階段之第15圖之結構；第17圖為於遮蔽階段之第16圖之結構；第18圖為於條形成階段之第17圖之結構；第19圖為第18圖之底視圖；第20圖為第18圖之結構沿著第18圖之線段20－20之剖面圖；第21圖為於裝置堆疊階段之第20圖之結構；第22圖為於裝置連接階段之第21圖之結構；第23圖為於第二模製階段之第22圖之結構；第24圖為於切割階段之第23圖之結構；以及第25圖為本發明之實施例中用於製造該雙模製多晶片封裝件系統之雙模製多晶片封裝件系統的流程圖。

2500．．．雙模製多晶片封裝件系統

2502、2504、2506．．．方塊

Claims

一種製造雙模製多晶片封裝件系統之方法，包括：形成嵌入式積體電路封裝件系統，該嵌入式積體電路封裝件系統具有第一封膠，該第一封膠係部分地覆蓋第一積體電路晶粒及連接至該第一積體電路晶粒之引線；將跡線連接且直接接觸於該引線及該第一積體電路晶粒之間，該跡線係完全平面且直接接觸於該第一封膠的底部表面；將半導體裝置接設至該第一封膠之上方且連接至該引線；以及在該半導體裝置及該嵌入式積體電路封裝件系統之上方形成第二封膠。
如申請專利範圍第1項所述之方法，復包括形成該引線之擴延部。
如申請專利範圍第1項所述之方法，復包括連接接合位置及該第一積體電路晶粒。
如申請專利範圍第1項所述之方法，復包括於該嵌入式積體電路封裝件系統之上方形成防焊綠漆。
如申請專利範圍第1項所述之方法，復包括連接外部互連件及該第一積體電路晶粒。
一種雙模製多晶片封裝件系統，包括：嵌入式積體電路封裝件系統，該嵌入式積體電路封裝件系統具有第一封膠，該第一封膠係部分地覆蓋第一積體電路晶粒及引線；半導體裝置，在該第一封膠之上方；內部互連件，在該引線及該半導體裝置之間；跡線，直接接觸且在該引線及該第一積體電路晶粒之間，該跡線係完全平面且直接接觸於該第一封膠的底部表面；以及第二封膠，在該半導體裝置及該嵌入式積體電路封裝件系統之上方。
如申請專利範圍第6項所述之系統，復包括該引線之擴延部。
如申請專利範圍第6項所述之系統，其中，該跡線係在接合位置與該第一積體電路晶粒之間。
如申請專利範圍第6項所述之系統，其中，該跡線係在該第一封膠的底部表面上。
如申請專利範圍第6項所述之系統，復包括連接至該第一積體電路晶粒之外部互連件。