TWI440166B - 動態隨機存取記憶體的電容器下電極的製造方法 - Google Patents

Description

動態隨機存取記憶體的電容器下電極的製造方法

本發明是有關於一種記憶體元件的製造方法，且特別是有關於一種動態隨機存取記憶體的電容器下電極的製造方法。

電容器是動態隨機存取記憶體(dynamic random access memory，DRAM)中用來儲存資料的部分，每一個記憶胞(memory cell)的資料值即是由其電容器所帶的電荷來判讀。動態隨機存取記憶體(DRAM)電容器的結構主要分成兩種，其一為堆疊式電容器(Stack Capacitor)，另一則為深溝渠式電容器(Deep Trench Capacitor)。不論是堆疊式電容器或是深溝渠式電容器，在半導體元件尺寸縮減的要求下，其製造的技術上均遭遇到越來越多的困難。

冠狀電容器為目前業界常用的堆疊式電容器結構。一般形成冠狀電容器的方法為在氧化矽模板層中形成開孔，然後沈積共形之導電層於開孔中以及氧化矽模板層(template layer)之上。再來將高於導電層去除掉，以隔絕不同電容器。最後將氧化矽模板層分別去除，形成冠狀電容器的下電極。

然而，隨著最近動態隨機存取記憶體積集度的增加，動態隨機存取記憶體記憶胞電容器所具有的記憶胞尺寸與面積也相對地減小。因此，在氧化矽模板層中的用於形成冠狀電容器的下電極的開孔也隨之減小，並且使得該開孔的高寬比變大。由於氧化矽較不易蝕刻，在形成有開孔時，在開孔頂部側壁同時會產生側向蝕刻。而隨著開孔的高寬比的變大，蝕刻製程所需的時間也增長，開孔頂部側壁的側向蝕刻會更為嚴重。當氧化矽模板層中開孔110頂部側壁的側向蝕刻程度過大時，兩相鄰開孔即會在其側壁的側向蝕刻處相連，使得後續形成的對應之兩相鄰下電極短路。因此，兩相鄰開孔的間距難以縮減，使得各電容器所佔的橫向面積(lateral area)難以增大，或者是DRAM的集積度難以增大。

有鑑於此，本發明提供一種動態隨機存取記憶體的電容器下電極的製造方法，可以製造出外型輪廓良好(側向蝕刻少)的開孔，因此可以縮小元件尺寸。

本發明提出一種動態隨機存取記憶體的電容器下電極的製造方法包括下列步驟。提供具有記憶胞區的基底。於基底的記憶胞區上形成多晶矽模板層。於多晶矽模板層上形成支撐層。形成穿過支撐層、多晶矽模板層的多個開孔。至少於開孔所暴露的多晶矽模板層上形成一襯層(liner layer)。移除開孔底部的部分襯層。於基底上形成實質上共形的導電層。移除支撐層上的導電層，而形成多個電容器下電極。

在一實施例中，上述動態隨機存取記憶體的電容器下電極的製造方法更包括下列步驟。於基底上方形成封閉層，以封閉開孔。除去部分封閉層與部分支撐層，以暴露出襯層與多晶矽模板層。除去剩餘之封閉層、襯層與多晶矽模板層。

在一實施例中，上述基底更具有周邊電路區，於基底的記憶胞區上形成多晶矽模板層的方法包括下列步驟。於基底上形成多晶矽層。移除周邊電路區上的多晶矽層。於基底的周邊電路區上形成絕緣層。

在一實施例中，上述基底更具有周邊電路區，於基底的記憶胞區上形成多晶矽模板層的方法包括下列步驟。於基底上形成絕緣層。移除記憶胞區上的絕緣層。於基底的記憶胞區上形成多晶矽層。

在一實施例中，上述襯層的形成方法包括熱氧化法或化學氣相沈積法。

在一實施例中，上述形成穿過該支撐層、該多晶矽模板層的多個開孔的步驟之後，更包括移除部分該多晶矽模板層，以增大該些開孔的寬度。上述移除部分多晶矽模板層，以增大開孔的寬度的方法包括濕蝕刻。上述襯層的形成方法包括熱氧化法或化學氣相沈積法。

在一實施例中，上述於基底的記憶胞區上形成多晶矽模板層的步驟前，更包括於基底上形成墊層(pad layer)。

在一實施例中，上述於基底上形成實質上共形的導電層之步驟前，更包括移除開孔所暴露的墊層。

在一實施例中，上述除去剩餘之封閉層、襯層與多晶矽模板層的方法包括濕蝕刻。

在一實施例中，上述多晶矽模板層的形成方法包括化學氣相沈積法。

在一實施例中，上述支撐層的材質包括氮化矽或氧化矽。

在一實施例中，上述導電層包括氮化鈦與鈦構成的複合層。

在本發明之動態隨機存取記憶體的電容器下電極的製造方法中，利用多晶矽模板層可以製造出外型輪廓良好(側向蝕刻少)的開孔。而且，以襯層覆蓋開孔所暴露的多晶矽模板層，可以避免後續形成的導體層與多晶矽模板層產生反應而形成金屬矽化物。

此外，由於周邊電路區上形成有絕緣層，不但可以消除記憶胞區與周邊電路區之間的高低差。絕緣層還可以避免後續移除記憶胞區上之膜層(多晶矽模板層)時，蝕刻液滲入周邊電路區而造成元件損害。而且在進行微影製程時，可以利用周邊電路區、記憶胞區以外的區域，例如晶片外區域、切割道區域等，作為對準罩幕區域。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

圖1A~1F為繪示本發明一實施例之DRAM電容器製程的剖面圖。

請參照圖1A，首先提供基底100。此基底100例如區分為記憶胞區102與周邊電路區104。在基底100的記憶胞區102中已形成有多個MOS電晶體(未繪示)與多個導電結構106。導電結構106例如是源極區/汲極區的接觸窗，或者是與源極區/汲極區的接觸窗電性連接的插塞。接著，選擇性地於基底100上形成一墊層108。墊層108的材質例如是氮化矽或氧化矽。墊層108的形成方法例如是化學氣相沈積法。

然後，於基底100的記憶胞區102與周邊電路區104上分別形成多晶矽模板層110與絕緣層112。在另一實施例中，於基底100的記憶胞區102與周邊電路區104上只形成多晶矽模板層110。於基底100的記憶胞區102與周邊電路區104上分別形成多晶矽模板層110與絕緣層112的步驟如下。

首先，於基底100上形成一多晶矽層後，於基底100上形成一圖案化光阻層(未繪示)，以覆蓋記憶胞區102上的多晶矽層，並暴露出周邊電路區104上的多晶矽層。然後，以圖案化光阻層為罩幕，移除部分多晶矽層，只留下記憶胞區102上的多晶矽模板層110。移除圖案化光阻層後，於基底100上形成一絕緣材料層。之後，利用回蝕刻或者化學機械研磨等方式移除記憶胞區102上的絕緣材料層，而只留下周邊電路區104上的絕緣層112。此絕緣層112的材質例如以四乙氧基矽烷(TEOS)為反應氣體，利用常壓化學氣相沈積法(APCVD)所形成之TEOS氧化矽、摻硼與磷的TEOS(BPTEOS)氧化矽、硼磷矽玻璃(BPSG)等材料。其中，記憶胞區102上的多晶矽模板層110的表面與周邊電路區104上的絕緣層112的表面大致維持同一平面或處於同一高度。

在另一實施例中，也可以先於基底100上形成一絕緣材料層。然後，於基底100上形成一圖案化光阻層(未繪示)，以覆蓋周邊電路區104上的絕緣材料層，並暴露出記憶胞區102上的絕緣材料層。然後，以圖案化光阻層為罩幕，移除記憶胞區102上的絕緣材料層。移除圖案化光阻層後，於基底100上形成一多晶矽層。之後，利用回蝕刻或者化學機械研磨等方式移除周邊電路區104上的多晶矽層，而只留下記憶胞區102上的多晶矽模板層110。

由於周邊電路區104上形成有絕緣層112，此絕緣層112可以避免後續移除記憶胞區上之膜層(多晶矽模板層110)時，蝕刻液滲入周邊電路區而造成元件損害。而且，在進行微影製程時，由於多晶矽不透光，因此周邊電路區104上形成絕緣層112，則在進行例如微影製程時，亦可利用周邊電路區104、記憶胞區102以外的區域，例如晶片外區域、切割道區域等，作為對準罩幕區域。此外，記憶胞區102上的多晶矽模板層110的表面與周邊電路區104上的絕緣層112的表面大致維持同一平面或處於同一高度，可以消除記憶胞區102與周邊電路區104之間的高低差，降低記憶胞區102與周邊電路區104之間的製程差異性。

請參照圖1B，於基底100上形成一支撐層114，支撐層114的材質例如為氮化矽或氧化矽。支撐層114的形成方法 例如為化學氣相沈積法。接著形成一圖案化光阻層(未繪示)，其中有開孔圖案，用以定義電容器下電極形成用的模板開孔。以圖案化光阻層為罩幕進行非等向性蝕刻，以形成穿過支撐層114及多晶矽模板層110的多個開孔116。若在多晶矽模板層110與基底100之間形成有墊層108，則在形成開孔116時，墊層108可作為蝕刻終止層。之後，移除圖案化光阻層。多個開孔116例如具有寬度W。由於在進行非等向性蝕刻時，蝕刻多晶矽比蝕刻氧化矽容易，因此在製作具有高的高寬比(Aspect Ratio)的開孔時，採用多晶矽模板層可以製造出外型輪廓良好(側向蝕刻少)的開孔。

請參照圖1C，移除部分多晶矽模板層110，以增大開孔116的寬度W，使開孔116具有寬度W1。在另一實施例中，也可以不進行增大開孔116的寬度的步驟。

然後，於基底100上形成一襯層118。襯層118的材質例如是氧化矽，襯層118的形成方法例如是熱氧化法或化學氣相沈積法。在本實施例中，採用化學氣相沈積法形成襯層118，因此襯層118只覆蓋於整個基底100上。在另一實施例中，若採用熱氧化法形成襯層118，則襯層118會形成在開孔116所暴露的多晶矽模板層110上。此襯層118是避免後續形成之導電層與多晶矽模板層110產生反應，因此襯層118只要覆蓋開孔116所暴露的多晶矽模板層110即可。

請參照圖1D，移除部分襯層118與部分墊層108以暴露出基底100中的導電結構106。開孔116底部的部分襯層118被移除。移除部分襯層118與部分墊層108的方法例如是非等向性蝕刻法。此時，覆蓋開孔116所暴露的多晶矽模板層110上的襯層118並不會被移除。然後，於基底100上形成實質上共形的導電層，其是形成在開孔116的底部及側壁上以及支撐層114上。然後，移除支撐層114上的部分導電層，而形成多個電容器下電極120。移除支撐層114上的部分導電層的方法例如是回蝕刻法或化學機械研磨法。電容器下電極120之材質可為鈦及/或氮化鈦，厚度通常為10~300埃。在電容器下電極120與多晶矽模板層110之間形成有襯層118，此襯層118可以避免鈦及/或氮化鈦與多晶矽產生反應而形成矽化鈦。

請參照圖1E，接著形成封閉層122以封閉開孔116，其材質例如是氧化矽，且其厚度可為30~200nm。接著除去部分封閉層122及部分支撐層114以露出襯層118與多晶矽模板層110，其方法例如是乾蝕刻法。

請參照圖1F，接著除去剩餘之封閉層122、襯層118以及多晶矽模板層110，其方法較佳為濕蝕刻，使用氨水與氫氟酸溶液作為蝕刻液。後續完成DRAM電容器的製程為本技術領域具通常知識者應知悉的技藝，在此便不再贅述。

綜上所述，在本發明之DRAM電容器製程中，利用多晶矽模板層可以製造出外型輪廓良好(側向蝕刻少)的開孔。而且，以襯層覆蓋開孔所暴露的多晶矽模板層，可以避免鈦及/或氮化鈦(電容器下電極)與多晶矽(多晶矽模板層)產生反應而形成矽化鈦。

由於周邊電路區上形成有絕緣層，不但可以消除記憶胞區與周邊電路區之間的高低差。絕緣層還可以避免後續移除記憶胞區上之膜層(多晶矽模板層)時，蝕刻液滲入周邊電路區而造成元件損害。而且在進行微影製程時，可以利用周邊電路區、記憶胞區以外的區域，例如晶片外區域、切割道區域等，作為對準罩幕區域。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．基底

102．．．記憶胞區

104．．．周邊電路區

106．．．導電結構

108．．．墊層

110．．．多晶矽模板層

112．．．絕緣層

114．．．支撐層

116．．．開孔

118．．．襯層

120．．．電容器下電極

122．．．封閉層

W1、W2．．．寬度

圖1A~1F為繪示本發明一實施例之DRAM電容器製程的剖面圖。

100．．．基底

102．．．記憶胞區

104．．．周邊電路區

106．．．導電結構

108．．．墊層

110．．．多晶矽模板層

112．．．絕緣層

114．．．支撐層

116．．．開孔

118．．．襯層

120．．．電容器下電極

122．．．封閉層

Claims (14)

1. 一種動態隨機存取記憶體的電容器下電極的製造方法，包括：提供一基底，該基底包括一記憶胞區；於該基底的該記憶胞區上形成一多晶矽模板層；於該多晶矽模板層上形成一支撐層；形成穿過該支撐層、該多晶矽模板層的多個開孔；至少於該開孔所暴露的該多晶矽模板層上形成一襯層；於該基底上形成實質上共形的一導電層；以及移除該支撐層上的該導電層，而形成多個電容器下電極。
2. 如申請專利範圍第1項所述之動態隨機存取記憶體的電容器下電極的製造方法，更包括：於該基底上方形成一封閉層，以封閉該些開孔；除去部分該封閉層與部分該支撐層，以暴露出該襯層與該多晶矽模板層；以及除去剩餘之該封閉層、該襯層與該多晶矽模板層。
3. 如申請專利範圍第1項所述之動態隨機存取記憶體的電容器下電極的製造方法，其中該基底更包括一周邊電路區，於該基底的該記憶胞區上形成該多晶矽模板層的步驟包括：於該基底上形成一多晶矽層；移除該周邊電路區上的該多晶矽層；以及 於該基底的該周邊電路區上形成一絕緣層。
4. 如申請專利範圍第1項所述之動態隨機存取記憶體的電容器下電極的製造方法，其中該基底更包括一周邊電路區，於該基底的該記憶胞區上形成該多晶矽模板層的步驟包括：於該基底上形成一絕緣層；移除該記憶胞區上的該絕緣層；以及於該基底的該記憶胞區上形成一多晶矽層。
5. 如申請專利範圍第1項所述之動態隨機存取記憶體的電容器下電極的製造方法，其中該襯層的形成方法包括熱氧化法或化學氣相沈積法。
6. 如申請專利範圍第1項所述之動態隨機存取記憶體的電容器下電極的製造方法，其中形成穿過該支撐層、該多晶矽模板層的多個開孔的步驟之後，更包括：移除部分該多晶矽模板層，以增大該些開孔的寬度。
7. 如申請專利範圍第6項所述之動態隨機存取記憶體的電容器下電極的製造方法，其中移除部分該多晶矽模板層，以增大該些開孔的寬度的方法包括濕蝕刻。
8. 如申請專利範圍第6項所述之動態隨機存取記憶體的電容器下電極的製造方法，其中該襯層的形成方法包括熱氧化法或化學氣相沈積法。
9. 如申請專利範圍第1項所述之動態隨機存取記憶體的電容器下電極的製造方法，其中於該基底的該記憶胞區上形成該多晶矽模板層的步驟前，更包括於該基底上形成 一墊層。
10. 如申請專利範圍第9項所述之動態隨機存取記憶體的電容器下電極的製造方法，其中於該基底上形成該導電層之步驟前，更包括移除一部份該襯層以以及一部份該墊層已暴露該基底中的一導電結構。
11. 如申請專利範圍第2項所述之動態隨機存取記憶體的電容器下電極的製造方法，其中除去剩餘之該封閉層、該襯層與該多晶矽模板層的方法包括濕蝕刻。
12. 如申請專利範圍第1項所述之動態隨機存取記憶體的電容器下電極的製造方法，其中該多晶矽模板層的形成方法包括化學氣相沈積法。
13. 如申請專利範圍第1項所述之動態隨機存取記憶體的電容器下電極的製造方法，其中該支撐層的材質包括氮化矽或氧化矽。
14. 如申請專利範圍第1項所述之動態隨機存取記憶體的電容器下電極的製造方法，其中該導電層包括氮化鈦與鈦構成的複合層。