TWI440068B - 基材接合方法以及半導體元件 - Google Patents
基材接合方法以及半導體元件 Download PDFInfo
- Publication number
- TWI440068B TWI440068B TW097115869A TW97115869A TWI440068B TW I440068 B TWI440068 B TW I440068B TW 097115869 A TW097115869 A TW 097115869A TW 97115869 A TW97115869 A TW 97115869A TW I440068 B TWI440068 B TW I440068B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- absorbing
- bonding
- relative proportion
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/19—Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
-
- H10P95/00—
-
- H10W72/0113—
-
- H10W72/30—
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- H10W72/073—
-
- H10W72/07336—
-
- H10W72/352—
-
- H10W72/59—
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
Description
本申請案係根據並主張於2007年6月20日申請在先之日本專利申請案第2007-162508號之優先權,其完整內容合併於本文中以供參考。
本發明是有關於一種利用AuSn焊料層接合二基板的基材接合方法,以及具有由焊料層所形成的接合區段之半導體元件。
第7A圖所示為日本專利申請案第JP-A-2006-86208號所揭露之一接合前半導體元件的剖面示意圖。在一承載基板61的主表面上,依序層疊一金(Au)層62、一鈦(Ti)層63、一鎳(Ni)層64及一AuSn焊料層65。在一暫時基板70的主表面上,依序層疊一發射層71、一金鋅(AuZn)層72、一氮化鉭(TaN)層73、一鋁(Al)層74、一鉭(Ta)層75及一Au層76。將該Au層76與AuSn焊料層65相接觸,並加熱使其熔化,然後該AuSn焊料層65固化,以將該暫時基板70連同該發射層71接合至承載基板61。接合後,蝕刻並移除該暫時基板70。該AuZn層72具有反射來自發射層71的輻射光線,並改善光放射效率。
該Ni層64用以防止上層的AuSn焊料層65於熔化之後再固化過程中產生球突現象。該「球突」是一種AuSn在共熔溫度或更高溫液化後再析出於承載基板61的現象,甚至會造成部分隆起。而該TaN層73用以防止該AuSn焊料
滲透入該AuZn層72。
第7B圖顯示日本專利申請案第JP-A-2006-332435號所揭露的一雷射晶片的接合結構。在一由矽所製成的承載基板61上,依序形成一Ni層64、一Au層66及一AuSn焊料層65。而在一雷射晶片81的底面形成一Au層82。該Au層82與AuSn焊料層65接觸,並且加熱以使該雷射晶片81接合至該承載基板61。該Ni層64防止該AuSn焊料層65熔化期間的球突現象。
第7C圖顯示日本專利申請案第JP-A-HEI-5-235323號所揭露的一半導體元件的接合結構。在一砷化鎵(GaAs)基板91的底面上,依序層疊一金鍺(AuGe)層92、一Ni層93、一AuSn焊料層94及一Au層95。該Au層95與一包裝基板61接觸,並且加熱以將該GaAs基板91安裝於包裝基板61。該Ni層93增強AuSn焊料層94的附著力。
為了降低接合區域的熱阻抗並降低材料成本,較佳地是將一AuSn焊料層製成薄層。然而,當該AuSn焊料層製為薄層時,接合介面便可能產生空隙。在接合介面產生的空隙會造成接合強度降低及熱阻抗增加。若一半導體元件中的接合介面含有空隙,則該半導體元件的熱阻抗增加、一驅動電壓上升,且壽命特性降級。
本發明之一目的,即在提供一能夠防止一接合介面產生空隙的接合方法。本發明之另一目的,是提供一藉由上述方法所接合的半導體元件。
根據本發明之一方面,一基材接合方法包含下列步驟:(a)在一第一基板的一主表面上形成一第一Sn吸收層,該第一Sn吸收層是以可由AuSn合金中吸收Sn的金屬所製成,並降低該AuSn合金中Sn的相對比例;(b)在一第二基板的一主表面上形成一第二Sn吸收層,該第二Sn吸收層是以可由AuSn合金中吸收Sn的金屬製成,並藉此降低該AuSn合金中Sn的相對比例;(c)在該第一及第二Sn吸收層之至少一者上形成一AuSn合金所製成的焊料層;及(d)以該第一基板及第二基板之主表面相互面對,而藉由熔化該焊料層至使該第一及第二基板彼此接觸的狀態將該第一及第二基板接合在一起。
根據本發明之另一方面,一半導體元件包含:一第一基板;一作用層,由半導體材料製成,並接合於該第一基板;及一接合層,由含有Au、Sn及另一第三元素的合金所製成,該接合層用以將該作用層接合至該第一基板;其中,於該接合層中定義一中央區段、一設於該中央區段與第一基板之間的第一區段,及一設於該中央區段與該作用層之間的第二區段,該接合層中元素的相對比例係為使得中央區段之Sn的相對比例小於該第一及第二區段之任一者中Sn的相對比例,該中央區段中Au的相對比例大
於該第一及第二區段之任一者中Au的相對比例,並且該中央區段中該第三元素的相對比例小於該第一及第二區段之任一者中該第三元素的相對比例。
由於該第一及第二Sn吸收層吸收該焊料層中的Sn,該焊料層中包含之Sn的相對比例降低。因此該焊料層再固化之後的熔點上升,且難以再熔化。因為該焊料層兩側皆設有Sn吸收層,所以Sn由該焊料層兩側被吸收。Sn的吸收會使經熔化的焊料層逐漸地固化,因此在該接合介面便不會殘留空隙,且可得到一良好的接合結構。
第一實施例的一種基材接合方法將依據第1A至1F圖描述。
如第1A圖所示,一Pt層3形成在一摻雜n型或p型摻雜物之矽質的第一基板1之主表面上,且一Pt層2也形成在相反於該主表面的該底面。在第一實施例,是使用一具有一硼濃度為3 x 10-8
cm-3
或更高(比電阻為0.02 Ω cm或更低)且具有一(100)晶面的矽質基板。
該Pt層是利用如熱蒸發、電子束蒸發、濺鍍或其他類似方法形成。而為了將該Pt層作為一歐姆電極,Pt層2及3的厚度較佳地是25 nm或更厚。由於鉑的功函數高於p型矽,一歐姆接觸可被維持在該Pt層2、3及第一基板1之間。又因為加熱程序是在後續的熱壓接合程序中執行,矽化作用持續而使得一歐姆接觸及低接觸阻抗可被維持。除了矽以外,該第一基板1可由像是銅等具有高熱傳導係數的
材料製成。
在該Pt層3上,一厚度150nm的Ti層4形成。在Ti層4上,一厚度100nm且由Ni所製成的第一Sn吸收層5形成。該Ti層4及第一Sn吸收層5是以例如電子束蒸鍍或濺鍍方式形成。該Ti層4增加上覆的第一Sn吸收層5之附著力。
在該第一Sn層5上,一Au層6形成,並且在該Au層6上,一由AuSn合金所製成的焊料層7形成。該Au層6及焊料層7是以例如電阻加熱蒸鍍或濺鍍方式形成。該Au層6及焊料層7厚度分別例如是30nm及600nm。該焊料層7中所含的Au與Sn之重量比約是8:2且分子數比約是7:3。Au與Sn以外的添加物亦可被添加至該焊料層7。
如第1B圖所示,一包含複數半導體層的作用層12磊晶地形成在一半導體製成的第二基板11之主表面。該作用層12是一藉由例如注射電子及電洞而發射本質上與半導體材料相同波長光線的發射層。作為第二基板11的材質,半導體材料是選自具有一結晶結構及一可使該作用層12的半導體材料磊晶地以一高品質成長的晶格常數。
例如,若該作用層12是為了具有由磷化銦鎵鋁(AlGaInP)基化合物半導體所形成的井層及阻障層之多重量子井結構而被製造,則一GaAs基板被用以做為該第二基板11。該作用層12可具有同質pn接面結構、雙異質結構或單異質結構。該半導體發射層可夾設於一n型包覆層及一p型包覆層之間。
在該作用層12上,一反射電極層13形成。該反射電極層13除具有一作為一電極的功能外,並具一有藉由反射源自該作用層12的光以增進光發射效率的功能。該反射電極層13是由能與該作用層12產生歐姆接觸的金屬所製成。若該作用層12朝向該反射電極層13的一表面層是由p型AlGaInP所製成,AuZn可做為該反射電極層13的材料。在此狀況下,該反射電極層13可由電阻加熱蒸鍍、電子束蒸鍍或濺鍍方式形成。該反射電極層13的厚度是例如300nm。
在該反射電極層13上,一厚度100nm的TaN層14藉由反應性濺鍍形成。在該TaN層14形成後,在一氮氣氛圍中施以500℃的熱處理。該熱處理將AuZn所製成的反射電極層13與該作用層12的p型AlGaInP表面層製造成一合金。結果,良好的歐姆接觸可被維持。該TaN層14防止在後續程序中AuSn共熔而向該反射電極層13產生滲透。
在該TaN層14上,一厚度為100nm的TiW層15及一厚度為100nm的TaN層16藉由反應性濺鍍形成。在該TaN層16上,一Ni製成的第二Sn吸收層17藉由電子束蒸鍍或濺鍍形成。該第二Sn吸收層17的厚度設為300nm。在該第二Sn吸收層17上,一厚度30nm的Au層18藉由電阻加熱蒸鍍或濺鍍形成。該Au層18防止Ni層17氧化。
如第1C圖所示,該第一基板1及第二基板11以其主表面側相向地配置。如第1D圖所示,第一基板1上的AuSn焊料層7與第二基板11上的Au層18相互接觸,並
且在一氮氣氛圍中進行熱壓接合處理。該熱壓接合處理的條件如下:壓力:約1MPa溫度:320至370℃熱壓合接合時間:10分鐘
如第1E圖所示,該AuSn焊料層7熔化,該等Au層6與18中的Au以及第一及第二Sn吸收層5及17中的Ni溶在熔化的該AuSn焊料層7中,並且該等Au層6及18以及AuSn焊料層7中的Au與Sn擴散進入並被吸附在該第一與第二Sn吸收層5及17中。當熔化的焊料層7固化,一金錫鎳(AuSnNi)所製成的接合層20因此形成。接合後,該第二基板11被移除。若該第二基板11是由GaAs所製成,該第二基板11可藉由使用氨水及雙氧水混合溶液的濕式蝕刻來去除。除了濕式蝕刻外,亦可用乾式蝕刻、化學式機械研磨、機械研磨或其他類似方式來去除該第二基板11。
如第1F圖所示,該作用層12的表面暴露出來。複數前側電極30形成在該暴露表面的部分區域。若n型AlGaInP是暴露在該作用層12上以接觸該等前側電極30,則該等前側電極30可以由AuSnNi、金鍺鎳(AuGeNi)、AuSn或AuGe所製成。該等前側電極30可利用電阻加熱蒸鍍、電子束蒸鍍、濺鍍或其他類似方式形成,再剝除。在該等前側電極30形成後,在一氮氣氛圍中施以400℃的熱處理以確保歐姆接觸。
載子由在該第一基板1底側表面的Pt層2及該等前側
電極30向該作用層12供應。該作用層12產生的光穿過形成該等前側電極30的表面。
根據第一實施例的基材接合方法製造出一樣品,並且經由改變該焊料層7、Au層6及18,以及第二Sn吸收層17的厚度製造出許多樣品。該第一Sn吸收層5的厚度是設為100nm。該等樣品的接合構造被評斷。
第2圖顯示該等樣品的構造及比較結果。第2圖中所示的T(Au)代表配置在該第一及第二Sn吸收層5及17之間的Au層的總厚度,T(AuSn)代表該焊料層7的一厚度,且T(Ni)代表該第一及第二Sn吸收層5及17的總厚度。根據第一實施例方法所製造的該樣品對應為第2圖中的樣品1。
第3A圖是樣品3之該接合層的一剖面影像圖。可以看出由該AuSnNi所製成的接合層在厚度方向上顯現不同的四區段。
第3B圖顯示以歐傑電子能譜儀測量在該接合層的厚度方向上不同位置的四個區段A至D中的元素相對比例結果。一橫座標代表以「%」為單位的相對原子數百分比。在該接合層20中的區段A至D是依序由該第一基板1側疊置。
概略在該接合層20中央的區段B之Sn的相對比例小於區段A及區段C其中任一之相對比例。區段B之Au的相對比例大於區段A及區段C其中任一之相對比例。區段B之Ni的相對比例小於區段A及區段C之相對比例。在區
段A及C中,Ni的相對比例大於Au的相對比例或Sn的相對比例。在中央區段B中,Au的相對比例大於Ni的相對比例,並且Ni的相對比例大於Sn的相對比例。當該第二Sn吸收層17被製成比樣品3中者更薄,經確認區段D厚度變薄。
由於區段B之Sn的相對比例比在區段B兩側的區段A及C中者低,在該焊料層7中的Sn會被該第一及第二Sn吸收層5及17吸收是可以理解的。該焊料層7之Au的相對比例在熔化前是70%。相較之下,該焊料層7之Au的相對比例於再固化後是90%或更高。由該結果可了解該第一及第二Sn吸收層5及17是相對Au優先地吸收Sn。區段D之Sn的相對比例小於區段C中者的理由可能是歸因於Sn無法有效地擴散至該第二Sn吸收層17的另一側表面,因為厚度300nm的第二Sn吸收層17比厚度100nm的第一Sn吸收層5要更厚。
因為在熔化前區段B中Au的相對比例高於該焊料層7中者,該區段B的熔點比原來的焊料層7之熔點更高。更具體來說,AuSn合金含有Au的原子百分比為70%者,熔點約是280℃,而AuSn合金含有Au的原子百分比為90%者,熔點約是900℃。因此,當一半導體元件在接合後被安裝在一包裝基板或類似物上,該接合層很難再熔化。接合後再熔化的難易程度的性質稱為「再熔抗度」。在上述實施例中,可藉由增加固化後在該焊料層中之Au的相對比例來增加再熔抗度。
第4A及4B圖是樣品6及10的剖面示意圖。任一樣品的接合介面皆發現複數空隙50。然而,樣品6只有少量空隙,並且保持足夠的緊密黏附。樣品10有許多空隙,並且無法保持足夠的緊密黏附。
在第2圖中,在該接合介面沒有觀察到空隙之樣品的評斷以「○」代表,雖觀察到有空隙,足夠的緊密黏附能夠保持之樣品的評斷以「△」表示,且因為有許多空隙而無法維持足夠的緊密黏附之樣品的評斷以「×」表示。在該接合介面產生空隙可能藉由設定T(Au)/T(AuSn)至0.22或更小而防止。足夠的緊密黏附可藉由設定T(Au)/T(AuSn)至0.39或更小而維持。
現在描述一Au層總厚度與該焊料層7厚度比值及產生空隙之間的因果關係。
一焊料層7的AuSn合金(Au:Sn=7:3以原子數計)的熔點約為280℃,且不論偏移朝向Au或Sn的相對比例皆上升。若相對比例是偏移朝增加Au的相對比例,熔點的上升趨勢是陡峭的。隨著該Au層變的相當厚,當該AuSn焊料層7熔化時,在該Au層的Au原子溶在該熔化的AuSn焊料層7中,並且在溶解區段中Au的相對比例變高。一固化速度因此增加,並且該焊料層在接合介面產生的氣泡被排出前便固化。結果,空隙被認為產生在該接合介面。
若該Au層是薄層,則由於該Au層的Au原子溶在該熔化的焊料層7中,使Au的相對比例上升不是優勢的,但由於Sn被該第一及第二Sn吸收層5及17吸收,使Au的
相對比例上升是優勢的。因為Sn是緩慢地被該第一及第二Sn吸收層5及17吸收,在熔化的該焊料層之Au的相對比例的上升也是緩慢地。因此該焊料層7的固化也被延遲。可視為因為該接合介面產生的氣泡有足夠時間移動至接合介面的邊緣並釋放出去因而防止空隙產生。
接下來描述利用Ni以外的材質作為該第一及第二Sn吸收層5及17的材料。
該第一及第二Sn吸收層5及17必須要具有由熔化的該焊料層中優先吸收Sn,並且使固化後的AuSn焊料中Sn的相對比例小於融化前之AuSn焊料中者之性質。藉此性質,一AuSn焊料的熔點上升且增加再熔抗度。為了防止該AuSn焊料在熔化時產生球突,該焊料層被要求是具有高可潤濕性。這樣的材料除了Ni以外,包括鉑(Pt)或鈀(Pd)。
接下來描述由Ni製成的該第一及第二Sn吸收層5及17之較佳厚度。
若該第一及第二Sn吸收層5及17的厚度相較於該AuSn焊料層7的厚度過薄,該AuSn焊料層7中的Sn就無法有效地被吸收。在此狀況下,該焊料層7的某些區段中之Au與Sn的相對比例在固化後與融化前幾乎不變。由於相對比例未改變的區段殘留,因此便無法維持足夠的抗再熔度。在評斷為「○」的樣品1至5、12及13中,樣品13具有T(Ni)/T(AuSn)為0.41的最小值。該樣品13在固化後的焊料層中Sn的相對比例降低,並維持足夠的抗再熔
度。因此可認定經由設定T(Ni)/T(AuSn)至0.41或更大,可維持足夠的抗再熔度。在具有之T(Ni)/T(AuSn )為0.33的樣品11中,該接合介面的附著力很弱,甚至產生部分剝離。
該第一Sn吸收層5較佳地具有100nm或更厚的厚度以增加相對於該焊料層7的可濕潤度並且抑制球突。樣品1至5具有厚度100nm的第一Sn吸收層5被確認可防止球突。
該第二Sn吸收層17之厚度是以不會在該接合介面產生空隙而決定,乃因該表面會成為該接合介面。舉例來說,為了維持足夠的抗再熔度,T(Ni)/T(AuSn)是設為0.41或更大。T(Ni)是該第一及第二Sn吸收層5及17之總厚度。因此,當該第一Sn吸收層5是厚層,該第二Sn吸收層17就可相對較薄。
在接合的初始階段,該第二Sn吸收層17的一部分與該焊料層7熔化在一起並形成含有氣泡的狀態。如前所述,在熔化狀態供給足夠時間,氣泡移動至該接合介面端緣並且釋放至外部。然而,若該第二Sn吸收層17的厚度太薄,該第二Sn吸收層17便會整個與該焊料層7熔化在一起,於是與該第二Sn吸收層17相接觸的該TaN層16變成與氣泡接觸。由於該TaN層16相較於焊料具有較差的可濕潤性,該TaN層16與氣泡接觸的狀態便會相當穩定。氣泡因此難以移動,該焊料層內保留著氣泡而固化,並且在接合接面產生空隙。
如同上述,當與該第二Sn吸收層17接觸之層是由相較於焊料具有較差的可濕潤性之材料製成,較佳地應加厚該第二Sn吸收層17至一程度使該第二Sn吸收層17相反於該焊料層7的一側的部分區域維持是一不熔區域。例如,當該第二Sn吸收層17的厚度是150nm或更厚,便可能防止氣泡殘留。當與該第二Sn吸收層17接觸之層是由相較於熔化焊料具有較好的可濕潤性之材料製成,該第二Sn吸收層17的厚度可小於150nm。
考慮各種情況,該第二Sn吸收層17的厚度較佳地設為150nm或更厚以防止該接合介面產生空隙。該第二Sn吸收層17的厚度為150nm的樣品13具有一沒有空隙的良好接合介面。
當該焊料層7是厚層,一具有大約與在該焊料層7中相同的Au與Sn的相對比例之區段出現在如第3B圖厚度方向上接近該區段B的中央區域。同時,包括該區段A及C的接合層皆以Ni為主要成分,並且介於該區段A及C之間的該區段B是以Au為主要成分,以致於可獲得一沒有空隙的良好接合介面。
第5A至5C圖是根據第二至四實施例的基材接合方法所使用的基板在接合前的剖面示意圖。換句話說,第5A至5C圖是對應第一實施例的第1C圖。
如第5A圖所示,在該第二實施例中,一AuSn焊料層7的表面覆蓋一Au層8。在該實施例中,配置在該第一及第二Sn吸收層5及17之間的Au層總厚度T(Au)等於該
等Au層6、8及18的總厚度。
如第5B圖所示,在第三實施例中,一AuSn焊料層是形成在該第二基板11上而非在該第一基板1上。在該第一基板1上,一形成在一第一Sn吸收層5上的Au層6暴露。一AuSn焊料層7a形成在一位於該第二基板11上的一Au層18表面,並且在該焊料層7a表面覆蓋一Au層8a。
如第5C圖所示,在第四實施例中,一AuSn焊料層是形成在該第一基板1及第二基板11其中之一上。在該第一基板1上,焊料層7b形成在一Au層6上,並且該焊料層7b表面覆蓋一Au層8b。在該第二基板11上,一AuSn焊料層7c形成在一Au層18上,並且在該焊料層7c表面覆蓋一Au層8c。在本實施例中,該等AuSn焊料層總厚度T(AuSn)等於該第一基板1上的焊料層7b及該第二基板11上的焊料層7c之厚度和。
第6A至6C圖是根據第五至七實施例的基材接合方法所使用的基板的剖面示意圖。換句話說,該等剖面示意圖是對應第1C圖中該第一實施例的剖面示意圖。
如第圖6A所示,在第五實施例中,並未配置第1C圖中該第一實施例所示的該Au層6及18。第2圖中的樣品12對應第五實施例的結構,並且其T(Au)/T(AuSn)比值為0。如第6B圖所示,在該第六實施例中,並未配置第5B圖中該第三實施例所示的該Au層6、8a及18。如第6C圖所示,在該第七實施例中,並未配置第5C圖中該第四實施例所示的該Au層6、8b、8c及18。
如前所述,即使是第二至第七實施例的結構亦預期能呈現如第一實施例的優點。
在第5B圖所示的第三實施例及第6B圖所示的第六實施例中,該第一基板1上的第一Sn吸收層5表面或覆蓋其上的Au層6表面構成該接合介面。因此,為了防止該接合介面產生空隙,較佳地可設定該第一Sn吸收層5的厚度為150nm或更厚。若該第二Sn吸收層17的厚度為100nm或更厚即足夠。
在第5C圖所示的第四實施例及第6C圖所示的第七實施例中,該第一Sn吸收層5或第二Sn吸收層17其中之一是與該接合介面隔離以至於分別具有一100nm或以上的厚度即足夠。然而,同樣在該第二至第七實施例中,為了維持足夠的抗再熔度,T(Ni)/T(AuSn)的比值,如同第一實施例的狀態,較佳地是設為0.41或以上。
在第2圖中所示的每一樣品中,雖然該AuSn焊料層7的厚度是設為600nm至950nm,其他厚度亦可。一般地,為了不要產生空隙及為了維持足夠的強接合,該AuSn焊料層的厚度是設為1μm以上。藉由採用上述該等實施例的方法,即使該AuSn焊料層7是設為1μm或更薄亦可得到無空隙的良好接合。
如第2圖中所示的每一樣品,藉由使該AuSn焊料層7變薄,在半導體元件的切割過程中對於該切割裝置的刀刃之破壞就可以降低,雖然使用一具有傳統厚度的焊料層7產生破壞。
進一步地,如第2圖中所示的每一樣品,當該AuSn焊料層7變薄,相較於使用一傳統厚度的焊料層,在該接合層中的Au與Sn的相對比例在接合後大幅地變化。該接合層的抗再熔度因此增加。當一半導體元件利用迴流焊接方式安裝在一電路板或類似物之上,許多問題包括焊接過程中的熱導致的再熔化、位移、剝離、由焊料邊緣伸出及其他因再熔化導致的類似現象可被減輕。
在上述實施例中,雖然該AuSn焊料層中的Au與Sn的原子數相對比例設為約7:3,具有其他相對比例的AuSn合金亦可。較佳地設定該相對比例滿足一條件使在接合後具有降地的Sn相對比例之該焊料層7的熔點,比在熔化前該焊料層7的熔點更高。藉由該等相對比例,增加該接合層的抗再熔度。
目前本發明是與較佳實施例相關地描述。本發明不只限定於上述較佳實施例。其他許多為該項技術領域中具有通常知識者顯而易知的修改、改善、組合或類似者亦可進行。
1‧‧‧第一基板
2‧‧‧Pt層
3‧‧‧Pt層
4‧‧‧Ti層
5‧‧‧第一Sn吸收層
6‧‧‧Au層
7‧‧‧AuSn焊料層
7a‧‧‧AuSn焊料層
7b‧‧‧AuSn焊料層
7c‧‧‧AuSn焊料層
8‧‧‧Au層
8a‧‧‧Au層
8b‧‧‧Au層
8c‧‧‧Au層
11‧‧‧第二基板
12‧‧‧作用層
13‧‧‧反射電極層
14‧‧‧TaN層
15‧‧‧TiW層
16‧‧‧TaN層
17‧‧‧第二Sn吸收層
18‧‧‧Au層
20‧‧‧接合層
30‧‧‧前側電極
50‧‧‧空隙
61‧‧‧承載基板
62‧‧‧Au層
63‧‧‧Ti層
64‧‧‧Ni層
65‧‧‧AuSn焊料層
66‧‧‧Au層
70‧‧‧暫時基板
71‧‧‧發射層
72‧‧‧AuZn層
73‧‧‧TaN層
74‧‧‧Al層
75‧‧‧Ta層
76‧‧‧Au層
81‧‧‧雷射晶片
82‧‧‧Au層
91‧‧‧GaAs基板
92‧‧‧AuGe層
93‧‧‧Ni層
94‧‧‧AuSn焊料層
95‧‧‧Au層
第1A至1F圖是一基板的剖面示意圖,說明一根據第一實施例的基材接合方法。
第2圖是一表格顯示由第一實施例的方法及由一根據第一實施例修改的方法所製成的樣品之結構及評斷。
第3A圖是樣品3的影像剖面圖,且第3B圖是每一區段的元素相對比例測量結果示意圖。
第4A及4B圖分別是樣品6及樣品10的影像剖面圖。
第5A至5C圖分別是根據第二至第四實施例的接合方法中待接合的基板之剖面示意圖。
第6A至6C圖分別是根據第五至第七實施例的接合方法中待接合的基板之剖面示意圖。
第7A至7C圖是一傳統焊接方法中待接合的基板之剖面示意圖。
1‧‧‧第一基板
2‧‧‧Pt層
3‧‧‧Pt層
4‧‧‧Ti層
12‧‧‧作用層
13‧‧‧反射電極層
14‧‧‧TaN層
15‧‧‧TiW層
16‧‧‧TaN層
20‧‧‧接合層
30‧‧‧前側電極
Claims (16)
- 一種基材接合方法,包含下列步驟:(a)在一第一基板的一主表面上形成一第一Sn吸收層,該第一Sn吸收層是以可由AuSn合金中吸收Sn的金屬製成,並降低該AuSn合金中Sn的相對比例;(b)在一第二基板的一主表面上形成一第二Sn吸收層,該第二Sn吸收層是以可由AuSn合金中吸收Sn的金屬製成,並藉此降低該AuSn合金中之Sn的相對比例;(c)在該第一及第二Sn吸收層之至少一者上形成一由AuSn合金所製成的焊料層;及(d)在該第一及第二基板之主表面相互面對下,熔化該焊料層於該第一及第二基板彼此接觸的狀態以將該第一基板及第二基板接合在一起,在步驟(d)中,該焊料層中之Sn原子擴散至第一Sn吸收層及第二Sn吸收層中,且該第一Sn吸收層及第二Sn吸收層中之一金屬元素被溶入該熔化的焊料層中,因而形成一接合層,該接合層包括該第一Sn吸收層、該第二Sn吸收層及該焊料層,且該金屬元素係分布跨越該接合層的整個厚度。
- 如申請專利範圍第1項的基材接合方法,其中該第一及第二Sn吸收層是由Ni製成。
- 如申請專利範圍第2項的基材接合方法,其中該焊料層只形成在該第一及第二Sn吸收層之至少一者上,且其上 形成該焊料層之Sn吸收層的厚度為100nm或更厚。
- 如申請專利範圍第3項的基材接合方法,其中該其上未形成該焊料層之Sn吸收層的厚度為150nm或更厚。
- 如申請專利範圍第2項的基材接合方法,其中該第一Sn吸收層及第二Sn吸收層之總厚度等於或大於該焊料層厚度的0.41倍。
- 如申請專利範圍第2項的基材接合方法,更於步驟(a)之後包含一以一第一Au層覆蓋該第一Sn吸收層表面的步驟。
- 如申請專利範圍第2項的基材接合方法,更於步驟(b)之後包含一以一第二Au層覆蓋該第二Sn吸收層表面的步驟。
- 如申請專利範圍第2項的基材接合方法,更於步驟(c)之後包含一以一第三Au層覆蓋該焊料層表面的步驟。
- 如申請專利範圍第6項的基材接合方法,其中在該步驟(d)中該第一及第二基板彼此接觸的狀態下,設置在該第一及第二Sn吸收層間的該等Au層之總厚度是等於或小於該焊料層厚度的0.39倍。
- 如申請專利範圍第1項的基材接合方法,其中在該步驟(d)中,該焊料層中的Sn原子擴散進入該第一及第二Sn吸收層,使得固化後之該焊料層中的Sn的相對比例小於熔化前之該焊料層中Sn的相對比例。
- 如申請專利範圍第1項的基材接合方法,其中熔化前的該焊料層的厚度為1μm或更薄。
- 一種半導體元件,包含:一第一基板;一作用層,其由半導體材料製成,並接合至該第一基板;及一接合層,其由含有Au、Sn及另一第三元素的合金所製成,該接合層將該作用層接合至該第一基板;其中於該接合層中定義出一中央區段、一設置於該中央區段與該第一基板之間的第一區段,及一設置於該中央區段與該作用層之間的第二區段,該接合層中元素之相對比例係使得該中央區段中Sn的相對比例小於該第一及第二區段之各者中Sn的相對比例,該中央區段中Au的相對比例大於該第一及第二區段之各者中Au的相對比例,且該中央區段中該第三元素的相對比例小於該第一及第二區段之各者中該第三元素的相對比例。
- 一種半導體元件,包含:一第一基板;一作用層,其由半導體材料製成,並接合至該第一基板;及一接合層,其由含有Au、Sn及另一第三元素的合金製成,該接合層將該作用層接合至該第一基板,其中該接合層包括二個以該第三元素為主要組成物的層,以及一個設置於該二層之間且以Au為主要組成物的層。
- 如申請專利範圍第12項的半導體元件,其中該第三元素 是Ni、Pt或Pd。
- 如申請專利範圍第12項的半導體元件,其中該第一及第二區段中該第三元素的相對比例係大於Au的相對比例或Sn的相對比例。
- 如申請專利範圍第12項的半導體元件,其中該中央區段中Au的相對比例係大於該第三元素的相對比例,且該第三元素的相對比例係大於Sn的相對比例。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007162508A JP5426081B2 (ja) | 2007-06-20 | 2007-06-20 | 基板接合方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200903575A TW200903575A (en) | 2009-01-16 |
| TWI440068B true TWI440068B (zh) | 2014-06-01 |
Family
ID=40135641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097115869A TWI440068B (zh) | 2007-06-20 | 2008-04-30 | 基材接合方法以及半導體元件 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8158459B2 (zh) |
| JP (1) | JP5426081B2 (zh) |
| KR (1) | KR101459517B1 (zh) |
| TW (1) | TWI440068B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5519355B2 (ja) | 2010-03-19 | 2014-06-11 | スタンレー電気株式会社 | 半導体発光素子及びその製造方法 |
| US8569889B1 (en) * | 2011-02-09 | 2013-10-29 | Nlight Photonics Corporation | Nano thick Pt metallization layer |
| JP6005957B2 (ja) * | 2012-03-19 | 2016-10-12 | スタンレー電気株式会社 | 半導体素子及びその製造方法 |
| JP6067982B2 (ja) | 2012-03-19 | 2017-01-25 | スタンレー電気株式会社 | 半導体素子の製造方法 |
| EP2893565B1 (en) | 2012-09-05 | 2021-04-28 | Lumileds LLC | Laser de-bond of carrier wafer from device wafer |
| US9676047B2 (en) | 2013-03-15 | 2017-06-13 | Samsung Electronics Co., Ltd. | Method of forming metal bonding layer and method of manufacturing semiconductor light emitting device using the same |
| US10688578B2 (en) | 2014-08-04 | 2020-06-23 | OK International, Inc | Variable temperature controlled soldering iron |
| US9516762B2 (en) | 2014-08-04 | 2016-12-06 | Ok International Inc. | Soldering iron with automatic soldering connection validation |
| US9327361B2 (en) | 2014-08-04 | 2016-05-03 | Ok International Inc. | Intelligent soldering cartridge for automatic soldering connection validation |
| US10716220B2 (en) | 2014-08-04 | 2020-07-14 | Ok International, Inc. | Variable temperature controlled soldering iron |
| US10468375B2 (en) * | 2016-07-04 | 2019-11-05 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05235323A (ja) | 1992-02-20 | 1993-09-10 | Olympus Optical Co Ltd | 半導体装置 |
| JP4514400B2 (ja) * | 2001-09-27 | 2010-07-28 | 古河電気工業株式会社 | 部材の接合方法、その方法で得られた接合部材 |
| JP4814503B2 (ja) | 2004-09-14 | 2011-11-16 | スタンレー電気株式会社 | 半導体素子とその製造方法、及び電子部品ユニット |
| JP4891556B2 (ja) * | 2005-03-24 | 2012-03-07 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2006332435A (ja) | 2005-05-27 | 2006-12-07 | Sharp Corp | サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置 |
| US8643195B2 (en) * | 2006-06-30 | 2014-02-04 | Cree, Inc. | Nickel tin bonding system for semiconductor wafers and devices |
| US7910945B2 (en) * | 2006-06-30 | 2011-03-22 | Cree, Inc. | Nickel tin bonding system with barrier layer for semiconductor wafers and devices |
| US7855459B2 (en) * | 2006-09-22 | 2010-12-21 | Cree, Inc. | Modified gold-tin system with increased melting temperature for wafer bonding |
| US7795054B2 (en) * | 2006-12-08 | 2010-09-14 | Samsung Led Co., Ltd. | Vertical structure LED device and method of manufacturing the same |
| JP5376866B2 (ja) * | 2008-08-22 | 2013-12-25 | スタンレー電気株式会社 | 半導体発光装置の製造方法及び半導体発光装置 |
-
2007
- 2007-06-20 JP JP2007162508A patent/JP5426081B2/ja not_active Expired - Fee Related
-
2008
- 2008-04-30 TW TW097115869A patent/TWI440068B/zh not_active IP Right Cessation
- 2008-05-28 KR KR1020080049550A patent/KR101459517B1/ko not_active Expired - Fee Related
- 2008-06-19 US US12/142,030 patent/US8158459B2/en not_active Expired - Fee Related
-
2012
- 2012-03-12 US US13/418,037 patent/US8288868B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080112106A (ko) | 2008-12-24 |
| US20080315427A1 (en) | 2008-12-25 |
| US20120168954A1 (en) | 2012-07-05 |
| US8158459B2 (en) | 2012-04-17 |
| US8288868B2 (en) | 2012-10-16 |
| JP2009004487A (ja) | 2009-01-08 |
| TW200903575A (en) | 2009-01-16 |
| JP5426081B2 (ja) | 2014-02-26 |
| KR101459517B1 (ko) | 2014-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI440068B (zh) | 基材接合方法以及半導體元件 | |
| TWI389336B (zh) | And a method of manufacturing the light-emitting element and the light-emitting element | |
| JP5688412B2 (ja) | 半導体コンポーネント配列体の対向する電気的接続部を熱的に接触させる方法 | |
| US7666692B2 (en) | Semiconductor device, its manufacture method and electronic component unit | |
| CN100413632C (zh) | 锡银金焊料凸点、其制造方法及用其焊接发光装置的方法 | |
| US7642543B2 (en) | Semiconductor light emitting device having metal reflective layer | |
| JP4217093B2 (ja) | 半導体発光素子及びその製造方法 | |
| JPH08181392A (ja) | 電気素子の接合材料および接合方法 | |
| TWI475720B (zh) | 半導體發光裝置的製造方法及半導體發光裝置 | |
| JP2000349349A (ja) | 反射特性を有する接触部を備えた発光構造及びその製造方法 | |
| CN110770894B (zh) | 用于将半导体芯片固定在基板上的方法和电子器件 | |
| US20210327725A1 (en) | Method of fastening a semiconductor chip on a lead frame, and electronic component | |
| JP2006287226A (ja) | はんだ結合を形成するために規定された層列を有する半導体チップ及び支持体と半導体チップとの間にはんだ結合を形成するための方法 | |
| JP2013016838A (ja) | セラミックス配線基板、およびそれを用いた半導体装置 | |
| JP4537877B2 (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
| JP2006278463A (ja) | サブマウント | |
| CN110352502B (zh) | 用于将半导体芯片固定在导线框架上的方法和电子器件 | |
| JP2006086361A (ja) | 半導体発光素子及びその製造方法 | |
| JP5196288B2 (ja) | 発光素子の製造方法及び発光素子 | |
| JP7223772B2 (ja) | 電子部品の接合方法および接合構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |