TWI338329B - Manufacture of semiconductor device with cmp - Google Patents

Description

九、發明說明： 【發明所屬技術領域】 相關申請案的交互參照 本申請案係以2005年7月11曰提申之兩個日本專利申請案 第2005-202060號及第2005-202061號為基礎，並主張該兩申請 案之優先權。該兩申請案之全部内容係併入於此以做為參考。 發明領域 本發明係有關於半導體裝置的製造方法以及以該方法所 製造的半導體裝置，且更特別有關於包括平坦化沈積膜之化學 機械拋光(CMP)製程的半導體裝置製造方法以及以該方法所製 造的半導體裝置。 L ]| 發明背景 矽局部氧化(LOCOS)係廣泛地被使用作為形成隔離區之技 術’該隔離區係界定出主動區。在該技術中，矽基板係藉由使用 形成於該矽基板上之緩衝氧化物膜上的氮化矽遮罩而選擇性地 被氧化。當氧化矽隔離區藉LOCOS形成時，該矽基板在該氬化石夕 遮罩的周圍邊緣下亦被氧化，致使鳥嘴形成而主動區面積減少。 該氧化矽隔離區係隆起於該矽基板表面而形成大型階座。LOCOS 於半導體裝置之進一步微型化與較高度整合上具有困難。 淺溝槽隔離(STI)係被使用作為LOCOS技術的替代方案。 於形成STI時，矽基板表面係被熱氧化以形成一緩衝氧化石夕 膜；一氮化矽膜係沈積於該緩衝氧化矽膜上：對應於S11之開口 係藉由光刻法及姓刻穿過該氮化石夕膜而形成；而溝槽係形成於 該矽基板中。該氤化矽膜係作用為蝕刻遮罩以及CMP擋件。 該暴露於溝槽中之矽表面係被熱氧化以形成氧化$夕棋概 塾’且氮化矽膜係沈積以形成氮化矽膜襯墊。之後，一絕緣棋 如一未摻雜的矽酸鹽玻璃（USG)膜，係被埋於該溝槽中。為了 將USG膜埋於細溝槽中，高密度電漿（HDP)化學氣相沉積(CVd) 已被使用。沈積於該溝槽外的USG膜係藉由CMP移除。於cMp 之後，暴露的氮化石夕膜係以熱峨酸或其相似物餘刻，而緩衝氣 化石夕祺係以稀釋的氫氟酸或其相似物触刻。 於CMP中，研磨劑係被使用。該研磨劑含有：由如氧化矽 所製成的研磨粒、由KOH所製成的添加劑以及水。所欲的是. 研磨劑對氧化矽提供一快速的拋光速率，而對氮化矽（氮化矽係 作用為抛光擋件）的拋光速率則越慢越好；以及研磨劑可大程户 地平坦化拋光表面。含有由氧化矽所製成之研磨粒與由艮〇]^所 製成之添加劑的研磨劑對氧化矽提供的拋光速率並不是那麼快 迷，甚至在氮化矽擋件被暴露後所顯示出的拋光速率係約3〇〇 nm/min。雖然該拋光表面係平坦化至某一程度，仍有一些階座 遺留。對所欲研磨劑之要求係為對氡化矽有一較快速的拋光速 率、具有尚度選擇性，以及於拋光後有一良好的平坦化表面。 滿足該等要求之研磨劑已被提出。該研磨劑含有由氧化鈽 (鈽氧’二氡化鈽Ce〇2)所製成之研磨粒以及由聚丙烯酸銨鹽及 其相似物所製成之添加劑。混合有氧化鈽與水之研磨劑具有太 快速的拋光速率以及一低階緩和作用。當聚丙烯酸銨鹽被添加 時亥拋光迷率可被控制以具有一適當的值來壓制凹面處的拋 光而改良平坦化作用，藉此當拋光表面被平坦化時一自動停止 作用係呈現。含有氧化铈與添加劑之研磨劑在平坦化一不規則 表面上具有卓越的表現。 例如，就使用氧化铈之化學機械拋光係參照於 JP-A-2001-009702、JP-A-20(H-〇85373與JP-A-2000-248263，其 5 等係併入於此以做為參考。拋光直至不規則表面被移除係稱為 主要拋光。如同檢測拋光表面之不規則表面被移除時之拋光終 點的技術，檢測拋光表面之溫度與轉動力矩的技術亦已提出於 JP-A-HEI-11-104955 中。 一 CMP拋光系統係配備有具有拋光表面的可轉動式拋光 10 台、用以支撐基板的可轉動式拋光頭以及數個用以供應研磨劑 與水之噴嘴。當一個下壓力係被施加以壓著該拋光頭抵著該拋 光台時，拋光係在該拋光頭與拋光台轉動下以及研磨劑供應下 執行。對CMP拋光系統之一般知識，例如，JP-A-2001-338902 與JP-A-2002-083787所提及者，係於此併入以做為參考。 15 一方法亦已被提出，在該方法中，CMP係被劃分為兩階段 且CMP之兩階段係在不同條件下執行以達到高度平坦化。例 如，主要拋光係使用一第一拋光墊於研磨劑供應下執行，之 後，該研磨劑之供應係被停止，而最後階段拋光係使用一較該 第一拋光墊硬的第二拋光墊於水供應下執行，以藉此防止淺碟 20 效應。例如，JP-A-2004-296591所提及者。 CMP係被使用於形成STI與其他事例。除了 STI，諸如到違 底層導體之洞與溝槽等凹部分係形成於絕緣膜中，一埋藏該等 凹部分之傳導膜係被形成，且位於一基板表面上之一非必要傳 導膜係被移除以形成栓塞與鑲嵌佈線。於移除此非必要傳導 7 膜’ CMP係被使用。佈線及其相似物，包括閘電極，係形成於 一絕緣膜上’另一絕緣膜係沈精以覆蓋該等佈線，且該另一絕 緣膜之表面係為平坦化的。於平坦化該表面時，CMp係被使 用。藉由平坦化該表面，僅以一淺深度焦距來改良光刻法製程 之精確性以及改良一蝕刻製程的一致性係變為可能。 於形成一MOS電晶體之一閘電極時，若有必要，氧化矽膜係 形成於一石夕基板之該等主動區表面上以藉由摻雜氮而形成一閉 絕緣膜。在該閘絕緣膜上，一聚矽膜係被沈積且圖案化成一閘電 極形狀°在離子植入係執行以形成源極/汲極區的延展區之後， 侧壁間隔件係被形成且接著離子植入係執行以形成該等源極/汲 極區的高度雜質濃度區。若有必要，於一矽化製程執行之後，_ 個碟矽酸鹽玻璃(P S G)膜係沈積以形成一覆蓋閘電極之層間絕緣 膜，而該磷矽酸鹽玻璃(PSG)膜係為一含有磷之氧化矽膜。 該覆蓋閘電極之層間絕緣膜具有一不規則表面。為了移除 該不規則表面，該層間絕緣膜係藉由CMP平坦化。該沈積的層 間絕緣膜具有一藉CMP拋光的邊緣厚度》於平坦化之後，達源 極/汲極區之接觸洞及其相似物係藉餘刻形成’而聚矽、鎢或其 相似物之傳導性栓塞係被埋於該接觸洞内。位於該層間絕緣膜 上之一非必要傳導膜係藉由CMP移除。 進一步小型化與更高度積體化係為半導體積體電路裝置 之進展。一MOS電晶體之閘長度係自90 nm縮短為65 nm。一積 體電路裝置之最低佈線層係為一閘佈線層。因小型化進展，使 得閘佈線之間的距離更窄，且使得佈線密集。於閘佈線形成 後，一PSG膜係沈積以形成一埋藏該等閘佈線之層間絕緣膜。 ¢33^329^

I f • 照慣例，一PSG膜係在一RF功率被施加以橫越相對電極下藉電 漿加強式(PE) CVD沈積。然而，因為閘之間的距離被縮短，該 埋藏效能變為不足。在一些事例中，當一PSG膜被埋於閘之間 的窄間隙内，空隙被形成於該PSG膜内。為了以該PSG膜充填 5邊窄間隙，具有_RF功率被施加至一感應耦合線圈的高密度電 漿(HDP) CVD係使用以代替ΡΕ-CVD。 C考务明内3 0 發明概要 本發明之一目的係解決因大基板的到來所新發現的議題。 10 本發明之另一目的係提供一種半導體裝置製造方法，該方 法包括一卓越於平坦化一拋光表面的拋光製程。 本發明之又另一目的係提供一種半導體裝置的製造方法， ' 5亥半導體裝置卓越於晶元層次上之層間絕緣膜的厚度一致性。 ’ 本發明之又另一目的係提供一種半導體裝置製造方法，該 15方法包括一有效CMP製程。 φ 本發明之又另一目的係提供一種具有一新穎結構的半導體裝置。 依據本發明之一方面’係提供有一種半導體裝置之製造方 法’該方法包含有步驟：（a)於第一研磨劑被供應至一提供有 一拋光墊之拋光台時’藉由使用該拋光墊拋光一形成於被一拋 20 光頭支持之半導體基板上之膜的表面，直至該膜的表面被平坦 化’該第一研磨劑含有二氧化鈽研磨粒以及介面活性劑添加 劑；（b)於該步驟(a)之後’藉由使用具有物理拋光功能之第二 研磨劑來拋光該膜的表面；以及(c)於該步驟(b)之後，藉由使 用含有二氧化鈽研磨粒、介面活性劑添加劑與豨釋劑之第三研 9 P38329 ' 5 磨劑來拋光該膜的表面。 依據本發明之另一方面，係提供有一種半導體裝置之製造 方法，該方法包含有步驟：（a)於半導體基板上形成佈線；（b)於 該步驟(a)之後，藉由高密度電漿(HDP)化學氣相沉積（CVD)法 來沉積一第一絕緣膜，該第一絕緣膜埋藏該等佈線；（C)於該 步驟（b)之後，藉由一不同於HDP-CVD之沉積方法來沉積一第 • 二絕緣膜於該第一絕緣膜之上；以及（d)於該步驟（c)之後，藉 由化學機械拋光法使用含有二氧化鈽研磨粒之研磨劑來平坦 化該第二絕緣膜。 10 依據本發明之另一方面，係提供有一種半導體裝置，該半 導體裝置包含：一個矽基板；一形成於該矽基板内的淺溝槽隔 離(STI)，且該淺溝槽隔離（STI)包括一界定出主動區之溝槽以及 一被埋於該溝槽内之未摻雜的矽酸鹽玻璃膜；一形成於該主動 區上的閘絕緣膜；一形成於該閘絕緣膜之上的閘絕緣膜；一個 15 具有一不平坦表面且形成於該矽基板之上的磷矽酸鹽玻璃 • (PSG)下部絕緣膜或硼磷矽酸鹽玻璃（BPSG)下部絕緣膜，該下 部絕緣膜覆蓋該閘電極；以及一形成於該下部絕緣膜之上且具 有一平坦化表面的TEOS氧化矽上部絕緣膜。 接在使用第一研磨劑之CMP之後的物理拋光製程係拋光 20 位於半導體基板上之一膜的表面以致於該第一研磨劑之殘餘 物被移除。之後，另一化學機械拋光係被執行以於整個半導體 表面區域内獲得一高度平坦化的表面。 當層間絕緣膜係以HDP-CVD沈積時，該層間絕緣膜的厚度 會具有變異。然而，一HDP-CVD與另一沉積方法的結合可形成 10 1338329 ί 一個具有均一厚度的層間絕緣膜。 圖式簡單說明 第1Α圖係為一拋光系統的平面圖，第1Β圖係為一個拋光台 的部分破斷面側視圖，第1C圖係為一個拋光台的平面圖，而第 5 1D圖係為一研磨器單元的部分破斷面側視圖。 第2A至2D圖係為示意性橫剖面圖，其顯示出一要被拋光之 膜於為初步研究而實行之一拋光製程期間的狀態；而第2E圖係 為一晶元的平面圖，該晶元於拋光製程後具有遺留的氧化物膜。 第3A至3E圖係為一個半導體晶元的橫剖面圖，其例示出根 10 據一個具體例的拋光製程。 第4圖係為一圖表，其顯示出於一拋光製程期間轉矩的改變。 第5A及5B圖係為一個半導體裝置的平面圖及橫剖面圖。 第6A圖係為一橫剖面圖，其顯示出初步實驗所使用之一個 樣品的結構，而第6B圖係為一圖表，其顯示出沈積於基板SUB 15 上之三種態樣的氧化矽膜OX的厚度分佈。 第7A圖係為一圖表，其顯示出三種態樣之氧化矽膜以相同 種類之鈽氧淤漿拋光的拋光速率，而第7B圖係為一圖表，其顯 示出HDP-PSG膜以含有不同濃度之聚丙烯酸銨鹽之鈽氧淤漿 拋光的拋光速率。 20 第8A至8C圖係為一個半導體晶元的橫剖面圖，其例示出依 據另一具體例的半導體裝置製造方法。 第9A圖係為一圖表，其顯示出層間絕緣膜的厚度分佈，而 第9B圖係為一圖表，其顯示出一相對於一下部層間絕緣膜厚度 對一佈線高度之比率的膜厚度變異上的改變。 11 1338329 f \ ' 5 第l〇A圖係為—個半導體晶元的橫剖面圖，其例示出—抛 光製程的兩步驟，而第10B圖係為一拋光系統的平面圖，其^貝 示出拋光噴嘴佈局。 第10C圖係為一圖表，其顯示出於第一及第二步驟後的刮带 數目，而第10D圏係為一圖表，其顯示出於拋光後的膜厚度分佈。 第11A及1IB圖係為具體例之兩個修改型半導體晶元的橫剖面圖。 第12A及12B圖係為一個半導體晶元的橫剖面圖，其例示出 • 依據另一具體例之一種DRAM製造方法。 L實施方式;1 10 較佳實施例之詳細說明 15 含有二氧化鈽研磨粒及添加劑（由介面活性劑製成）的研 磨劑對氧化矽提供一高拋光速率並提供一自動停止功能以使 當拋光表面變為一平坦化表面時自動停止拋光。若水被添加至 該研磨劑以相對研磨粒與添加劑來提高一水組成物，該自動停 止功能係被壓制，對於具有一平坦化表面之氣化矽的該拋光速 • 率係被恢復，而對於氮化矽膜之拋光選擇性係被維持。 因此，可以考慮藉由先以具有一第一組成物（該組成物含 有二氧化鈽研磨粒與由介面活性劑製成之添加劑）的研磨劑來 平坦化一要被拋光之膜，之後以具有一第二組成物（該第二組 20 成物係藉由添加水至具有該第一組成物的研磨劑中而獲得）的 研磨劑來拋光該膜以使一底層膜表面可被暴露於一良好狀態。 參照第1A至1D圖’對於實驗所使用之一拋光系統的結構賁 施例將被描述。第1A圖係為該拋光系統的一平面圖，第1B圖係 為一個拋光台之部分破斷面側視圖，第1C圖係為一個拋光台之 12 1333329 • 5 一平面圖’而第ID圖係為一研磨器單元之部分破斷面侧視圖。 如第1A圖所示，三個拋光台i〇2a、i〇2b與l〇2c係設置於該拋 光系統之一基底1〇〇上。為了區別其中數個相似構件，字尾a、b、 c、d及其相似者係被使用。若相似構件係以全體性標出，該字尾 a、b及其相似者係被省略《一個具有四個臂1〇8&至1〇8(}之旋轉台 110係設置於該基底1〇〇上。每一個臂1〇8的末端係被耦合至一拋 光頭112用以支持一要被拋光物體。三個拋光頭係配置於該等抛 • 光台上以同時拋光物體。藉由使用一剩餘的拋光頭，一要被拋光 物趙可被調換。該拋光台102、旋轉台11〇與拋光頭U2每一個皆 10 可被轉動。每一個拋光台102被提供以一個研磨器單元114。 如第1B及1C圖所示，一拋光墊104係設置於每一拋光台1〇2 上。例如’ Nitta Haas公司所製造之型號IC1400的拋光墊係被使 用。拋光可在不使用該拋光塾下進行。該拋光頭112可支持一要 被拋光物體，諸如一半導體晶元10,並可壓著該物體以抵著該拋 15 光台102。喷嘴124a、124b及124c係供應研磨粒、稀釋劑及其相 • 似物至該拋光台。例如，三個喷嘴124a、124b及124c係供應含有 鈽氧作為研磨粒、純水作為稀釋劑或洗務試劑的研磨劑，和供應 含有氧化矽作為研磨粒之研磨劑。該噴嘴124c照慣例未被使用。 當該拋光台102與拋光頭112被轉動時，該拋光頭112被下壓 20 抵著該抛光台102，而以飾氧為基礎的研磨劑係由該噴嘴124a供 應至該拋光台，以致於一由該拋光頭所支持的要被拋光物體可受 到主要拋光。於該主要抛光之後，以錦氡為基礎之研磨劑與水係 被供應來執行最後階段拋光以達均一性。當數個拋光製程被執行 時’每一個製程可被執行於相同的拋光台上或不同的拋光台上。 13 1338329 如第1D圖所不，4研磨器單元114可研磨每-拋光台i〇2上 的拋光墊104。該研磨器軍开〗 话窃早兀114具有一鑽石碟η6耦合至該單元 的-轉動軸。例如，該鑽石碟U6係藉由使用—㈣層⑵將错 石粒麵定至-不錄碟118 (每^有錄，每一鑽石粒具有 5之粒住約為150 μιη)而形成。當該抛光台1〇2轉動時，該鑽石 碟116係轉動且下壓抵著該拋光㈣研磨雜光墊。研磨可於抛 光前或拋光期間執行。 藉由使用第1Α至1D圖所示之拖光系統，用於埋藏一淺溝槽 隔離(STI)之氧切縣以含有崎之研磨劑抛光。 10 第則係為-示意橫剖面圖，其顯示出-膜於拋光前之狀 態。一要被拋光之氣化矽膜22〇具有一不規則表面。由介面活 性劑製成之添加劑224係被附著至該膜表面。拋光墊1〇4係被下 壓以抵著該膜220並相對於該膜轉動。一高壓係自該拋光墊1〇4 施加至該膜220之一凸面區以致於添加劑224被移走。 15 如第2B圖所示，該凸面區係以拋光研磨粒226拋光。於一 凹區内之拋光則會被阻礙，因為該添加劑224係附著於該凹區 之表面。以此種方式，該膜220之凸面區係選擇性地被拋光。 如第2C圖所示，當該膜220之表面被平坦化時，該由介面活 性劑製成之添加劑224會附著於該膜220的整個表面以致於拋光 20 速率大大地變慢。在此時’研磨劑之供應係停止而純水被供應。 如第2D圖所示，因為添加劑係為水溶性的，所以可預期該 添加劑226會於短時間内被移除，而因為拋光研磨粒係為非水 溶性的，該拋光研磨粒224難以被移除。因此，該膜220係進一 步以該遺留於拋光墊104與膜220之間的拋光研磨粒拋光。被考 14 1338329 慮的是’該膜能以上述方式被均—性地拋光與移除。 然而，如第2E圖所示，於該半導體晶元⑺上的該氧化矽犋 220未被完全移除，反而於一些事例中該氧化矽膜係遺留於該 晶元之中心區域内。一遺留於晶元中心區域内之氧化物犋對於 5 一個具有由直徑200mm所擴大之直徑3〇〇mm的晶元而言變得特 別明顯。 本發明者已考慮到該氧化矽瞑有可能被遺留於該晶元之 中心區域内是因為附著於該晶元表面之添加劑無法被完全移 除。被考慮的是，為了均一性地移除附著於晶元表面的研磨 10劑，物理性地拋光一晶元表面是極為確定的。物理性拋光能以 含有氧化石夕或氧化錯作為拋光研磨粒之研磨劑來執行。接下 來，將描述本發明之具體例。 如第3A圖所示，一個矽晶元半導體基板1〇之表面被熱氧化 以形成一個具有約10 nm厚度的氧化矽膜12。於該氧化矽膜12 15上，一個具有約100 ^^厚度的氮化矽膜13係藉由化學氣相沉積 法(CVD)沈積。開口 14係藉由光刻法及蝕刻而形成為穿過該氮 化矽膜13與氧化矽膜12，該等開口暴露該半導體基板1〇之表 面。一藉由光刻法而形成之光阻圖案可於此階段被移除。藉由 至少使用該具有開口之氮化矽膜13作為遮罩，該半導體基板1〇 20係藉由反應性離子姓刻法（RIE)做非等向性姓刻以形成具有— 深度自氮化石夕膜13之表面測量起為，如，約3〇〇 nm之溝槽15。 更好的是’在該溝槽之側壁被傾斜的條件下來蝕刻該基板。 如第3B圖所示，該暴露於溝槽表面上之石夕表面係熱氧化以 形成一個具有一厚度約有’例如，1至5 nm之氧化矽膜（概 15 1338329

_ I • 5 墊）Π。一個氮化矽膜(襯墊）18係藉由低壓(LP)CVD沈積至一厚 度約有，例如，2至8 nm，以覆蓋氧化矽膜17與氮化矽膜13之 表面。該厚度約1至5 nm之氧化矽膜使得稀釋的氫氟酸難以侵 入，而該厚度約2至8 nm之氮化矽膜使得熱磷酸難以侵入。一 個具有一厚度約有，例如，450 nm之氧化矽膜20係藉由高密度 電漿(HDP)CVD沈積於具有氮化矽膜18之半導體基板上。該溝 槽15係充填著該氧化矽膜20。該位準高於氮化矽膜13(與氮化矽 • 膜18)表面之氧化碎膜20係為一個要被抛光的膜。 該半導體基板10係被示於第1Α至1C圖中的拋光頭112所支 10 持，並使該要被拋光之膜20方向朝下。藉由轉動該旋轉台U〇 ’ 該拋光頭112係配置於具有該拋光墊1〇4之拋光台1〇2之上。當該 拋光頭112被轉動且降低，而含有鈽氧研磨粒與添加劑之研磨劑 被供應自該喷嘴112a時’該半導體基板10係被下壓抵著該拋光 台102之拋光墊1〇4。 15 如第3C圖所示’主要拋光係被執行直到表面不規則性被移 參 除以平坦化該膜20之表面。例如，該主要拋光係於下列條件下 執行： 將拋光頭下壓抵著拋光墊之壓力·· 1〇〇至5〇〇8重量/cm2, 如，210 g 重量/cm2 ; 20 拋光頭之轉動速度：7〇至150 rpm，如，142 rpm ; 拋光〇之轉動速度：7〇至150 rpm，如，140 rpm ; 研磨劑：含有鈽氧研磨粒作為拋光研磨粒以及聚丙烯酸銨鹽 作為純水中添加劑之研磨劑（如，DUp〇nt Air Products NanoMaterials L.L.C·所製造之型號Micr〇plaNAR STI2100者）； 16 133,8329 • • 5 研磨劑之供應量：0.1至0.3 1/min，如，0.15 1/min ;以及 研磨劑之供應位置：拋光台（拋光墊）之中心。 第4圖係為一圖表，其顯示出於拋光期間施加至拋光台或 拋光頭之轉矩的改變。一般而言，一恆定的轉矩係自拋光開始 施加達約80秒，接著該轉矩減少一次，而後大大地增加並達飽 和。該轉矩最後的增加係被檢測，而當該轉矩之增加速率低至 超過一恆定值之時，該時間係判定為一拋光終點。該轉矩可藉 由量測當該拋光頭與拋光台係轉動於恆定轉動速度時之驅動 • 電壓或電流來監測。該主要拋光终點可藉由另一方法檢測。例 10 如’該轉矩本身可被監測。若有必要，該拋光墊可於主要拋光 之前或主要拋光期間研磨。 該拋光墊可於下列條件下研磨： 自鑽石碟116施加至拋光墊1〇4之負載：1300至4600g重；及 鑽石碟116之轉動速度：70至120 rpm。 15 於主要拋光完成且氧化矽膜20之表面平坦化後，純水係供 • 應自噴嘴124b以洗除研磨劑。附著於半導體基板表面之添加劑 無法僅藉由此純水洗滌而移除是有可能性的。 20 然後，最後階段拋光之初步拋光係被執行。該最後階段拋 光之初步拋光係藉由自，例如，噴嘴124c供應以氧化石夕為基礎 之研磨劑至抛光墊的中心區域來執行。該以氧化石夕為基礎之研 磨劑可為Cabot Microelectronics公司所製造之型號為 Semi-Sperse 25之研磨劑。當拋光頭112被轉動，半導體基板係 被下壓抵著轉動中拋光台102的拋光墊104。該最後階段拋光之 初步拋光係於，例如，下列條件下執行： 17 1338329 拋光壓力：100至5〇〇g重量/cm2，如，210g重量/cm2 ; 拋光頭之轉動速度：至150 rpm，如，122 rpm ; 拋光台之轉動速度：7〇至150 ipm，如’ 120 rpm ; 研磨劑之供應量：0.05至0.3 1/min ’如’ 0.1 l/min ;以及 5 拋光量（時間）：一 1〇 nm或更薄之膜厚度，如，5秒。 該最後階段拋光之初步拋光藉由淺淺地移除該膜而移除了可 能附著於該膜的添加劑。更好的是，該氤化矽膜18與13未被暴露。 於該最後階段拋光之初步拋光完成後，純水係供應自噴嘴 124b，例如，達約10秒以洗除以氧化矽為基礎之研磨劑。若以 10 氧化矽為基礎之研磨劑被遺留，最後階段拋光之選擇性會降低。 之後’如第3D圖所示，最後階段拋光之主要拋光係藉由自 噴嘴124a供應以鈽氧為基礎之研磨劑與自喷嘴124b供應純水來 執行。例如’該以鈽氧為基礎之研磨劑係供應至拋光墊的中心 區域而純水係供應至該中心區域以外的區域。供應位置並不限 15 於這些區域。拋光頭與抛光墊兩者皆被轉動。 該最後階段拋光之主要拋光係於，例如，下列條件下執行： 拖光壓力：100至500 g重量/cm2，如，210 g重量/cm2 ; 抛光頭之轉動速度.70至150 rpm，如，122 rpm ; 抛光台之轉動速度：70至150 rpm，如，120 rpm ; 20 ^ 研磨劑之供應量· 〇·〇5至〇·3 1/min，如，0.05 1/min ; 純水之供應量：0.05至0.3 1/min，如，0.15 1/min ;以及 抛光量（時間）：直至氮化矽膜被暴露，如，達約6〇秒。 用於最後階段拋光之主要拋光的條件並不受限於以上所 述者。若位於氮化矽膜13(氮化矽膜ι8)上之氧化矽可被移除而 18 氛化石夕膜可被暴露’其他條件可被使用。該薄的氣化石夕膜18 可被移除或遺留。 如第3E圖所示，該氮化矽膜13(18)係以，例如，熱磷酸， 蝕刻，而該氧化矽膜12係以，例如，稀釋氫氟酸 ，蝕刻。更好 的是，不蝕刻到位於被埋藏的氧化矽膜2〇與半導體基板1〇之間 的氧化矽膜17與氮化矽膜18。蝕刻可藉由上述膜厚度壓制，這 是因為蝕刻劑不易侵入之故。 如上所述’农後階段拋光之初步拋光係於最後階段拋光之 主要拋光之别藉由物理拋光來執行。因此，即使添加劑係附著 於aa元表面，確實地移除添加劑係為可能。移除一相當大直徑 B日兀的整個表面上之氧化矽膜係為可能。 之後，一個半導體元件，諸如一CM0S電晶體，係形成於 由STI所界定的一主動區中。 第5A及5B圖顯示出一 CMOS電晶體之結構範例。

第5A圖係為一平面圖，其顯示出由一元件隔離區所界定 出的主動區AR與一形成於矽基板之上的閘電極32之形狀。STI 形成該70件隔離區20且界定出該主動區。於第5A圖中，一CMOS 反向器係形成於兩主動區AR内。第5A圖顯示出側壁間隔件被 形成之前的狀態。 弟圖係為沿著第5 A圖所示之線VB-VB所取之一橫别面 圏。氧化矽琪襯墊17與氮化矽膜襯墊18係覆蓋於溝槽之内表 氧化石夕膜20係埋於該溝槽内。為了移除氧化石夕膜2〇之一 ’、要巴抛光係被執行，該抛光包括上述主要抛光、最後階 奴礼光之初步拋光與最後階段拋光之主要拋光。氮氧化矽閘絕 1338329 5 緣膜31與聚矽閘電極32係橫跨一卩变主動區而形成，而η型雜質 離子係以一低濃度植入於基板内閘電極之兩側以形成LDD區。 側壁SW間隔件係形成於該閘電極之側壁上，而η型雜質離子係 以一高濃度植入於基板内以形成高雜質濃度源極/汲極區S/D。其 他主動區AR則為_η型者，且ρ塑雜質離子係被植入。於離子植 入之後’例如’一 Co膜係被沈積以及矽化製程係被執行以在該 矽表面上形成矽化物膜33。以此種方式，一CMOS電晶體係被形 成。之後’層間絕緣膜與佈線係被形成以完成一個半導體裝置。 • 因為絕緣膜可自整個晶元表面移除而不會有部分遺留，半 10 導體晶片能以良好的產量被形成於整個晶元表面上。 已被發現的是，一個新的問題發生於下列製程中。於一溝 槽形成於矽基板後，一USG膜係藉由HDP-CVD沈積，一USG膜 之非必要區係藉由CMP使用含有二氧化鈽研磨粒之研磨劑來 移除以形成STI，一PSG膜係於一閘電極形成後藉由HDP-CVD 15 沈積’而該PSG膜係藉由使用含有二氧化鈽研磨粒之研磨劑來 平坦化。 • 以下，將描述本發明者為研究該問題所做的實驗。 如第6A圖所示’ 一晶元WAF係藉由在矽基板SUB上形成氧 化矽膜0X而形成。三種氧化矽膜〇χ樣品被形成，該等樣品包 20 括一藉由HDP-CVD沉積一USG膜之樣品，HDP-USG ; —藉由 HDP-CVD沉積一 PSG膜之樣品，HDP-PSG;以及一藉由pE CVE) 沉積一TEOS氧化物膜之樣品，該pE_CVD係使用四乙氧基矽烷 (tetraetoxysilaneXTEOS)作為矽源極’該矽源極係被使用作為層 間絕緣膜及其相似物。 20 1338329

·* I

第6B圖係為一圖表，其顯示出三種氧化矽膜樣品之晶元内 厚度分佈的測量結果。具有PE-CVD所形成之TEOS氧化物膜之 PE-TEOS樣品的膜厚度分佈於整個晶元區域内一般而言具有一 值約為580 nm且具有非常高的均一性。具有HDP-CVD所形成之 5 氧化矽膜之HDP-USG與HDP-PSG兩樣品的膜厚度分佈在晶元 層次具有幾乎相同的變異。該厚度在晶元中心區域内薄約570 nm，在中心區域以外的區域係逐漸增加以達一最大值約為592 nm，而接著朝晶元周圍區域變為585 nm或更薄，一般而言，表 現出一Μ符號之形狀分佈。 10 該Μ符號之形狀分佈在晶元層次係廣泛且和緩地改變而非 局部地改變。可預期的是，雖然一局部厚度的改變可藉CMP弄 平，但在一大區域中一和緩的厚度改變卻不能藉CMP弄平。 一形成於晶元中心區域内之晶片具有一薄的層間絕緣 膜，而一形成於晶元周圍區域之晶片具有一厚的層間絕緣膜。 15 當一接觸洞係藉由蝕刻穿過層間絕緣膜而形成時，因為該接觸 洞亦穿過周圍區域内厚的層間絕緣膜而形成，過度蝕刻於薄的 中心區域内係增加。一形成於中心區域内之晶片具有一較短的 埋於該接觸洞内的傳導性栓塞以及一低接觸電阻，而一形成於 周圍區域内之晶片具有一較長的傳導性栓塞以及一高接觸電 20 阻。為了改良製程與產品的可靠性，所欲的是儘可能地壓制於 晶元層次之厚度變化。接著，三種態樣之樣品係藉由CMP系統 拋光，該CMP系統具有第1Α至1D圖所示之結構且使用含有鈽氧 研磨粒與介面活性劑之淤漿。 第7Α圖顯示當三種態樣之樣品藉由使用相同之淤漿受到 21 1338329 CMP達一分鐘時的拋光速率。該縱座標表示以nm/min為單位之 拋光速率。該拋光速率之計算係藉由測量拋光前後之膜厚度並 將膜厚度之減少量除以拋光時間而得。該拋光條件為： 拋光頭壓力：200 g重量/cm2 ; 5 拋光頭之轉動速度：100 rpm ; 拋光台之轉動速度：100 rpm ;以及 鈽氧淤漿之供應量：0.2 Ι/min。 由Nitta Haas公司所製造之具有K溝槽形式之型號IC1400 的拋光塾係被使用，且Dupont Air Products NanoMaterials L.L.C. 10 所製造之型號MICROPLANAR STI2100 RA9的铈氧淤漿被使 用。膜厚度係以KLA-Tencor公司所製造之膜厚度測量儀器 ASET-F5X來測量。 HDP-USG膜與PE-TEOS膜兩者之拋光速率皆低，分別為12 nm/min及14 nm/min，拋光幾乎沒進屐。此為以含有聚丙烯酸銨 15 鹽之鈽氧淤漿來拋光一平坦的膜的特徵。可被瞭解的是，一自 動停止功能係被賦予。HDP-PSG膜之拋光速率具有一平均為 210 nm/min，該平均相較於12 nm/min及14 nm/min係為相當高 的。可被瞭解的是，該自動停止功能未被賦予。 第7B圖顯示出當铈氧淤漿所含有之聚丙烯酸銨鹽的量改 20 變時，HDP-PSG膜的拋光速率。左邊之低濃度係相同於第7A圖 之濃度，而右邊之高濃度係設定為增加聚丙烯酸銨鹽之量達約 10倍。當聚丙烯酸銨鹽之量被增加約10倍時，該自動停止功能 亦被賦予該HDP-PSG膜。

從第7A與7B圖所示結果可瞭解，若HDP-USG膜與HDP-PSG 22 遭受到使用含有聚丙烯駿錄鹽之飾氧於漿的CMP，聚丙烯酸錢鹽 之量需要被大大地改變。若埋藏氧化物膜之STI係由一HDp_USG 膜製成，而一埋藏閘電極之層間絕緣獏係由一HDp_pSG膜製成， 不同的CMP需要被執行。若一個拋光系統係被使用於一種類型的 CMP，就兩種類变的CMP而言須使用兩個拋光系統。 PE-TEOS膜之拋光速率與HDP-USG膜之拋光速率並無絲 毫不同。若HDP-USG膜與PE-TEOS膜係欲受CMP處理，CMP 可藉由使用相同類型的鈽氧淤漿在相同條件下執行。然而， PE-TEOS膜具有較低的埋藏效能且不能被使用作為埋藏閘電極 之層間絕緣膜。 本發明者已考慮到使埋藏閘電極之層間絕緣膜由一個具有 一 HDP-PSG膜與一 PE-TEOS膜之疊層構成。閘電極係以hDP_PS(3 膜埋藏’而PE-TEOS膜係堆疊於HDP-PSG膜上且被拋光。 第8A至8C圖係為一個半導體晶元的部分橫剖面圖，其例示 出根據本發明另一具體例之半導髏裝置製造方法。 第8A圖顯示出第3E圖所示之狀態。STI 2〇係藉由相似於第 3A至3E圖所示者之製程形成於矽基板1〇中，STI界定出主動區。 如第8B圖所示，在形成有STI之矽基板上，抗蝕遮罩係被 形成且雜質離子係被揸入於該基板内以形成一用於一p通道型 電晶體之η型丼NW與一用於一n通道型電晶體之p型井pw。之 後，STI所界定出之主動區的表面係被熱氧化以形成氧化石少 膜，且氮製程係被實施以引入氮並形成氮氧化矽膜。在該氮氧 化石夕膜上’ 一個具有厚度為100至200 nm 1如180 nm，之聚石夕 膜係藉由熱CVD沈積且藉由使用一抗蝕圖案而被圖案化，一被 1333329 t1 «· 絕緣的閘電極係因此形成。 淺延展係藉由以一低促進能量與一低濃度將P型雜質離子 植入於一p通道型電晶體區内以及將η型雜質離子植入於_11通 道型電晶體區内而形成。於氧化矽或其相似物之側壁sw形成 5 後，低電阻源極/没極區S/Dp與S/Dn係藉由以一高濃度將ρ型雜 質離子植入於該p通道型電晶體區内以及將η型雜質離子植入 於該η通道型電晶體區内而形成。一CMOS結構係因此形成。 一個具有一厚度厚於閘電極，如200 nm，之PSG膜41係藉 ® 由HDP-CVD沈積，埋藏該等閘電極之間的空間並覆蓋該等閘電 10 極。因為非是PE-CVD被使用，而是HDP-CVD被使用，該埋藏 效能係為良好的且該閘電極之間的空間可被完全被埋藏。該 PSG膜41具有一與該等閘電極一致的不規則表面。 如第8C圖所示，在該PSG膜41上，一TEOS氧化物膜42係藉 由PE-CVD沈積至一厚度為，例如，250 nm。因為該HDP-PSG 15 膜41之表面緩和該底層表面之曲率半徑以及縱橫比，即使是具 有低埋藏效能之PE-CVD也不會造成關於埋藏效能之問題。層 ® 間絕緣膜40係由HDP-PSG膜41與PE-TEOS膜42所建構。作為一 個比較實施例，一個具有由單一HDP-PSG膜製成之層間絕緣膜 40的樣品係被形成。該等於晶元之上的層間絕緣膜的膜厚度分 20 佈係被測量。 第9A圖係為一圖表，其顯示出該等膜厚度分佈的測量結 果。該具有由單一HDP-PSG膜製成之層間絕緣膜4〇的樣品的膜 厚度分佈顯示出一Μ符號之形狀分佈相似於第1B圖所示者。該 厚度在晶元中心區域内約為440 nm，在中心區域以外的區域係 24 1333329 »

_ I « < 逐漸增加以達一最大值約為462 nm ’而接著朝晶元周圍區域變 為約453 nm。 該具有由該HDP-PSG膜41與PE-TEOS膜π之疊層製成之 層間絕緣膜40的樣品的膜厚度分佈於整個晶元區域内一般而 5言顯示出幾乎是一平坦且穩定的值約為450 nm。雖然該原因係 為未知，一平坦表面係藉由堆疊HDP-CVD膜與pE_CVD膜而獲 得。該層間絕緣膜40之膜厚度分佈係藉由改變該下層層間絕緣 ^ 膜41的厚度來研究》 第9B圖係為一圖表，其顯示出該膜厚度分佈的測量結果。 10藉由使用佈線（閘電極）之厚度作為參考，一？5(3膜41係藉由 HDP-PSG沈積至一等於或高於該佈線高度之厚度，而一te〇s • 氧化物膜係藉由pE-CVD沈積於該PSG膜41上。該縱座標表示一 - HDP-PSG膜厚度對該佈線高度之比率。該縱座標以一任意單位 表示一膜厚度的變異。在相對於該佈線高度具有一倍數為2 5 15或更大者之區域内，該厚度變異一般而言傾向於與該倍數成比 例增加。在具有一倍數低於2之區域内，該倍數越低，該變異 變得更小。為了壓制該膜厚度變異，被考慮到的是，更好是形 成具有一厚度為該佈線高度2倍或更薄之HDP-PSG膜或更佳為 5亥佈線南度之1.5倍或更薄者。 20 如第10八圖所示，一由一HDP-PSG膜41與一PE-TEOS膜42 之疊層製成之層間絕緣膜4〇係以兩步驟拋光。首先，第一步驟 据光係被執行直至該層間絕緣膜4〇之不規則表面被移除。此拋 光停止於第10A圖所示之表面P1。此拋光係藉由賦予自動停止 功能之CMP來執行。該明確的拋光條件係設定如下： 25 1338329 .. «

5 拋光頭壓力：200 g重量/cm2 ; 拋光頭之轉動速度：lOOrpm ; 拋光台之轉動速度：100 rpm ;以及 铈氧淤漿之供應量：0.2 Ι/min。 由Nitta Haas公司所製造之具有K溝槽形式之型號IC1400 的拋光塾係被使用，且Dupont Air Products NanoMaterials L.L.C. 所製造之型號MICROPLANAR STI2100 RA9的鈽氧淤漿被使 用。拋光時間為100秒。 • 該拋光消耗該膜並在一被拋光表面上形成到痕。當自動停 10 止功能係被賦予’該被拋光表面之消耗係快速降低。然而，該 被拋光表面上之刮痕數目幾乎沒改變。若該被拋光表面係被消 耗，一旦形成之刮痕亦被消耗。然而，若該被拋光表面未被消 耗，刮痕係相繼地聚積。 15 第二拋光係在某一拋光速率條件下藉由缓和自動停止功 能來減少刮痕。為了缓和自動停止效能，該拋光係藉由減少鈽 • 氧淤漿之供應量以及供應純水來執行至一表面P2。該明確的拋 光條件係設定如下： 拋光頭壓力：200 g重量/cm2 ; 拋光頭之轉動速度：100 rpm ; 20 拋光台之轉動速度：100 rpm ; 鈽氧淤漿之供應量：0,1 1/min ;以及 純水之供應量：0.35 Ι/min。 由Nitta Haas公司所製造之具有κ溝槽形式之型號iC14〇〇 的拋光塾係被使用’且Dupont Air Products NanoMaterials L.L.C 26 133,8329 所製造之型號MICROPLANAR STI2100 RA9的錦氧於衆被使 用。此鈽氧淤漿與第一步驟中所使用者係為相同種類。該飾氧 游毁係於抛光台上稀釋。在此事例中，成本並不會比使用已經 稀釋的淤漿更責。該第二步驟之拋光速率為100 nm/min。 5 如第10B圖所示，用於供應純水之喷嘴124b係配置為比用 於供應铈氧淤漿之噴嘴124a與拋光台之中心相隔更遠。 第10C圖係為一圖表’其顯示出於第一及第二步驟後的刮痕 數目。左邊的長條指示出於第一步驟拋光後的刮痕數目。一個相 當大的刮痕數目’ 3〇〇個到痕’係被形成。右邊的長條指示出於 10 第二步驟拋光後的刮痕數目。雖然於第一步驟後的刮痕數目約為 300個，於第二步驟後的到痕數目係頗為減少至約10個到痕β 第10D圖係為一圖表，其顯示出於拋光後的骐厚度分佈。 第10D圖亦顯示出一比較樣品（藉HDP-CVD形成之具有單_ PSG層的層間絕蝝膜）的膜厚度分佈。該比較樣品之膜厚度分佈 15 在晶元中心區域内約為316 nm，在中心區域以外的區域係逐辦 增加以達一最大值約為332 nm，而接著朝晶元周圍區域變為約 323 nm。該Μ符號之形狀分佈仍維持：而該具體例之層間絕緣 膜一般而言於整個晶元區域内具有一穩定的膜厚度約為32〇 nm»可以見到的是，該具體例之疊層層間絕緣膜防止了於对個 20晶元區域内的厚度變異。用於埋藏有閘電極之層間絕緣膜的 CMP可適當地藉由使用與使用於STI之CMP為相同種類的飾氧 淤漿來執行。 一純水洗滌製程可被插入於該第一步驟CMP與該第_步 驟CMP之間。若有必要’一物理拋光製程可被插入。若物理抛 27 1338329 光製程被插入，更好是於其後執行純水洗蘇。在上述描述中’ 該下層層間絕緣膜係沈積至一深度等於或大於該佈線（閘電極) 高度。若該下層層間絕緣膜的厚度可緩和不易被埋藏之底層的 立方結構（階座、曲率半徑等等），該厚度則為足夠。該下層層 5 間絕緣膜之表面不必然需要高於該佈線表面。 第11A圖顯示出一個具體例的修改型°沈積之 PSG下層層間絕緣膜41的厚度係設定為小於閘電極G之高度。該 沈積的下層層間絕緣膜具有一不平坦表面，且其凹區係低於該 閘電極之表面（頂表面）。雖然一HDP-PSG媒具有良好的埋藏效 10 能，但是膜厚度之均一性並未被保證。被預期的是，若該底層 立方結構係藉由限制該HDP-PSG下層層間絕緣膜41的厚度來 緩和，該整個疊層層間絕緣膜40之膜厚度分佈的均一性會穩定 地被保證。 第11B圖顯示出另一修改型。若諸如局部互連之佈線W係 15 藉由使用與閘佈線G相同之層而形成，在該佈線W上之下層層 間絕緣膜41的高度可變得比另一區者來的高。在此較高區中， 該下層層間絕緣膜41的一部分會被該第一步驟CMP暴露。即使 該下層層間絕緣膜被該第一步驟CMP暴露，此暴露是可被允許 的’除非可實施性的問題發生。 20 在上述具體例中，雖然該下層層間絕緣膜係由HDP-PSG膜 製成，該下層層間絕緣膜可由HDP-USG膜製成。一個具有良好 埋藏效能之絕緣膜係藉HDP-CVD形成，而一個要被拋光之諸如 TE0S氧化物膜的氧化物膜係藉PE-CVD形成於該絕緣膜上。若 該HDP-CVD絕緣膜之厚度被限制’且一個具有良好平坦化之 28 PE_CVD膜係形成於該HDP-CVD絕緣膜上，可預期一個具有良 好平坦化之疊層層間絕緣膜可被形成。若僅針對整個晶元區域 内膜厚度的均一性，該上層層間絕緣膜的材料並不受限於TE〇s 氧化物，且若有膜形成方法可以形成一膜具有良好的膜厚度均 一性，該方法並不限於pe_cvd。該佈線並不受限於由與閘電 極相同之層所製成者。 第12A及12B圖顯示出不同於閘佈線之佈線實施例。 第12A及12B圖例示出一個動態隨機存取記憶體(DRAM)的 製造方法。如第12A圖所示’ n通道型MOS電晶體係藉由與第8A 至8C圖所示者相似之製程形成於半導體基板之記憶格區域内。 在第12A及12B圖中，兩個n通道型M0S電晶體共享一個中心源 極以及極區，而記憶電容係連接於相對的源極/汲極區。 電晶體形成後，一個層間絕緣膜4〇係形成以埋藏該等閘電極。 於該層間絕緣膜40之表面藉由CMP平坦化之後，達該源極 /汲極區之接觸洞係藉光刻法與蝕刻形成，且聚矽或其相似物係 '尤積於該等接觸洞内以形成傳導性栓塞pLG1。於該表面上之非 必要傳導膜藉由CMP移除之後，氧化梦膜係被沈積以形成一個 層間絕緣膜50。 接觸洞係穿過該層間絕緣膜5〇而形成，到達第12A圖中心區 域内所示的該傳導性栓塞PLG1。一鋁合金或其相似物之佈線層 係藉噴濺法沈積並藉光刻法與蝕刻來圖案化以形成位元線81^。 —HDP-PSG膜61與一pE_TE〇s膜62係被形成以覆蓋該位 元線BL。該表面係藉由相似於上述之兩步驟CMp來平坦化以形 成層間絕緣膜60 » 如第12B®所示’接觸洞係穿過層間絕緣韻及50而形 成，到達相對側邊上的傳導性检塞pLGi，而傳導性检塞吒Ο? 係被埋藏於該等接觸洞内。料或其相似物之儲存性電極S_ 形成為連接至該料性栓塞pLG2。由經減化的氧㈣膜或其 =似物製成之電容電介質膜CDF與具有㈣或其相似物之相對 2極OE係被形成。任何已知方法可被使用作為dram電容的製 ^方法。—HDP-PSG膜71與一 PE-TE〇S膜72係被沈積以埋藏該 等電容而形成相絕緣卿。該層間絕緣膜7G之表面具有—不 則表面反映°玄等底層電容之結構。該層間絕緣膜70之表面 係藉由相似於上述之兩步驟CMp來平坦化。 如上，若一佈線結構具有一不規則表面、階座、曲率半徑 及，、相似物’ 佈線結構係首先藉由提供卓越埋藏效能之删^ 來緩和，而接著氧化矽膜係藉由提供良好膜厚度均一性之 PE-CVD來沈積並進行穩定CMp，以藉此形成一良好品質之層 間絕緣膜。此層n緣膜係藉兩步默撕來平坦化以形成一個 具有均一厚度與平坦表面之層間絕緣膜。 本發明已由有關的較佳具體例來描述。本發明並不僅限於 以上具體例。例如，除了聚丙烯酸銨鹽，聚乙烯吡咯烷酮或其 相似物可被使用作為以鈽氧為基礎之研磨劑的添加劑。除了以 氧化矽為基礎之研磨劑’以氧化锆為基礎之研磨劑或其相似物 可被使用於物理性拋光。一要被拋光之膜並不限於氧化矽膜， 反而其他諸如氮氧化矽膜之膜可被使用。總而言之，一下層絕 緣膜係藉由提供良好埋藏效能之HDP_CVD形成，而一個具有良 好均一性（厚度均一性）的上層絕緣膜係形成於該下層絕緣膜 1338329 \ 1 I I. I t. / 上。對熟習此藝者而言係為明顯的是，其他各種修改型、改良 物、結合體及其相似物可被製成。 【圖式簡單說明】 第1A圖係為一抛光系統的平面圖，第1B圖係為一個抛光台 5 的部分破斷面側視圖，第1C圖係為一個拋光台的平面圖，而第 1D圖係為一研磨器單元的部分破斷面側視圖。 第2A至2D圖係為示意性橫剖面圖，其顯示出一要被拋光之 膜於為初步研究而實行之一拋光製程期間的狀態；而第2E圖係 ® 為一晶元的平面圖，該晶元於拋光製程後具有遺留的氧化物膜。 10 第3A至3E圖係為一個半導體晶元的橫剖面圖，其例示出根 據一個具體例的拋光製程。 第4圖係為一圖表，其顯示出於一拋光製程期間轉矩的改變。 第5A及5B圖係為一個半導體裝置的平面圖及橫剖面圖。 第6A圖係為一橫剖面圖，其顯示出初步實驗所使用之一個 15 樣品的結構，而第6B圖係為一圖表，其顯示出沈積於基板SUB 上之三種態樣的氧化矽膜οχ的厚度分佈。 ® 第7A圖係為一圖表，其顯示出三種態樣之氧化矽膜以相同 種類之鈽氧淤漿拋光的拋光速率，而第7B圖係為一圖表，其顯 示出HDP-PSG膜以含有不同濃度之聚丙烯酸銨鹽之铈氧淤漿 20 拋光的拋光速率。 第8A至8C圖係為一個半導體晶元的橫剖面圖，其例示出依 據另一具體例的半導體裝置製造方法。 第9A圖係為一圖表，其顯示出層間絕緣膜的厚度分佈，而 第9B圖係為一圖表，其顯示出一相對於一下部層間絕緣膜厚度 31 1338329 I :

I I 4i- ) 對一佈線高度之比率的膜厚度變異上的改變。 第10A圖係為一個半導體晶元的橫剖面圖，其例示出一拋 光製程的兩步驟，而第10B圖係為一拋光系統的平面圖，其顯 示出拋光喷嘴佈局。 5 第10C圖係為一圖表，其顯示出於第一及第二步驟後的刮痕 數目，而第10D圖係為一圖表，其顯示出於拋光後的膜厚度分佈。 第11A及11B圖係為具體例之兩個修改型半導體晶元的橫剖面圖。 第12A及12B圖係為一個半導體晶元的橫剖面圖，其例示出 • 依據另一具體例之一種DRAM製造方法。 10 【主要元件符就說明】 10半導體晶元、基板 60層間絕緣膜 12氧化矽膜 61 HDP-PSG 膜 13氮化矽膜 62 PE-TEOS膜 14開口 70層間絕緣膜 15溝槽 71 HDP-PSG 膜 17氧化矽膜(襯墊） 72 PE-TEOS 膜 18氮化矽膜(襯墊） 100基底 20氧化矽膜、元件隔離區 102拋光台 31氮氧化矽閑絕緣膜 102a拋光台 32閘電極 102b拋光台 33矽化物膜 102c拋光台 40層間絕緣膜 104拋光墊 41 PSG 膜 108a 臂 42TEOS氧化物膜 108b 臂 50層間絕緣膜 108c 臂 32

108d 臂 110旋轉台 112拋光頭 112a拋光頭 112b拋光頭 112c拋光頭 112d拋光頭 114研磨器單元 114a研磨器單元 114b研磨器單元 114c研磨器單元 116鑽石碟 118不鏽碟 120鑽石粒 122鍍鎳層 124a噴嘴 124b喷嘴 124c噴嘴 220氧化矽膜 224添加劑 226拋光研磨粒 AJR主動區 位元線 CDF電容電介質膜 G閘電極、閘佈線 Gn閘電極(η型）

Gp閘電極(ρ型） NW η型井 ΟΕ相對電極 ΟΧ：氧化矽膜 Ρ1表面 Ρ2表面 PLG1傳導性栓塞 PLG2傳導性栓塞 PW Ρ型井 S/D源極/汲極區 S/Dn源極/汲極區(η型） S/Dp源極/汲極區(Ρ型) SE儲存性電極 STI淺溝槽隔離 SUB基板 SW側壁 VB-VB 線 V/佈線 ΛνΛΡ晶元 33

Claims (1)

1. 十、申請專利範圍： L 一種半導體裝置製造方法，其包含下列步驟： (a) 於第—研磨劑被供應至一提供有一拋光墊之拋光台時藉由使用 該拋光墊拋光一形成於被一拋光頭支持之半導體基板上之祺的表面，直至 該膜的表面被平坦化，該第一研磨劑含有二氧化鈽研磨粒以及介面活性 添加劑； (b) 於該步驟(a)之後，藉由使用包含不同於二氧化鈽之另一種研磨粒 的第二研磨劑來拋光該膜的表面；以及 (c) 於該步驟(b)之後，藉由使用含有二氧化鈽研磨粒、介面活性劑添 加劑與稀釋劑之第三研磨劑來拋光該膜的表面。 2. 如申請專利範圍第1項之半導體裝置製造方法，其中該不同於二氧化 鈽之另一種研磨粒為氧化矽或氧化錯。 3. 如申請專利範圍第1項之半導體裝置製造方法，其中該稀釋劑係為 水’而該第三研磨劑係藉由於該拋光台上混合該第一研磨劑與水而形成。 4. 如申請專利範圍第1項之半導體裝置製造方法，其中於該步驟(a)與該 步驟(b)之至少一者之後，水係供應至該拋光台以洗除該研磨劑。 5. 如申請專利範圍第1至4項之任一項的半導體裝置製造方法，其中該 步驟(a)、（b)及(c)係實施於一相同拋光台上。 6. 如申請專利範圍第1至4項之任一項的半導體裝置製造方法，其中該 步驟(a)、（b)及(c)係實施於兩個或三個拋光台上。 7. 如申請專利範圍第1至4項之任一項的半導體裝置製造方法，其中於 該步驟(a)及(c)之至少一者中，一個拋光終點係從該拋光台或該拋光頭之轉 動力矩的變異來檢測。 1338329,， 8. 如申請專利範圍第1至4項之任一項的半導體裝置製造方法，其中： 該半導體基板係為矽基板； 該製造方法進一步包含於該步驟(a)之前的下列步驟： (X)堆疊一個緩衝氧化矽膜與一個氮化矽獏於該矽基板之表面上， 並藉由圖案化至少該氮化矽膜而形成一蝕刻遮罩； (y) 藉由使用該蝕刻遮罩而於該矽基板内形成一溝槽，該溝槽隔離 出主動區；以及 (z) 沉積一絕緣膜於該矽基板上，並以該絕緣膜來埋藏該溝槽；以 及 ^ 該步驟⑹係於使用該蝕刻遮罩作為一拋光擋件時來執行拋光。 9. 如申請專利範圍第8項之半導體裝置製造方法，其中該步驟(z)係於該 絕緣膜被沈積之前’熱氧化該溝槽之表面，以形成氧化石夕膜，接著沉積一 ' 個氮化矽膜，並於其後藉由高密度電漿化學氣相沉積法沉積一個氧化石夕 膜。 10. 如申請專利範圍第8項之半導體裝置製造方法，其中於該步驟(c)之 後，該氮化矽膜與該緩衝氧化矽膜係被蝕刻，且之後MOS電晶體係形成 於該主動區内。 35